CN103904051A - 用于经减小串扰的两层差分对布局及其制造方法 - Google Patents

用于经减小串扰的两层差分对布局及其制造方法 Download PDF

Info

Publication number
CN103904051A
CN103904051A CN201310733961.9A CN201310733961A CN103904051A CN 103904051 A CN103904051 A CN 103904051A CN 201310733961 A CN201310733961 A CN 201310733961A CN 103904051 A CN103904051 A CN 103904051A
Authority
CN
China
Prior art keywords
signal trace
signal
trace
differential pair
traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310733961.9A
Other languages
English (en)
Inventor
葛瑞哥里·艾瑞克·霍华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN103904051A publication Critical patent/CN103904051A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

本发明涉及一种用于经减小串扰的两层差分对布局及其制造方法。提供用于与信号一起使用的装置，其中所述装置包含衬底、第一信号迹线(406)及第二信号迹线(408)。所述第一信号迹线(406)安置于所述衬底内距顶部表面(502)达距离d1的第一平面(504)处。所述第二信号迹线(408)安置于所述衬底内距所述顶部表面(502)达距离d2的第二平面(506)处，其中d2＜d1＜t。所述第一信号迹线(406)包含第一部分，而所述第二信号迹线(408)包含第二部分。所述第一部分平行于所述第二部分。所述第一信号迹线(406)与所述第二信号迹线(408)形成差分对。所述第一信号迹线(406)可操作以传导所述信号的正部分，而所述第二信号迹线(408)可操作以传导所述信号的负部分。

Description

用于经减小串扰的两层差分对布局及其制造方法
技术领域
本发明涉及一种用于经减小串扰的两层差分对布局及其制造方法。
背景技术
半导体装置的操作速度已不断增加且持续地推动常规封装技术的限制。
为支持半导体装置的不断增加的操作速度，通常使用差分对。差分对是用于差分发信号的一对导体。差分对减小串扰及电磁干扰且可提供恒定及/或已知特性阻抗。此外，差分对实现用于高速信号传输线的阻抗匹配技术。差分对的非限制性实例包含双绞线、微带及带线。
差分对减小差分对的两个导体之间的总电流，如基尔霍夫(Kirchhoff)预测穿过差分对的横截面的总电流为零。用于发射表示零串扰的零电磁干扰的条件是指在差分对的输入及输出处的穿过差分对的横截面的零总电感及电容耦合。然而，在现实世界情形中，总耦合接近零，但不能实现零耦合，从而导致差分对的导体之间的串扰。
另外，作为由装置之间的电流源的有限阻抗与阻抗不匹配所致的二阶效应的结果可能在差分对之间发生串扰。对于此情形，差分对的两个导体可视为具有大约1/r2或1/r4的耦合的偶极子，其中r为差分对的线之间的距离。为减小串扰，需要减小与二阶效应相关联的效应。
电子设备中的差分与差分对串扰将其适用性限制于高于5GHz类型的串行器/解串器(串行解串器)设计。需要将差分对之间的串扰保持在约60dB或小于60dB的水平以便使其对通道接收经极大衰减信号的能力的影响最小化。处于高速的现代信号通道可引入40dB或大于40dB的衰减。为在存在完全双工通信流的情况下适当接收此信号，需要60dB的交叉耦合抗干扰性以用于可靠信号接收。
差分对之间的耦合由来自差分对配置中的导体之间的耦合的不平衡所致。作为不平衡的实例，1伏特信号可横穿差分对的支路，且10mV信号可横穿不同差分对的支路。
差分对之间的串扰是已知的/确定性的且可被计算。
为确定差分对之间的串扰，计算互电感。由细丝状(由电线及棒组成)电路上的细丝状电路i导致的互电感由二重积分纽曼公式给出，如由以下方程式1所给出：
Figure BDA0000447047450000021
其中μ0表示磁性恒定(4π×10-7H/m)，Ci及Cj是由电线横跨的曲线，Rij是两点之间的距离。
与差分的正及负导体相关联的电流具有相同电流量值，但沿相反方向横穿。
差分对间的串扰是导致呈信号检测错误的形式的系统故障(增加系统抖动并致使信号检测眼状图案闭合)的技术限制。眼状图案(还称为眼图)是在接收器处所接收的数字数据信号的展现(例如，示波器显示)。此外，所接收信号被重复地取样及施加到垂直输入，而数据速率用于触发水平扫掠。
使用称为正交交叉的技术可能实现此串扰的减小。差分对之间的交叉的使用引入沿组成差分对的传输线的显著不连续性。不连续性的重要来源是用于将所述对从一侧移动到另一侧的通孔的结果。集成电路或印刷电路板中的通孔是用于将信号从一个信号层传送到另一信号层的手段。
用于减小来自交叉的反射的替代手段包含以此方式设计通孔结构以匹配线的特性阻抗。
图1A到1C图解说明实例常规传输线系统100。
传输线系统100包含差分对102及差分对104。
差分对102提供用于传送电信号的传输媒体。差分对104提供用于传送电信号的传输媒体。差分对是用于差分发信号的一对导体。差分对减小串扰及电磁干扰且可提供恒定及/或已知特性阻抗。此外，差分对实现用于高速信号传输线的阻抗匹配技术。差分对的非限制性实例包含双绞线、微带及带线。
差分对102包含正信号迹线106及负信号迹线108。差分对104包含正信号迹线110及负信号迹线112。在一些实施例中，与正信号迹线106相关联的正信号与与负信号迹线108相关联的负信号相等且相反。在其它实施例中，与正信号迹线106相关联的正信号在量值上不同于与负信号迹线108相关联的负信号。理论上，对于具有与正信号迹线106及负信号迹线108相关联的相等但相反信号的实施例，由正信号迹线106中的正信号产生的辐射电磁场通过由负信号迹线108中的负信号产生的相等且相反辐射电磁场而消除。类似地，对于一些实施例，正信号迹线110中的正信号与负信号迹线112中的负信号相等且相反。理论上，由正信号迹线110中的正信号产生的辐射电磁场通过由负信号迹线112中的负信号产生的相等且相反辐射电磁场而消除。
穿过差分对的电流的辐射效应可消极地影响邻近(或附近)差分对中的信号。明确地说，行进穿过一个信号迹线的电流可影响行进穿过另一信号迹线的电流，其中量值是距离的函数。举例来说，行进穿过正信号迹线106的电流将影响行进穿过正信号迹线110的电流，且还将影响行进穿过负信号迹线112的电流(但此影响是稍小量的)。此外，行进穿过负信号迹线108的电流将影响行进穿过正信号迹线110的电流，且还将影响行进穿过负信号迹线112的电流(但此影响是稍小量的)。总体效应为串扰干扰或串扰。
串扰的总效应可通过集成沿串扰的长度的效应而确定，在此例子中，长度114标记为L。为简化论述，首先考虑正信号迹线106及负信号迹线108对正信号迹线110的效应。接着考虑正信号迹线106及负信号迹线108对负信号迹线112的效应。此将参考图1B到1C而进一步描述。
图1B考虑由正信号迹线110感觉到的正信号迹线106及负信号迹线108的电流的效应。在此实例中，负信号迹线108与正信号迹线110分离达标记为r1的距离116，而正信号迹线106与正信号迹线110分离达标记为r2的距离118。由正信号迹线110感觉到的正信号迹线106的电流的辐射效应与由正信号迹线110感觉到的负信号迹线108的电流的辐射效应相反。然而，距离116小于距离118。因此，由正信号迹线110感觉到的负信号迹线108的电流的辐射效应大于正信号迹线106的电流的辐射效应。
图1C考虑由负信号迹线112感觉到的正信号迹线106及负信号迹线108的电流的效应。在此实例中，负信号迹线108与负信号迹线112分离达距离118(再次标记为r2)，而正信号迹线106与负信号迹线112分离达标记为r3的距离120。由负信号迹线112感觉到的正信号迹线106的电流的辐射效应与由负信号迹线112感觉到的负信号迹线108的电流的辐射效应相反。然而，距离118小于距离120。因此，由负信号迹线112感觉到的负信号迹线108的电流的辐射效应大于由负信号迹线112感觉到的正信号迹线106的电流的辐射效应。
比较图1B到1C中所图解说明的情形，清楚地，由正信号迹线110感觉到的正信号迹线106的电流的辐射效应(如图1B中所展示)与由负信号迹线112感觉到的负信号迹线108的电流的辐射效应(如图1C中所展示)相等且相反。因此，辐射效应有效地消除。
因此，将其余辐射效应汲取到由正信号迹线110感觉到的负信号迹线108的电流的辐射效应(如图1B中所展示)，由负信号迹线112感觉到的正信号迹线106的电流的辐射效应(如图1C中所展示)除外。理想地，正信号迹线110中的电流应与负信号迹线112中的电流相等且相反。然而，负信号迹线108的电流的辐射效应更改正信号迹线110中的电流，而正信号迹线106的电流的辐射效应将更改负信号迹线112。出于阐释的简明目的，使正信号迹线110中的电流的“更改”为衰减，且另外使正信号迹线110中的电流的“更改”为衰减。由于r2＜r3，因此负信号迹线112中的信号的衰减小于正信号迹线110中的信号的衰减。如果不同地衰减正信号迹线110及负信号迹线112，那么干扰中的差异形成信号中的失真。尽管干扰可是较小的，但干扰计算随距离114的长度或如由方程式1所描述的L而积分。
为减小串扰，常规系统交叉或切换差分对的导体以便使差分对之间的耦合平衡，此将参考图2而进一步论述。
图2图解说明实例常规传输线系统200，其中一组信号迹线包含交叉。
如图中所展示，在交叉点206之前，正信号迹线110与负信号迹线108分离达距离116(由r1指示)，而负信号迹线112与正信号迹线106分离达距离120(由r3指示)。在交叉点206之后，负信号迹线112与负信号迹线108分离达距离116(由r1指示)，而正信号迹线110与正信号迹线106分离达距离120(由r3指示)。出于论述目的，使交叉点206处于距离L的中间。
由正信号迹线110感觉到的负信号迹线108的电流从图的左边到交叉点206的辐射效应与由负信号迹线112感觉到的负信号迹线108的电流从交叉点206到图的右边的辐射效应在量值上等于且在符号上相反。因此，电流从图的左侧到图的右侧的辐射效应彼此抵消。类似地，由负信号迹线112感觉到的正信号迹线106的电流从图的左边到交叉点206的辐射效应与由正信号迹线110感觉到的正信号迹线106的电流从交叉点206到图的右边的辐射效应在量值上相等且在符号上相反。因此，电流从图的左侧到图的右侧的辐射效应彼此抵消。消除辐射效应是执行差分对中的交叉的目的或目标。常规地，交叉通过信号迹线中的一者下方的“穿遂效应”而形成。此将额外参考图3A到3E而进一步描述。
图3A到3E图解说明图2的实例常规传输线系统的横截面图。
图3A是常规传输线系统200在如图2中所图解说明的横截面202处的横截面图。
如图3A中所展示，常规传输线系统200包含电介质306，所述电介质环绕正信号迹线106、负信号迹线108、正信号迹线110及负信号迹线112。电介质306包含顶部表面302及底部表面304。
负信号迹线108定位到正信号迹线106的右边。正信号迹线110定位到负信号迹线108的右边。负信号迹线112定位到正信号迹线110的右边。信号迹线106、108、110及112位于水平平面308中。
有时，正信号迹线110需要切换与负信号迹线112的放置。由于正信号迹线110不能接触负信号迹线112，因此所述信号迹线中的一者需要过渡到另一平面。此将参考图3B而描述。
图3B是常规传输线系统200在如图2中所图解说明的横截面204处的横截面图。
如图3B中所展示，通孔310使得负信号迹线112能够从水平平面308过渡到水平平面312。一旦处于水平平面312处，负信号迹线112与正信号迹线110可切换放置。此将参考图3C而描述。
图3C是常规传输线系统200在如图2中所图解说明的交叉点206处的横截面图。
从横截面204到横截面208，正信号迹线110位于与负信号迹线112的平面不同的平面中。如图3C中所展示，在交叉点处(即，在交叉点206处)，正信号迹线110位于负信号迹线112上方，且所述信号迹线在所述位置之间垂直地定位，如参考图3A到3B所描述。正信号迹线110水平地位于水平平面308中，及负信号迹线112水平地位于水平平面312中。
所述信号迹线最终过渡到其相应平面。此将参考图3D而描述。
图3D是常规传输线系统200在如图2中所图解说明的横截面208处的横截面图。
如图3D中所展示，通孔314使得负信号迹线112能够从水平平面312往回过渡到水平平面308。一旦处于水平平面308处，负信号迹线112及正信号迹线110可继续。此将参考图3E而描述。
图3E是常规传输线系统200在如图2中所图解说明的横截面210处的横截面图。
如图3E中所展示，负信号迹线108定位到正信号迹线106的右边。正信号迹线110定位到负信号迹线108的右边。负信号迹线112定位到正信号迹线110的右边。信号迹线106、108、110及112位于水平平面308中。通孔的大小、特性阻抗及几何形状消积地影响差分对之间的串扰以试图减小串扰。
串扰减小通过交叉正信号迹线110与负信号迹线112而尝试。然而，由于通孔的大小、结构及特性阻抗，使用通孔在层之间过渡信号迹线产生其自身的失真，此通常可显著大于由串扰形成的失真。因此，使用通孔交叉信号迹线的最终结果可实现小的信号改进。
需要一种用于减小与差分对相关联的串扰的系统及方法。
发明内容
本发明提供一种用于减小与差分对相关联的串扰的系统及方法。
本发明提供一种用于与信号一起使用的装置，其中所述装置包含衬底、第一信号迹线及第二信号迹线。所述第一信号迹线安置于所述衬底内距顶部表面达距离d1的第一平面处。所述第二信号迹线安置于所述衬底内距所述顶部表面达距离d2的第二平面处，其中d2＜d1＜t。所述第一信号迹线包含第一部分，而所述第二信号迹线包含第二部分。所述第一部分平行于所述第二部分。所述第一信号迹线与所述第二信号迹线形成差分对。所述第一信号迹线可操作以传导所述信号的正部分，而所述第二信号迹线可操作以传导所述信号的负部分。
本发明的额外优点及新颖特征部分陈述于以下说明中且部分对于所属领域的技术人员在查阅下文后将变得显而易见或者可通过实践本发明而获知。借助所附权利要求书中特定指出的手段及组合可实现及达成本发明的优点。
附图说明
并入本说明书中并构成本说明书的一部分的附图图解说明本发明的示范性实施例，且与所述说明一起用于阐释本发明的原理。在图式中：
图1A到1C图解说明实例常规传输线系统100；
图2图解说明实例常规传输线系统200，其中一组信号迹线包含交叉；
图3A到3E图解说明图2的实例常规传输线系统的横截面图；
图4图解说明根据本发明的方面的实例传输线系统；
图5A到5D图解说明根据本发明的方面的如参考图4所描述的实例传输线系统的横截面；
图6A到6K图解说明根据本发明的方面的用于制作实例传输线系统600的方法；及
图7图解说明根据本发明的方面的如参考图4到6所描述的用于制作实例传输线系统的方法。
具体实施方式
根据本发明的方面，呈现一种用于经由交叉信号迹线而减小与差分对相关联的串扰的系统及方法。
现在将参考图4到7较详细描述本发明的实例方面。
图4图解说明根据本发明的方面的实例传输线系统400。
传输线系统400包含差分对402及差分对404。
差分对402提供用于传送电信号的传输媒体。差分对404提供用于传送电信号的传输媒体。
差分对402包含信号迹线406及信号迹线408。差分对404包含信号迹线410及信号迹线412。
信号迹线406及信号迹线408借助沿信号迹线406流动的电流而提供电信号的传送，信号迹线406是沿信号迹线408的相反方向。信号迹线410及信号迹线412借助沿信号迹线410流动的电流而提供电信号的传送，信号迹线410是沿信号迹线412的相反方向。
信号迹线410与信号迹线412在横截面416处交换路径，其中在横截面414处所定位的信号迹线在横截面418处位于相反路径中。
信号迹线406与信号迹线408在横截面420处交换路径，其中在横截面418处所定位的信号迹线在横截面422处位于相反路径中。
切换信号迹线406与信号迹线408及切换信号迹线410与信号迹线412使差分对402与404之间的互耦合平衡，使得穿过差分对的横截面的总电流被减小，借此减小差分对之间的串扰。
图5A到5D图解说明图4的实例传输线系统400的横截面图。
图5A表示沿如参考图4所描述的线A-A’的横截面414。
横截面414包含差分对402、差分对404、信号迹线406、信号迹线408、信号迹线410、信号迹线412、顶部表面502、信号平面504、信号平面506及底部表面507。
顶部表面502位于顶部上及信号平面504上方。底部表面507位于底部上。顶部表面502与底部表面507分离达也标记为t的距离508。信号平面506位于底部表面507上方且位于顶部表面502下方达也标记为d1的距离509。信号平面504位于信号平面506上方且位于顶部表面502下方达也标记为d2的距离510。信号平面506位于底部表面507上方且位于顶部表面502下方达也标记为d2的距离510。此外，所述距离满足d2＜d1＜t。
在一些实施例中，顶部表面502及底部表面507可提供到接地的电路径。信号平面504及506提供用于横穿信号迹线的渠道。
信号迹线406位于信号平面504中相对于x轴511的位置512处。信号迹线408位于信号平面506中相对于x轴511的位置514处。信号迹线410位于信号平面504中相对于x轴511的位置516处。信号迹线412位于信号平面506中相对于x轴511的位置518处。
图5B表示沿如参考图4所描述的线B-B’的横截面416。
信号迹线406及408位于相同x轴位置处且在相同信号平面中，如参考图5A所描述。
对于横截面416，信号迹线410及412位于相对于x轴511的位置520处。此外，信号迹线410及412位于相同信号平面中，如参考图5A所描述。x轴位置520位于位置516与位置518之间。
信号迹线410重叠信号迹线412。
图5C表示沿如参考图4所描述的线C-C’的横截面418。
对于横截面418，信号迹线406及408位于相同x轴位置处且在相同信号平面中，如参考图5A到5B所描述。
信号迹线410位于位置518处且信号迹线412位于位置516处。信号迹线410及412位于相同信号平面中，如参考图5A到5B所描述。
在图5C中，与图5A相比，信号迹线410及信号迹线412已交换水平位置。交换信号迹线实现差分对402与差分对404之间的平衡互耦合，此减小穿过差分对的横截面的总电流，此减小差分对之间的串扰。
图5D表示沿如参考图4所描述的线D-D’的横截面422。
对于横截面420，信号迹线410及412位于相同位置处且如参考图5C所描述。信号迹线410及412位于相同信号平面中，如参考图5A到5C所描述。
信号迹线406位于位置514处，及信号迹线408位于位置512处且与如参考图5A到5C所描述的相反。信号迹线406及408位于相同信号平面中，如参考图5A到5C所描述。交换信号迹线实现差分对402与差分对404之间的平衡互耦合，此减小穿过差分对的横截面的总电流，此减小差分对之间的串扰。
现在将额外参考图6到7呈现用于制作参考图4到5所描述的实例传输线系统的过程。
图6A到6J图解说明根据本发明的方面的用于制作实例传输线系统600的方法。图7图解说明根据本发明的方面的用于制作如参考图4到6所描述的实例传输线系统的方法700。
如图6A到6J中所描述的制作方法产生传输线系统，此通过交叉信号迹线而减小差分对之间的串扰且不使用通孔来用于层之间的过渡，这是因为通孔消极地影响差分对之间的串扰。
在图6A中，提供衬底602。如图7中所展示，方法700通过将第一迹线层贴附到衬底层(S704)而开始(S702)。举例来说，返回到图6B，将迹线层604施加于衬底602的顶部上。迹线层604可是任何已知导电材料，所述导电材料的非限制性实例包含Au、Ag及Cu。
返回到图7，将第一电阻掩模添加到第一电介质层(S706)。举例来说，如图6C中所展示，将电阻掩模606及电阻掩模608施加于迹线层604的顶部上。电阻掩模606及608的非限制性实例为光致抗蚀剂或化学抗蚀剂掩模。
返回到图7，将蚀刻应用于第一迹线层，从而留下第一电阻掩模下方的材料(S708)。举例来说，如图6D中所展示，已蚀刻参考图6C所描述的配置，其中蚀刻掉迹线层604的未由电阻掩模606及608覆盖的部分。此外，蚀刻过程留下信号迹线610及信号迹线612。
返回到图7，移除第一电阻掩模(S709)。举例来说，如图6E中所展示，移除电阻掩模606及608(如图6D中所展示)，从而留下信号迹线610及612。
返回到图7，施加第二电介质层(S710)。举例来说，如图6F中所展示，已将电介质614置于衬底602、信号迹线610及信号迹线612的顶部上。电介质614可由电介质材料制作，所述电介质材料为与衬底602相同的材料或类似的材料。
返回到图7，施加第二迹线层(S711)。在图6G中，重复参考图6B到6D所描述的过程。将迹线层616安置于电介质614上。迹线层616由导电材料制作。举例来说，返回到图6F，将迹线层616施加于电介质614的顶部上。
返回到图7，将第二电阻掩模施加到第二电介质层(S712)。举例来说，如图6G中所展示，将电阻掩模618及电阻掩模620安置于迹线层616上。
返回到图7，将蚀刻过程应用于第二迹线层，从而留下位于电阻掩模下方的迹线(S714)。举例来说，如图6H中所展示，已蚀刻参考图6G所描述的配置，使得移除迹线层616的未由电阻掩模618及620覆盖的部分。此外，蚀刻过程留下信号迹线622及信号迹线624。
返回到图7，移除第二电阻掩模(S715)。举例来说，如图6I中所展示，处理参考图6H所描述的配置以便移除电阻掩模618及620，从而留下信号迹线622及624。
返回到图7，施加第三电介质层(S716)。举例来说，如图6J中所展示，将电介质626安置于信号迹线622、信号迹线624及电介质614上。电介质626可由电介质材料制作且可与衬底602及电介质614相同或类似。
返回到图7，应用退火过程(S718)。举例来说，如图6K中所展示，将退火过程应用于参考图6J所描述的配置。所述退火过程形成层628，所述层包含成单个层的电介质626、电介质614及衬底602的组合。将信号迹线406、408、410及412安置于层628内。
此时，方法700完成(S720)。
根据本发明的信号迹线配置允许用于执行差分对中的交叉的信号迹线中的低插入损失。此外，信号迹线配置因其减少用于执行交叉的通孔的使用而增加性能，这是因为通孔因与通孔相关联的大小、结构及特性阻抗而产生信号的失真。此外，信号迹线配置提供直到传输线的最大操作频率的串扰减小。此外，信号迹线配置使得多个交叉类型能够共存而不需要显著量的有效面积，显著量的有效面积为关于使用大量通孔来用于执行交叉的常规技术的情形。
常规技术中的通孔的使用是复杂的并通过以下操作而执行：将信号从一个平面过渡到另一平面、当在不同平面中时交换信号迹线且接着使用通孔将信号往回过渡到原始平面。此外，由通孔所引入的不连续性所致的与用于减小串扰的低插入损失交叉相关联的问题通过在替代层上执行交叉而得以改进，借此减小用于执行交叉的通孔的使用。此外，信号迹线配置减小串扰且因此增加系统性能。此外，由于装置不像常规技术中的情形使用通孔来用于切换信号，因此用于交换信号迹线的装置的制作与使用通孔来用于交换信号的常规配置相比较容易。
出于图解及说明目的已呈现对本发明的各种优选实施例的前述说明。其并不打算为穷尽性的或将本发明限定于所揭示的确切形式，且显然根据以上教示可做出许多修改及变化形式。选择及描述上文所描述的实例实施例以便最好地阐释本发明的原理及其实际应用，以借此使得所属领域的技术人员能够在各种实施例中并借助适合于所涵盖的特定使用的各种修改更好地利用本发明。本发明的范围打算由所附权利要求书来界定。

Claims (6)

1.一种用于与信号一起使用的装置，所述装置包括：
衬底，其具有顶部表面及底部表面，所述顶部表面与所述底部表面分离达厚度t；
第一信号迹线，其安置于所述衬底内距所述顶部表面达距离d1的第一平面处；及
第二信号迹线，其安置于所述衬底内距所述顶部表面达距离d2的第二平面处，
其中所述第一信号迹线包含第一部分，
其中所述第二信号迹线包含第二部分，
其中所述第一部分平行于所述第二部分，
其中所述第一信号迹线与所述第二信号迹线形成差分对，
其中所述第一信号迹线可操作以传导所述信号的正部分，
其中所述第二信号迹线可操作以传导所述信号的负部分，
其中d2＜d1＜t。
2.根据权利要求1所述的装置，
其中所述第一信号迹线另外包含第三部分，
其中所述第二信号迹线另外包含第四部分，且
其中所述第三部分平行于所述第四部分。
3.根据权利要求2所述的装置，
其中所述第一信号迹线另外包含第五部分，
其中所述第二信号迹线另外包含第六部分，
其中所述第五部分不平行于所述第六部分，
其中所述第五部分与所述第一部分及所述第三部分连接；且
其中所述第六部分与所述第二部分及所述第四部分连接。
4.一种形成具有用于传导信号的差分对的装置的方法，所述方法包括：
形成第一衬底层；
在所述第一衬底层上形成第一信号迹线；
在所述第一衬底层及所述第一信号迹线上形成第二衬底层；及
在所述第二衬底层上形成第二信号迹线，
其中所述在所述第一衬底层上形成第一信号迹线包括：形成所述第一信号迹线以包含第一部分，
其中所述在所述第二衬底层上形成第二信号迹线包括：形成所述第二信号迹线以包含第二部分，
其中所述第一部分平行于所述第二部分，
其中所述第一信号迹线与所述第二信号迹线形成所述差分对，
其中所述第一信号迹线可操作以传导所述信号的正部分，且
其中所述第二信号迹线可操作以传导所述信号的负部分。
5.根据权利要求4所述的方法，
其中所述在所述第一衬底层上形成第一信号迹线包括：形成所述第一信号迹线以另外包含第三部分，
其中所述在所述第二衬底层上形成第二信号迹线包括：形成所述第二信号迹线以另外包含第四部分，且
其中所述第三部分平行于所述第四部分。
6.根据权利要求5所述的方法，
其中所述在所述第一衬底层上形成第一信号迹线包括：形成所述第一信号迹线以另外包含第五部分，
其中所述在所述第二衬底层上形成第二信号迹线包括：形成所述第二信号迹线以另外包含第六部分，且
其中所述第五部分不平行于所述第六部分，
其中所述第五部分与所述第一部分及所述第三部分连接；且
其中所述第六部分与所述第二部分及所述第四部分连接。
CN201310733961.9A 2012-12-27 2013-12-26 用于经减小串扰的两层差分对布局及其制造方法 Pending CN103904051A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/728,468 2012-12-27
US13/728,468 US20140184350A1 (en) 2012-12-27 2012-12-27 Two layer differential pair layout, and method of making thereof, for reduced crosstalk

Publications (1)

Publication Number Publication Date
CN103904051A true CN103904051A (zh) 2014-07-02

Family

ID=50995309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310733961.9A Pending CN103904051A (zh) 2012-12-27 2013-12-26 用于经减小串扰的两层差分对布局及其制造方法

Country Status (2)

Country Link
US (1) US20140184350A1 (zh)
CN (1) CN103904051A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445015A (zh) * 2016-10-20 2017-02-22 郑州云海信息技术有限公司 一种差分信号线部署方法和板卡

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362677B1 (en) * 2014-12-04 2016-06-07 Adtran Inc. Crosstalk reducing conductor orientations and methods
US9548278B1 (en) * 2015-12-28 2017-01-17 Altera Corporation Methods and apparatus for passive equalization in high-speed and high density integrated circuits
JP6962503B2 (ja) * 2019-04-15 2021-11-05 株式会社村田製作所 伝送線路及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60134440A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体集積回路装置
KR101442276B1 (ko) * 2006-10-24 2014-09-22 파나소닉 주식회사 프린트 배선판, 프린트 배선판의 제조 방법, 및 전기 기기
CN101400208A (zh) * 2007-09-28 2009-04-01 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2009188379A (ja) * 2008-01-07 2009-08-20 Nitto Denko Corp 配線回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106445015A (zh) * 2016-10-20 2017-02-22 郑州云海信息技术有限公司 一种差分信号线部署方法和板卡

Also Published As

Publication number Publication date
US20140184350A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
KR101981567B1 (ko) 고속 통신 잭
US20110203843A1 (en) Multilayer substrate
EP0391527A1 (en) Circuit board configuration for reducing signal distortion
US9775243B2 (en) Module compliance boards for quad small form-factor pluggable (QSFP) devices
CN103904051A (zh) 用于经减小串扰的两层差分对布局及其制造方法
US8902025B2 (en) Coplanar waveguide
US9967968B2 (en) 3D EMI suppression structure and electronic device having the same
CN100568614C (zh) 三角共形的传输结构
CN105990282B (zh) 一种转接板及电子组件
CN109496056A (zh) 具有强信号线干扰抑制功能的pcb板
Aihara et al. Minimizing differential crosstalk of vias for high-speed data transmission
CN102761314B (zh) 单晶片功率分配器及其制造方法以及单晶片功率合成器
CN104638466B (zh) 通过引入串扰来减小信号线中的串扰的部件和方法
CN203015272U (zh) 印制电路板
JP2005101587A (ja) 並走配線および集積回路
US20210083489A1 (en) Charging circuit and charging method
WO2021052327A1 (zh) 一种电路板
CN113453415B (zh) 信号传输电路以及印刷电路板
US10973116B2 (en) 3D high-inductive ground plane for crosstalk reduction
CN210986056U (zh) 滤波电路和共模滤波器
CN113594685B (zh) 一种移动终端的多层电路板及终端设备
JP6441850B2 (ja) 多層プリント配線板
US10652999B2 (en) Mutual inductance suppressor for crosstalk immunity enhancement
CN110854523B (zh) 一种电子设备及其天线系统
CN203707481U (zh) 高速板对板电子连接器及多层电路板组件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140702

WD01 Invention patent application deemed withdrawn after publication