CN104937767B - 印刷线路板、电子器件和线路连接方法 - Google Patents
印刷线路板、电子器件和线路连接方法 Download PDFInfo
- Publication number
- CN104937767B CN104937767B CN201480005938.0A CN201480005938A CN104937767B CN 104937767 B CN104937767 B CN 104937767B CN 201480005938 A CN201480005938 A CN 201480005938A CN 104937767 B CN104937767 B CN 104937767B
- Authority
- CN
- China
- Prior art keywords
- stratum
- signal via
- hole
- ground level
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
- H01P3/082—Multilayer dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/026—Coplanar striplines [CPS]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09718—Clearance holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
- Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
印刷线路板被提供有线路层、第一地层、第二地层、接地通孔、信号通孔、第一间隙和第二间隙。线路层具有信号线。第一地层具有第一地平面。第二地层位于线路层和第一地层之间并且具有第二地平面。接地通孔穿过线路层、第一地层和第二地层并且被连接到第二地平面。信号通孔穿过线路层、第一地层和第二地层并且被连接到信号线。第一间隙被形成在第一地层中,位于信号通孔和接地通孔附近,并且将第一地平面与信号通孔和接地通孔分离。第二间隙被形成在第二地层中,位于信号通孔附近,并且将第二地平面与信号通孔分离。
Description
技术领域
本发明涉及主要在高频差动信号的传送中使用的印刷线路板、电子器件和线路连接方法。
背景技术
最近的电子器件中的许多通过使用其中堆叠多个绝缘层和多个导电层(线路层)的印刷线路板来改进电路中的集成程度。在该情况下,在每个线路层中形成的线路通常通过导体(在以下被提及为“通孔”)而被连接到穿透该板中的所有层的孔,该孔的内表面被镀有所述导体。
在诸如以太网(注册商标)的数据通信的领域中,数据转发速度逐年变得更高。最近,特别是,为了增加传送电信号的速度,例如已经使用差动信号。这是用于减少来自外部的噪声的影响并且维持通过传送路径而传播的高频率电信号的完整性的思想。
由于进展为更高的频率,电信号更加受传送线(线路)中的阻抗的不连续性所影响。作为结果,信号的损失、噪声和线路之间的串扰发生的倾向变高。相应地,为了维持由使用高频率的信号获得的电性能,想要使阻抗在整体传送线上基本上恒定。
然而,在上面描述的印刷线路板中形成的通孔整体地穿透印刷线路板。出于该原因,寄生树桩(stub)将被形成在与形成在线路层中的信号线路的连接点处。已知该寄生树桩产生传送线中的阻抗的不连续性,并且变成信号损失等的因素。在IEEE802.3ap中限定的10Gbase-KR是经由背板而被放置的以太网(注册商标)。已知在10Gbase-KR的情况下,由用于安装背板连接器的通孔上的树桩寄生所引起的损失特别大。
图9是图解与本发明的示例性实施例有关的印刷线路板的配置的第一示图。
在以下,简要解释上面描述的寄生树桩。如图9中图解的那样,通过堆叠经由绝缘层而被放在彼此上的许多地层和线路层来配置印刷线路板2。地层和线路层每个是导体层。为了解释的便利性而在省略绝缘层的情况下描绘图9,但是实际上,由诸如树脂的电介质物质制成的绝缘层存在于相应的导体层之间。
在地层处,提供被形成为导体图案的地平面202。
地平面202起地的作用。在线路层处,提供也被形成为导体图案的信号线路203。在导体图案的基础上,信号线路203起传播预定的电信号的传送线的作用。
在印刷线路板2中提供接地通孔200a到200c,接地通孔200a到200c穿透板2并且连接到在多个地层处提供的所有地平面202。接地通孔200a到200c被一般性地写为接地通孔200。
同样地,在印刷线路板2中提供信号通孔201a到201c,信号通孔201a到201c穿透板2并且连接到在多个线路层中提供的信号线路203中的至少一个。信号通孔201a到201c被一般性地写为信号通孔201。信号通孔201起传送线的作用,传送线扮演作出到信号线路203的连接并且传播电信号的角色。
信号通孔201a和201b被连接到差动信号信号线路,差动信号信号线路传送电信号,电信号的相位被彼此反转。如图9中图解的那样,接地通孔200a和200b被布置在信号通孔201a和201b旁边以便分别与信号通孔201a和201b形成各对。
通过挖空地层的导体平面202来形成间隙204。间隙204是用于作出如下状态的非导体图案:在该状态中地平面202和信号通孔201在物理上被彼此分离。如图9中图解的那样,间隙204被形成在传播差动信号的信号通孔201a和201b周围。同时,为了作出其中地平面202和接地通孔200在物理上与彼此接触的配置,在所有层处,间隙204不被形成在接地通孔200周围。
图10是图解与本发明的示例性实施例有关的印刷线路板2的配置的第二示图。
图10是示出图9中图解的印刷线路板2的截面示意图的示图。如图10中图解的那样,集成电路(IC)的对应信号引脚被插入到通孔201和202中的每个中。绝缘层205存在于相应的导体层之间,并且使导体层与彼此电绝缘。
如图10中图解的那样,信号通孔201a和201b从上表面到下表面穿透印刷线路板2。信号通孔201a和201b被连接到从印刷线路板2中的上侧起的第一线路层的信号线路203,并且根本不被连接到第二和下面的线路层。相应地,如图10中图解的那样,信号通孔201a和201b形成“树桩St”。
如图10中图解的那样,树桩St变成在树桩St和导体平面202之间增加“寄生电容Pc”的原因。在电信号的传送线中,通过树桩St的存在,寄生电容Pc增加。作为结果,传送线中的阻抗局部地减小。这导致针对设计者并非意图的阻抗不匹配的原因,并且引起通过传送线来传播的高频率信号的质量上的劣化。
作为用于应付树桩St被形成在信号通孔201中的问题的方法,存在被称作“后钻方法”的方法。后钻方法是切除并且去除通孔中的寄生树桩部分的方法。通过该后钻方法,能够在物理上去除寄生树桩。
作为针对以上描述的问题的措施,专利文献1公开了一种用于将地平面连接到通过把相应的地层的地平面与彼此连接而使得电势均匀的接地通孔的方法。作为连接方法之一,专利文献1公开了将接地通孔仅连接到邻近线路层的地层的地平面的方法。
[引用列表]
[专利文献]
[PTL 1]针对作为No. 2007-522679的专利申请(Kohyo)的PCT国际公开的所公开的日文翻译。
发明内容
[技术问题]
以上描述的后钻方法具有能够在物理上去除通孔中的寄生树桩的有利效果。然而,后钻方法要求精确的钻处理,并且相应地导致板的成本上的增加。
在专利文献1中描述的用于地线路的连接方法中,以相同的晶格形状形成在所有地层中的地平面。除了邻近线路层的地层的那些地平面之外的地平面不被连接到接地通孔,但是延伸到接地通孔的壁表面。在该配置中,限制被强加于减少寄生树桩的影响的有利效果,该效果是通过接地通孔与除了邻近线路层的地层的那些地平面之外的地平面之间的非接触来获得的。
本发明的目的的一个示例是提供能够解决以上描述的问题的印刷线路板、电子器件和线路连接方法。
对于问题的方案
根据本发明的实施例的印刷线路板包括线路层、第一地层、第二地层、接地通孔、信号通孔、第一间隙和第二间隙。线路层包括信号线路。第一地层包括第一地平面。第二地层位于线路层和第一地层之间,并且包括第二地平面。接地通孔穿透线路层以及第一和第二地层,并且连接第二地平面。信号通孔穿透线路层以及第一和第二地层,并且连接信号线路。第一间隙被形成在第一地层中,位于信号通孔和接地通孔周围,并且将第一地平面与信号通孔和接地通孔分离。第二间隙被形成在第二地层中,位于信号通孔周围,并且将第二地平面与信号通孔分离。
根据本发明的实施例的电子器件包括以上描述的印刷线路板。
根据本发明的实施例的线路连接方法被用于印刷线路板,印刷线路板包括:线路层,包括信号线路;第一地层,包括第一地平面;以及第二地层,位于线路层和第一地层之间并且包括第二地平面。该线路连接方法包括:将穿透线路层以及第一和第二地层的接地通孔连接到第二地平面;将穿透线路层以及第一和第二地层的信号通孔连接到信号线路;在第一地层中形成第一间隙以使得第一间隙位于信号通孔和接地通孔周围以将第一地平面与信号通孔和接地通孔分离;以及在第二地层中形成第二间隙以使得第二间隙位于信号通孔周围以将第二地平面与信号通孔分离。
发明的有利效果
根据本发明的示例性实施例,由寄生树桩引起的传送线中的阻抗不连续性能够被减轻。出于该原因,能够以低成本提供使能更高速度数据通信的印刷线路板。
附图说明
图1是图解根据本发明的示例性实施例的印刷线路板的配置的示图。
图2A是图解根据本发明的示例性实施例的印刷线路板的配置的示图。
图2B是图解根据本发明的示例性实施例的印刷线路板的配置的示图。
图3是图解根据本发明的示例性实施例的印刷线路板的配置的示图。
图4是图解根据本发明的示例性实施例的印刷线路板的配置的示图。
图5是表示根据本发明的示例性实施例的印刷线路板和与本发明的示例性实施例有关的印刷线路板的电属性的曲线图。
图6是图解根据本发明的示例性实施例的印刷线路板上形成的LSI端子的示图。
图7是图解根据本发明的示例性实施例的LSI端子的层配置的示图。
图8是图解根据本发明的示例性实施例的用于连接AC耦合电容器的通孔设计的示图。
图9是图解与本发明的示例性实施例有关的印刷线路板的配置的示图。
图10是图解与本发明的示例性实施例有关的印刷线路板的配置的示图。
具体实施方式
在下面,参照附图来解释根据本发明的示例性实施例的印刷线路板。
图1是图解根据本发明的示例性实施例的印刷线路板的配置的第一示图。
如图1中图解的那样,通过经由绝缘层而堆叠大量地层和线路层来配置印刷线路板1。地层和线路层每个是导体层。尽管为了解释的便利而在图1中省略绝缘层,但是绝缘层实际上存在于相应的导体层之间(参照图3)。由诸如树脂的电介质物质来形成绝缘层。
地层包括被形成为导体图案的地平面102。该地平面102起地的作用。线路层包括被形成为导体图案的信号线路103。通过该导体图案,该信号线路103起传播预定的电信号的传送线的作用。
印刷线路板1包括接地通孔100a到100c,通孔100a到100c每个穿透板1并且每个连接到多个地层的地平面102中的至少一个。接地通孔100a到100c被一般性地写为接地通孔100。
多个线路层的每个包括信号线路103。印刷线路板1包括信号通孔101a到101c,信号通孔101a到101c的每个穿透板1并且每个连接到信号线路103中的至少一个。信号通孔101a到101c传送差动信号。信号通孔101a到101c被一般性地写为信号通孔101。信号通孔101连接信号线路103,并且起扮演传播电信号的角色的传送线的作用。
信号通孔101a和101b被连接到差动信号信号线路,差动信号信号线路传送电信号,电信号的相位被彼此反转。如图1中图解的那样,接地通孔100a被布置在信号通孔101a旁边以便与信号通孔101a形成一对。接地通孔100b被布置在信号通孔101b旁边以便与信号通孔101b形成一对。
通过掏空地层的导体平面102来形成间隙104。间隙104是用于作出如下状态的非导体图案:其中地平面102和信号通孔101在物理上与彼此分离。
根据本示例性实施例的间隙104被形成在信号通孔101和接地通孔100中的任一个或两者周围。根据本示例性实施例的间隙104将信号通孔101和地平面102与彼此分离,或者将接地通孔100和地平面102与彼此分离。例如,在图1中的最前侧上图解的地层中,间隙104被形成在信号通孔101a和101b以及接地通孔100a和100b周围。
在印刷线路板1中,接地通孔100被布置在信号通孔101旁边以便与信号通孔101形成一对。例如,如图1中图解的那样,接地通孔100a与信号通孔101a形成一对。接地通孔100b与信号通孔101b形成一对。接地通孔100a和100b被布置以便将信号通孔101a和101b夹在其之间。如图1中图解的那样,接地通孔100b还可以与被布置在接地通孔100b下面的另一信号通孔101c形成一对。
图2A和图2B是图解根据本发明的示例性实施例的印刷线路板的配置的第二示图。
根据本示例性实施例的接地通孔100连接被形成在多个地层之中的并且邻近具体线路层的“邻近接地层”中的地平面102。根据本示例性实施例的接地通孔100通过间隙104与被形成在除了邻近地层之外的地层中的地平面102分离。“邻近地层”指示存在于经由仅一个绝缘层而从线路层移位的位置处的地层(即,指示经由仅一个绝缘层而“邻近”线路层的地层)。
图2A是印刷线路板1的线路层A’和地层A(邻近地层A)的顶视图。
图2A图解其中线路层A’存在于纸的前侧上并且地层A存在于经由一个绝缘层而从线路层A’朝着纸的后侧移位的位置处的布置。换言之,地层A是“邻近”线路层A’的“邻近地层”。如图2A中图解的那样,信号线路103A被形成在线路层A’中。地平面102A和间隙104A被形成在地层A中。
如图2A中图解的那样,根据本示例性实施例的接地通孔100a和100b连接邻近地层A的地平面102A。换言之,间隙104A被形成在信号通孔101(101a和101b)周围使得地平面102A和信号通孔101与彼此分离。同时,在接地通孔100周围,不形成间隙104A。
图2B是印刷线路板1的地层B的顶视图。线路层不存在于经由一个绝缘层而从地层B的上表面(纸的前侧)和下表面(纸的后侧)移位的位置处。换言之,地层B不是邻近地层。在一些情况下,除了邻近地层之外的这样的地层B被提及为非邻近地层。在该实例中,在非邻近地层B中,间隙104B被形成在信号通孔101(101a和101b)的圆周处和接地通孔100的圆周处以使得各圆周彼此相通。相应地,接地通孔100通过间隙104B而与非邻近地层B的地平面102B分离。
图3是图解根据本发明的示例性实施例的印刷线路板的配置的第三示图。
图3示出在图1、图2A和图2B中图解的印刷线路板1的截面示意图。
集成电路(IC)的对应信号引脚被插入到每个通孔100a、100b、101a和101b中。绝缘层105存在于相应的导体层之间以将导体层彼此电绝缘。
如图3中图解的那样,信号通孔101a和101b从上表面到下表面穿透印刷线路板1。信号通孔101a和101b以从上侧起的顺序被连接到第一线路层(线路层A’)的信号线路103A,并且根本不被连接到第二和下面的线路层(线路层B’等)。出于该原因,如图3中图解的那样,信号通孔101a和101b形成树桩ST。
在地层B中,形成地平面102B。在地层C中,形成地平面102C。在地层D中,形成地平面102D。由于其中形成有地平面102A和102C的地层A和C是邻近地层,因而图3中图解的地平面102A和102C被连接到接地通孔100a和100b。同时,由于其中形成有地平面102B和102D的地层B和D不是邻近地层,因而地平面102B和102D不被连接到接地通孔100a和100b。
因此,间隙104B被形成在接地通孔100a的圆周处和接地通孔100b的圆周处以使得各圆周彼此相通。作为结果,地平面102B和信号通孔101之间的间隔变大(参照图3)。作为结果,由图3中图解的树桩St和地平面102B引起的寄生电容Pc能够被减小。由于地平面102D和间隙104D之间的关系是相同的,因而由树桩St和地平面102D引起的寄生电容Pc能够被减小。由于可能通过树桩St的存在而引起的寄生电容Pc能够被减小,因而在由信号线路103和信号通孔101配置的传送线中能够减轻在树桩St的一部分处生成的阻抗不连续性。
如上面描述的那样,接地通孔100a和100b连接地层102A和102C(参照图3)。同时,接地通孔100a和100b通过间隙104B和104D与地平面102B和102D分离。
图4是图解根据本发明的示例性实施例的印刷线路板的配置的第四示图。
如图4中图解的那样,除了图3中图解的通孔之外,印刷线路板1还包括一对接地通孔100c和信号通孔101c,以及一对接地通孔100d和信号通孔101d。在本示例性实施例中,线路层B’位于地层B和地层D之间,并且包括信号线路103B。信号线路103B被连接到信号通孔101c和101d。在该情况下,接地通孔100c和100d连接地平面102B和102D,地平面102B和102D被形成在邻近线路层B’的邻近地层B和D(参照图4)。同时,接地通孔100c和100d通过间隙104A和104C而与在不邻近线路层B’的非邻近地层A和C中形成的地平面102A和102C分离。
因此,间隙104A被形成在接地通孔100c的圆周处和接地通孔100d的圆周处以使得各圆周彼此相通。作为结果,地平面102A和信号通孔101之间的间隔变大(参照图4)。作为结果,由在图4中图解的树桩St和地平面102A生成的寄生电容Pc能够被减小。由于地平面102C和间隙104C之间的关系是相同的,因而由树桩St和地平面102c生成的寄生电容Pc能够被减小。
图5是表示根据本发明的示例性实施例的印刷线路板和与本发明的示例性实施例有关的印刷线路板的电属性的曲线图。
在图5中描绘的曲线图中,横轴指示电信号的频率(频率 [GHz]),并且纵轴指示通过信号通孔传播的差动信号的传送属性(Sdd21 [dB])。在图5中,实线指示在图3中图解的印刷线路板1的电属性。虚线指示在图10中图解的印刷线路2的电属性。由纵轴指示的传送属性Sdd21 [dB]是如下指标,该指标指示随着该指标的值变得更接近于0(零)而差动信号被更少衰减以被传送到传送目的地。随着Sdd21的值变得更低,差动信号被衰减得更多,这指示传送属性被劣化。
参照图5,并且在图9和图10中图解的印刷线路板2的情况下,从等于或高于7 GHz的频率范围起,差动信号的衰减变得明显。与此对照,在图1到图4中图解的印刷线路板1的情况下,即使在8 GHz处,差动信号的衰减仍不发生。换言之,根据由图5表示的传送属性,印刷线路板1中的差动信号的频率能够被设置为比印刷线路板2中的差动信号的频率高约1GHz。
这归因于如在图10、图3和图4中的信号通孔101(201)的树桩St的部分和地平面102(202)之间生成的寄生电容Pc的减小。换言之,减小该寄生电容分量“C”使得可以将如下谐振频率(给出图5中表示的衰减峰的频率)作为整体向高频率侧移位,基于线路和树桩St中存在的寄生电容分量“C”和寄生感应分量“L”的乘积来确定该谐振频率。
如以上描述的那样,根据本示例性实施例,由寄生树桩引起的传送线中的阻抗不连续性能够被减轻而使得能够以低成本提供使能更高速度的数据通信的印刷线路板。
图6图解在根据本发明的示例性实施例的印刷线路板上形成的LSI端子。
例如,根据本示例性实施例的印刷线路板1包括如图6中的LSI(大规模集成)端子3。如图6中图解的那样,LSI端子3由与所连接的LSI的信号管脚对应的大量通孔构成。
在图6中图解的局部LSI端子3a是LSI端子3的一部分的放大区域。如图6中图解的那样,LSI端子3包括多个接地通孔100和多个信号通孔101。如图6中图解的那样,在局部LSI端子3a中,接地通孔100a和信号通孔101a形成一对,并且接地通孔100b和信号通孔101b形成一对。
图7是图解根据本发明的示例性实施例的LSI端子的层配置的示图。参照图7,作出关于在图6中图解的局部LSI端子3a中形成的每个通孔100、101的层配置的描述。
首先,解释在图7中图解的地层A和线路层A’(参照图7的左上)。地层A存在于线路层A’的下表面上(纸的后侧上)以邻近线路层A’。信号通孔101b被连接到在线路层A’中形成的信号线路103A。相应地,与信号通孔101b形成一对的接地通孔100b连接在地层A中形成的地平面102A。在地层A中形成的间隙104Ab被形成在信号通孔101b周围,但是不被形成在接地通孔100b周围(参照图7中的左上)。
信号通孔101a不被连接到在线路层A’中形成的线路。信号通孔101a也不被连接到邻近地层A的下表面(纸的后侧上)的线路层的信号线路(未被图解)。在该情况下,与信号通孔101a形成一对的接地通孔100a不连接在地层A中形成的地平面102A。换言之,在地层A中形成的间隙104Aa被形成在信号通孔101a和接地通孔100a周围(参照图7中的左上)。
接下来,解释图7中图解的地层B(参照图7中的中央)。在局部LSI端子3a的范围中,地层B不包括连接到如下线路层的信号线路的任何线路通孔101,所述线路层邻近地层B的上表面(纸的前侧上)和下表面(纸的后侧上)。在该情况下,与信号通孔101a和101b形成各对的接地通孔100a和100b两者不连接在地层B中形成的地平面102B(参照图7中的中央)。
接下来,解释在图7中图解的地层C(参照图7中的右下)。地层C存在于线路层C’的下表面上(纸的后侧上)以邻近线路层C’。信号通孔101a被连接到在线路层C’中形成的信号线路103C。相应地,与信号通孔101a形成一对的接地通孔100a连接在地层C中形成的地平面102C。在地层C中形成的间隙104Ca被形成在信号通孔101a周围,但是不被形成在接地通孔100a周围(参照图7中的右下)。
信号通孔101b不被连接到在线路层C’中形成的线路。信号通孔101b也不被连接到邻近地层C的下表面(纸的后侧上)的线路层的信号线路(未被图解)。在该情况下,与信号通孔101b形成一对的接地通孔100b不连接在接地层C中形成的地平面102C。换言之,在地层C中形成的间隙104Cb被形成在信号通孔101b和接地通孔100b周围(参照图7中的右下)。
如在上面那样,即使当LSI端子3被配置在印刷线路板1中时,仍能够通过作出如以上描述的那样的连接来应用本发明的示例性实施例。
图8是图解根据本发明的示例性实施例的用于连接AC耦合电容器的通孔设计的示图。
图8中的左侧图解印刷线路板1的截面配置。电容器4是用于AC耦合的电容器。电容器4被布置在传送线上,用于去除高频率信号的DC分量。图8中的右侧表示构成印刷线路板1的相应导体层的顶视图。顶视图中的虚线X-Y处的截面与图8中的左侧上表示的截面视图对应。
在地层A中,形成地板102A以及间隙104Aa和104Ab。地层A不邻近在该附图中图解的该区域中的线路层。出于该原因,接地通孔100a和100b不连接地平面102A(参照图8中的右上)。
在地层B中,形成地板102B以及间隙104Ba和104Bb。地层B是邻近线路层B’的邻近地层。在线路层B’中形成的信号线路103B被连接到信号通孔101a。相应地,与信号通孔101a形成一对的接地通孔100a连接地层B的地平面102B(参照图8中的右中央)。如在图8中的左侧中图解的那样,存在于从线路层B’向上侧移位一层的位置处的地层D也是线路层B’的邻近地层。出于该原因,同样地,地平面102D被连接到接地通孔100a。
信号通孔101b不被连接到在线路层B’中形成的线路。相应地,与信号通孔101b形成一对的接地通孔100b通过间隙104Bb与地层B的地平面102B分离(参照图8中的右中央)。
在地层C中,形成地板102C以及间隙104Ca和104Cb。地层C是邻近线路层C’的邻近地层。在线路层C’中形成的信号线路103C被连接到信号通孔101b。相应地,与信号通孔101b形成一对的接地通孔100b连接地层C的地平面102C(参照图8中的右下)。如图8中的左侧中图解的那样,存在于从线路层C’向上移位一层的位置处的地层E也同样是线路层C’的邻近地层。出于该原因,同样地,地平面102E被连接到接地通孔100b。
信号通孔101a不被连接到在线路层C’中形成的线路。相应地,与信号通孔101a形成一对的接地通孔100a通过间隙104Ca与地层C的地平面102C分离(参照图8中的右下)。
因此,在根据本示例性实施例的印刷线路板1中,在信号线路103B的上表面和下表面处,例如,存在被连接到与信号通孔101a形成一对的接地通孔100a的地平面102B和102D,信号通孔101a连接到信号线路103B。
同样地,在信号线路103C的上表面和下表面处,存在被连接到与信号通孔101b形成一对的接地通孔100b的地平面102C和102E,信号通孔101b连接到信号线路103C。
换言之,接地通孔100连接在如下地层中形成的地平面102,该地层邻近其中形成有与彼此形成一对的信号通孔101连接的信号线路103的线路层的上表面和下表面。信号线路103以如下状态延伸:其中信号线路103被介入于在邻近信号线路103的上表面和下表面的地层中形成的地平面102之间。
根据上面描述的印刷线路板1,在树桩St中生成的寄生电容Pc被减小。出于该原因,接地通孔100不连接所有地平面102,并且仅连接地平面102的一部分。在该情况下,引起了各地平面102之间的电耦合被弱化的担忧,从而不能作为整体来维持地电势,并且作为结果,地平面102不能对于信号线路之间的电磁干扰作出屏蔽。
然而,如上面描述的那样,根据本示例性实施例,接地通孔100至少连接邻近线路层的上表面和下表面的地平面102。通过该配置,经由接地通孔100将地电势有效地给到最接近于每个信号线路的地平面102。出于该原因,接地通孔100能够仅通过最小的连接来针对每个信号线路103充分地达到屏蔽效果。因此,根据本示例性实施例,即使当在接地通孔100和地平面102的一部分之间没有连接被作出以用于减小寄生电容Pc时,信号线路103之间的干扰仍不发生。
在上面,参照示例性实施例而在上面示出并且描述了本申请的发明,但是本申请的发明不被限制于上面描述的示例性实施例。将会理解的是,在不背离由权利要求限定的本申请的发明的范围的情况下,本领域技术人员能够各种各样地改变配置或细节。
本申请基于并且要求来自在2013年1月24日提交的日本专利申请No. 2013-010899的优先权的权益,其公开被通过引用而在其整体上被合并于此。
[工业应用性]
本发明能够被应用于印刷线路板、电子器件和线路连接方法。
[参考标记列表]
1、2…印刷线路板
100、200…接地通孔
101、201…信号通孔
102、202…地平面
103、203…信号线路
104、204…间隙
3…LSI端子
4…AC耦合电容器。
Claims (6)
1.一种印刷线路板,包括:
线路层,包括用于差动信号的信号线路;
第一地层,包括第一地平面;
第二地层,位于所述线路层和所述第一地层之间并且包括第二地平面;
接地通孔,穿透所述线路层以及所述第一地层和所述第二地层,并且连接所述第二地平面;
信号通孔,穿透所述线路层以及所述第一地层和所述第二地层,并且连接所述信号线路;
第一间隙,被形成在所述第一地层中,位于所述信号通孔和所述接地通孔周围,并且将所述第一地平面与所述信号通孔和所述接地通孔分离;以及
第二间隙,被形成在所述第二地层中,位于所述信号通孔周围,并且将所述第二地平面与所述信号通孔分离。
2.根据权利要求1所述的印刷线路板,其中,所述第二地层邻近所述线路层以使得仅绝缘层被介入于所述线路层和所述第二地层之间。
3.根据权利要求2所述的印刷线路板,其中,所述接地通孔被布置在所述信号通孔旁边以便与所述信号通孔形成一对。
4.根据权利要求3所述的印刷线路板,进一步包括:
第三地层,位于所述线路层的与所述第二地层相对的侧上,并且包括第三地平面;以及
第三间隙,被形成在所述第三地层中,位于所述信号通孔周围,并且将所述第三地平面与所述信号通孔分离;
其中,所述第三地层邻近所述线路层以使得仅绝缘层被介入于所述线路层和所述第三地层之间,以及
所述信号线路在如下的状态下延伸:其中所述信号线路被介入于所述第二地平面和所述第三地平面之间。
5.一种包括印刷线路板的电子器件,其中,所述印刷线路板包括:
线路层,包括用于差动信号的信号线路;
第一地层,包括第一地平面;
第二地层,位于所述线路层和所述第一地层之间并且包括第二地平面;
接地通孔,穿透所述线路层以及所述第一地层和所述第二地层,并且连接所述第二地平面;
信号通孔,穿透所述线路层以及所述第一地层和所述第二地层,并且连接所述信号线路;
第一间隙,被形成在所述第一地层中,位于所述信号通孔和所述接地通孔周围,并且将所述第一地平面与所述信号通孔和所述接地通孔分离;以及
第二间隙,被形成在所述第二地层中,位于所述信号通孔周围,并且将所述第二地平面与所述信号通孔分离。
6.一种被用于印刷线路板的线路连接方法,所述印刷线路板包括:线路层,包括用于差动信号的信号线路;第一地层,包括第一地平面;以及第二地层,位于所述线路层和所述第一地层之间并且包括第二地平面,
所述方法包括:
将穿透所述线路层以及所述第一地层和所述第二地层的接地通孔连接到所述第二地平面;
将穿透所述线路层以及所述第一地层和所述第二地层的信号通孔连接到所述信号线路;
在所述第一地层中形成第一间隙以使得所述第一间隙位于所述信号通孔和所述接地通孔周围以将所述第一地平面与所述信号通孔和所述接地通孔分离;以及
在所述第二地层中形成第二间隙以使得所述第二间隙位于所述信号通孔周围以将所述第二地平面与所述信号通孔分离。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013010899 | 2013-01-24 | ||
JP2013-010899 | 2013-01-24 | ||
PCT/JP2014/050148 WO2014115578A1 (ja) | 2013-01-24 | 2014-01-08 | プリント配線基板、電子機器及び配線接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104937767A CN104937767A (zh) | 2015-09-23 |
CN104937767B true CN104937767B (zh) | 2018-01-19 |
Family
ID=51227370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480005938.0A Expired - Fee Related CN104937767B (zh) | 2013-01-24 | 2014-01-08 | 印刷线路板、电子器件和线路连接方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9859603B2 (zh) |
JP (1) | JP5983780B2 (zh) |
CN (1) | CN104937767B (zh) |
WO (1) | WO2014115578A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9769926B2 (en) * | 2015-04-23 | 2017-09-19 | Dell Products L.P. | Breakout via system |
MY172393A (en) * | 2015-12-23 | 2019-11-22 | Intel Corp | Through-hole interconnect network and method of making same |
US10178761B2 (en) * | 2016-04-28 | 2019-01-08 | Hewlett Packard Enterprise Development Lp | Defected ground structure to minimize EMI radiation |
TWI619302B (zh) * | 2016-05-06 | 2018-03-21 | 明泰科技股份有限公司 | 傳輸線的阻抗匹配架構 |
CN106358364B (zh) * | 2016-11-24 | 2023-04-28 | 湖南长城银河科技有限公司 | 一种印刷电路板及Fanout布线方法 |
US10499489B2 (en) | 2017-07-14 | 2019-12-03 | Hewlett Packard Enterprise Development Lp | Defected ground structure with void having resistive material along perimeter to improve EMI suppression |
US10194524B1 (en) * | 2017-07-26 | 2019-01-29 | Cisco Technology, Inc. | Anti-pad for signal and power vias in printed circuit board |
JP6894352B2 (ja) | 2017-11-21 | 2021-06-30 | 日本ルメンタム株式会社 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
CN108684139B (zh) * | 2018-06-01 | 2020-10-09 | 华为技术有限公司 | 一种电路板 |
US11234325B2 (en) * | 2019-06-20 | 2022-01-25 | Infinera Corporation | Printed circuit board having a differential pair routing topology with negative plane routing and impedance correction structures |
US10674598B1 (en) * | 2019-10-08 | 2020-06-02 | Cisco Technology, Inc. | Measuring effective dielectric constant using via-stub resonance |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1799290A (zh) * | 2003-06-02 | 2006-07-05 | 日本电气株式会社 | 印刷电路板用小型转接传输线路及其设计方法 |
JP2007528589A (ja) * | 2004-03-09 | 2007-10-11 | 日本電気株式会社 | 多層印刷回路基板用バイア伝送線路 |
CN101176391A (zh) * | 2005-01-10 | 2008-05-07 | 圣米纳-Sci公司 | 具有改善的差分信号对的信号完整性的印刷电路板等 |
CN101677487A (zh) * | 2008-09-18 | 2010-03-24 | 日本电气株式会社 | 印刷布线基板及其制造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1721496A2 (en) | 2004-02-13 | 2006-11-15 | Molex Incorporated | Preferential ground and via exit structures for printed circuit boards |
JP4430976B2 (ja) * | 2004-05-10 | 2010-03-10 | 富士通株式会社 | 配線基板及びその製造方法 |
JP4367660B2 (ja) * | 2004-07-23 | 2009-11-18 | 日本電気株式会社 | 多層印刷回路基板の複合ビア構造およびこれを用いたフィルタ |
JP2007035710A (ja) * | 2005-07-22 | 2007-02-08 | Toshiba Corp | 多層プリント配線板 |
US8035992B2 (en) | 2005-10-18 | 2011-10-11 | Nec Corporation | Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip |
JP4452232B2 (ja) | 2005-11-15 | 2010-04-21 | 日本特殊陶業株式会社 | プリント配線基板及びその製造方法 |
JP4763491B2 (ja) | 2006-03-24 | 2011-08-31 | 三菱電機株式会社 | 半田付け方向の設計支援装置および半田付け方向の設計支援方法 |
US20080112037A1 (en) | 2006-11-10 | 2008-05-15 | Spatial Photonics, Inc. | Hermetic sealing of micro devices |
JP5194440B2 (ja) * | 2006-11-24 | 2013-05-08 | 日本電気株式会社 | プリント配線基板 |
-
2014
- 2014-01-08 JP JP2014558518A patent/JP5983780B2/ja active Active
- 2014-01-08 CN CN201480005938.0A patent/CN104937767B/zh not_active Expired - Fee Related
- 2014-01-08 WO PCT/JP2014/050148 patent/WO2014115578A1/ja active Application Filing
- 2014-01-08 US US14/762,321 patent/US9859603B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1799290A (zh) * | 2003-06-02 | 2006-07-05 | 日本电气株式会社 | 印刷电路板用小型转接传输线路及其设计方法 |
JP2007528589A (ja) * | 2004-03-09 | 2007-10-11 | 日本電気株式会社 | 多層印刷回路基板用バイア伝送線路 |
CN101176391A (zh) * | 2005-01-10 | 2008-05-07 | 圣米纳-Sci公司 | 具有改善的差分信号对的信号完整性的印刷电路板等 |
CN101677487A (zh) * | 2008-09-18 | 2010-03-24 | 日本电气株式会社 | 印刷布线基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150359084A1 (en) | 2015-12-10 |
WO2014115578A1 (ja) | 2014-07-31 |
CN104937767A (zh) | 2015-09-23 |
JPWO2014115578A1 (ja) | 2017-01-26 |
US9859603B2 (en) | 2018-01-02 |
JP5983780B2 (ja) | 2016-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104937767B (zh) | 印刷线路板、电子器件和线路连接方法 | |
US9986634B2 (en) | Circuit board via configurations for high frequency signaling | |
JP6588524B2 (ja) | 電気コネクタにおける遠端クロストークを低減するための方法および装置 | |
EP1419560B1 (en) | High data rate interconnecting device | |
TWI462502B (zh) | 印刷佈線板及具有分享共用電感器之串列電感器-電容器串音補償電路之通信連接器 | |
US9385477B2 (en) | High speed edge card connector | |
JP5194440B2 (ja) | プリント配線基板 | |
JP6388667B2 (ja) | 差動データ信号を送信するための装置及び方法 | |
USRE44586E1 (en) | Via structure for improving signal integrity | |
CN103548214A (zh) | 高速输入/输出连接接口元件、线缆组件和串扰减小的互连系统 | |
JP2009100003A (ja) | プリント回路基板用の優先的接地及びビア延出構造 | |
CN105379030A (zh) | 基于高数据速率印刷电路板的通信插头和包括这样的插头的跳接线 | |
CN101164392B (zh) | 具有带成对耦合导体的印刷线路板的通信插座 | |
EP1463387A1 (en) | Multilayer printed circuit board with reduced signal losses at via holes | |
US20150102874A1 (en) | Attenuation reduction structure for high frequency signal contact pads of circuit board | |
CN105990282B (zh) | 一种转接板及电子组件 | |
CN104996001B (zh) | 用于连接用于高速数据传输的电引线的电连接接口 | |
CN109496056A (zh) | 具有强信号线干扰抑制功能的pcb板 | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
JP2017027721A (ja) | コネクタ付きケーブル | |
CN205921814U (zh) | 一种电路板装置及电子设备 | |
CN211702518U (zh) | 电路板结构 | |
CN115226291A (zh) | 电路板和电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180119 Termination date: 20200108 |