CN105990167B - 导线键合装置及半导体装置 - Google Patents

导线键合装置及半导体装置 Download PDF

Info

Publication number
CN105990167B
CN105990167B CN201510096752.7A CN201510096752A CN105990167B CN 105990167 B CN105990167 B CN 105990167B CN 201510096752 A CN201510096752 A CN 201510096752A CN 105990167 B CN105990167 B CN 105990167B
Authority
CN
China
Prior art keywords
bond pad
bonding
conducting wire
towards
tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510096752.7A
Other languages
English (en)
Other versions
CN105990167A (zh
Inventor
赤羽隆章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN105990167A publication Critical patent/CN105990167A/zh
Application granted granted Critical
Publication of CN105990167B publication Critical patent/CN105990167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种导线键合装置及半导体装置。引线导线键合装置包含能够载置布线衬底的载置台、臂部以及控制部。控制部以如下方式控制臂部的动作及导线的键合，即，控制臂部，在朝向载置台的方向移动工具而使其位于第一键合垫上，以第一压脚压接导线的突出部分而形成第一键合，又在与朝向载置台的方向为相反方向且斜上方向移动工具并陆续送出引线导线，并再次在朝向载置台的方向移动工具使在导线形成环，使工具位于第二键合垫上，将导线的突出部分压接于第二键合垫而形成第二键合，在朝向载置台的方向移动工具，形成导线的断裂部。

Description

导线键合装置及半导体装置
[相关申请案]
本申请案享有以日本专利申请案2014-187680号(申请日：2014年9月16日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种导线键合装置及半导体装置。
背景技术
在半导体芯片的键合(bonding)中，有利用超声波连接导线的楔形键合法。例如，在键合由半导体芯片立体地层叠而成的层叠芯片时，靠近半导体芯片而键合的情况下，由于立体位置关系，有时键合工具、导线、半导体芯片等会相互干扰，而妨碍键合。
发明内容
本发明的实施方式提供一种能够使键合工具、导线、半导体芯片等互不干扰地进行键合的导线键合装置及半导体装置。
实施方式的导线键合装置包含：能够载置布线衬底的载置台、包含超声波振荡器的臂部、及控制部。布线衬底包含第一键合垫(bonding pad)、及设有第二键合垫的半导体芯片。臂部可安装工具，工具包含：位于载置台侧的第一脚、及与第一脚并排设置的第二脚，且在第一脚与第二脚之间形成有插通口。导线能以穿过工具的插通口且向第一脚侧突出的方式导出。控制部以如下方式控制臂部的动作及导线的键合，即，控制臂部，在朝向载置台的方向移动工具而使其位于第一键合垫上，以所述第一脚压接导线的突出部分而形成第一键合，一边在与朝向载置台的方向为相反方向且斜上方向移动工具一边陆续送出导线，一边再次在朝向载置台的方向移动工具一边在导线形成环，使工具位于第二键合垫上，将导线的突出部分压接于第二键合垫而形成第二键合，在朝向载置台的方向移动工具，而形成导线的断裂部。
附图说明
图1是示意性表示实施方式的导线键合装置的构成的图的一个例子。
图2至图10是按顺序依次表示实施方式的键合方法的图的一个例子。
图11是楔形键合工具的前端部的放大图的一个例子。
图12是表示实施方式的半导体装置的应用例的图的一个例子。
图13是示意性表示实施方式的导线的形状的图的一个例子。
图14(A)是示意性表示布线衬底、第一半导体芯片及第二半导体芯片的俯视图的一个例子。图14(B)是图14(A)的14-14线的剖视图的一个例子。
具体实施方式
以下，一边参照附图，一边对实施方式进行说明。此外，附图是示意图，厚度与平面尺寸的关系、各层的厚度比例等并非必须与实物一致。即使在表示相同部分的情况下，也存在相互的尺寸或比例根据附图而不同地予以表现的情况。本申请案的说明书与各图中，对与已示出图中所述的要素相同的要素标注相同的符号，并适当省略详细说明。另外，以下说明中，为了方便说明，使用规定了前后上下的座标系。在此座标系中，从楔形键合工具30的后脚302观察时将前脚301的方向设为前(第一方向)，从前脚301观察时将后脚302的方向设为后(第二方向)。另外，与如下方向一致，即，从第一键合垫66a观察时将第二键合垫66b的方向设为前(第一方向)，且将其相反方向设为后(第二方向)。另外，与如下方向一致，即，从第一键合90观察时将第二键合92的方向设为前(第一方向)，且将其相反方向设为后(第二方向)。
(实施方式)
以下，参照附图对实施方式进行说明。
图1是示意性表示本实施方式的导线键合装置(半导体制造装置)100的构成的图的一个例子。图11是楔形键合工具30的前端部的放大图的一个例子。导线键合装置100具有键合载置台12及XY平台14。键合载置台12载置有作为被键合体的半导体装置10。关于XY平台14，在其上部具备键合驱动部的XY平台14上竖立设置有支架16。臂部18在支架16的中间部以沿上下方向移动自如的方式由支架16支撑。臂部18通过设置在XY平台14上的Z马达20而可执行上下运动。Z马达20例如含有线性马达。
在臂部18的键合载置台12侧的端部，配备有超声波振荡器22。作为超声波振荡器22，可使用例如压电元件。在臂部18上，大致水平地支撑连接有焊头26。焊头26以可获得来自超声波振荡器22的超声波能量的方式而连结。焊头26是作为超声波能量传递构件而发挥功能。在焊头26的前端部，大致垂直地安装有例如呈棒状的楔形键合工具30。在楔形键合工具30的下端部设置有插通孔30a。插通孔30a中，供卷绕安装在卷盘32上的导线34的前端部插通。
在臂部18的前端部，固定有夹具支架36。夹具支架36的中间部轴支在夹具托架38上，且被大致垂直地吊持。夹具托架38以相对于焊头26的延长方向平行地旋动的方式而设置。夹具托架38通过设置在夹具支架36上的夹具移动机构40而可执行往返移动。在夹具托架38的下端部吊持有夹具42。夹具42具有配置在导线34的两侧的一组夹板(未图示)，且可通过例如含有螺线管等的夹具开闭装置44而开闭。夹具42是作为导线34的夹持工具而发挥功能。夹具42可通过使该相对的夹板之间打开而使导线34成为自由地伸出的状态，且可通过将相对的夹板之间闭合而使导线34的伸出停止。
导线键合装置100具有计算机50。XY平台14、Z马达20、超声波振荡器22及夹具开闭装置44与计算机50连接。导线键合装置100根据计算机50中预先编程的序列而受到控制。
计算机50将导线键合装置100的各要素的动作作为整体而控制。计算机50例如具有作为CPU(Central Processing Unit，中央处理器)的控制部501、各种接口电路、及存储器502。这些通过内部总线510而相互连接。
各种接口电路是设置在作为CPU的控制部501与导线键合装置100的各要素之间的驱动电路或缓冲电路。图1中，将接口电路记为I/F。计算机50中，作为各种接口电路，具有与键合载置台12连接的载置台驱动接口电路509、与Z马达20连接的Z马达驱动接口电路508、与超声波振荡器22连接的超声波振荡器接口电路507、及与夹具开闭装置44连接的夹具开闭接口电路506。
存储器502是存储程序或数据的存储装置。存储器502具备与导线键合处理相关的键合程序504。另外，存储器502具备键合程序504中使用的控制数据505。
图11表示将楔形键合工具30的前端部分放大后的图。楔形键合工具30例如是由超硬合金等金属形成。在楔形键合工具30的前端部(底部)，具有前脚301与后脚302。前脚301配置在楔形键合工具30底部的前侧，后脚302配置在后侧。在前脚301与后脚302之间，开设有插通孔30a。插通孔30a从楔形键合工具30底部朝后斜上方贯通，且在楔形键合工具30后方形成开口。导线34从后方的开口部朝底部的开口部而向前斜下方插通。
前脚301及后脚302成大致平面。前脚301及后脚302是作为加工部发挥功能，通过在键合时将导线压接于键合垫，利用所施加的超声波能量进行接合，而形成键合。在前脚301及后脚302上，也可设置用以引导导线34的槽。
接下来，使用附图详细地说明实施方式的键合的顺序。图2至图10是按顺序依次表示本实施方式的键合方法与导线键合装置100及半导体装置10的状态的图的一个例子。
图2至图10中，实施方式的半导体装置10在布线衬底60上具有第一半导体芯片62a及第二半导体芯片62b。第一半导体芯片62a与第二半导体芯片62b在前后方向错开而层叠。第二半导体芯片62b具有芯片端80。在布线衬底60、第一半导体芯片62a及第二半导体芯片62b之间设置有晶粒黏着材82。在布线衬底60上设置有第一键合垫66a。在第二半导体芯片62b上设置有第二键合垫66b。芯片端80位于第一键合垫66a至第二键合垫66b之间。第一键合垫66a与第二半导体芯片62b(芯片端80)位处接近。
导线键合方法的各顺序对应于计算机50的存储器502中存储的键合程序504的处理顺序，且由控制部501控制。处理所需的座标等存储在控制数据505中，且根据需要而调出。
首先，如图2所示，将搭载有作为键合对象物的半导体装置10的布线衬底60定位并固定在键合载置台12上。导线34从楔形键合工具30的后方倾斜地被供给至楔形键合工具30的插通孔30a。导线34的前端部从楔形键合工具30的前端突出特定的长度。该突出的部分以后成为尾部76。
于此，在楔形键合工具30的后方需要一空间，此空间用以从卷盘32供给导线34且使其插通至插通孔30a。因此，如果以使例如第一半导体芯片62a那样的立体物接近楔形键合工具30的后方而配置的方式来操作臂部18，则导线34与该立体物会接触。因此，在与立体物位处接近的键合垫上形成第一键合90时，如果以使楔形键合工具30的前侧面朝该立体物的方向的方式操作臂部18，便可避免导线34与立体物接触。于此，与立体物位处接近的键合垫在本实施方式中相当于第一键合垫66a，第一键合在本实施方式中相当于第一键合90。
接下来，由控制部501执行键合程序504。楔形键合工具30的移动是通过移动臂部18而进行。控制部501根据键合程序504而输出在第一键合垫66a上形成第一键合90的指令(信号)。根据该指令，将来自载置台驱动接口电路509与Z马达驱动接口电路508的信号输出至键合载置台12与Z马达20，使楔形键合工具30朝第一键合垫66a的上方移动。向楔形键合工具30的插通孔30a中插通导线34。
第一键合90的形成预定位置是在布线衬底60的第一键合垫66a上，且其座标数据预先被存储在控制数据505中。楔形键合工具30的精密的位置控制是使用定位用相机等(未图示)进行。
接下来，控制部501根据键合程序504而输出使超声波振荡器22发送超声波的指令(信号)。根据该指令，将来自超声波振荡器接口电路507的信号输入至超声波振荡器22，超声波振荡器22发出超声波。所发出的超声波经过焊头26而传递至楔形键合工具30。
接下来，将来自载置台驱动接口电路509与Z马达驱动接口电路508的指令(信号)输出至键合载置台12与Z马达20，使楔形键合工具30下降至第一键合垫66a表面。导线34抵接在楔形键合工具30的前脚301下。以使导线34的前端部朝前脚301的前方向突出的方式陆续送出导线34。该部分在键合后成为尾部76。将前脚301推压(加压)到第一键合垫66a。此时，导线34被夹在前脚301与第一键合垫66a之间。由于楔形键合工具30上施加有超声波能量，因此被推压的导线34以压溃的方式被压固到第一垫键合垫66a。在压接部72，导线34与第一键合垫66a接合。由此，在第一键合垫66a上形成第一键合90，且在导线34的由前脚301压固的部分形成压接部72。在压接部72的前方向形成尾部76。尾部76的前端是面朝前方向(从第一键合垫66a观察时第一半导体芯片62a的方向、第一方向)。
接下来，如图3所示，控制部501根据键合程序504而对楔形键合工具30输出实施以下动作的指令(信号)，即，如轨迹68a所示，在使导线34插通至插通孔30a中的状态下朝后斜上方向移动。根据该指令，将来自Z马达驱动接口电路508及载置台驱动接口电路509的指令(信号)输出至键合载置台12与Z马达20，使楔形键合工具30朝后斜上方移动。于此，后方向也是从第一键合垫66a观察时，远离芯片端80及第二键合垫66b的方向。
另外，此时，控制部501输出使夹具42不夹住导线34的指令。由此，将来自夹具开闭接口电路506的指令输出至夹具42，夹具42不夹住导线34。由此，根据楔形键合工具30的所述移动而将导线34陆续送出仅必要量。此外，轨迹68(a～f)表示楔形键合工具30的移动轨迹。
接下来，如图4所示，控制部501根据键合程序504而对楔形键合工具30输出实施以下动作的指令，即，如轨迹68b所示朝后方向移动。根据该指令，将来自Z马达驱动接口电路508及载置台驱动接口电路509的指令(信号)输出至键合载置台12与Z马达20，楔形键合工具30朝后方向移动。
另外，此时，控制部501输出使夹具42夹住导线34的指令。由此，将来自夹具开闭接口电路506的指令输出至夹具42，夹具42夹住导线34。由于夹具42夹住导线34，因此导线34上施加有与楔形键合工具30的移动对应的应力，导线34上形成扭结70(弯曲部)。
此外，通过控制楔形键合工具30的移动而可任意地调整扭结70的曲率或弯曲情况。另外，扭结70是根据需要而形成，也能以不设置扭结70的方式形成环。
而且，如图5的轨迹68c所示，也可实施使楔形键合工具30朝下方向移动的动作。在此情况下，控制部501根据键合程序504而输出使楔形键合工具30实施以下动作的指令，即，如轨迹68c所示朝下方向移动。根据该指令，将来自Z马达驱动接口电路508及载置台驱动接口电路509的指令(信号)输出至键合载置台12与Z马达20，楔形键合工具30朝下方向移动。
另外，此时，控制部501输出使夹具42夹住导线34的指令。由此，将来自夹具开闭接口电路506的指令输出至夹具42，夹具42夹住导线34。由此，导线34上进一步施加有由楔形键合工具30产生的应力，且进一步增加扭结70的弯曲。
接下来，如图6的轨迹68d所示，控制部501根据键合程序504而对楔形键合工具30输出实施朝后斜上方向移动的动作的指令。根据该指令，将来自Z马达驱动接口电路508及载置台驱动接口电路509的指令(信号)输出至键合载置台12与Z马达20，楔形键合工具30朝后斜上方向移动。
另外，此时，控制部501输出使夹具42不夹住导线34的指令。由此，将来自夹具开闭接口电路506的指令输出至夹具42，夹具42不夹住导线34。由此，根据楔形键合工具30的移动而将导线34陆续送出。此时导线34的陆续送出量可根据此后导线34上附加的环形状及第二键合垫66b的位置等而设定。
接下来，如图7所示，控制部501根据键合程序504而对楔形键合工具30输出实施以下动作的指令，即，如轨迹68e所示朝前方向移动，且朝第二键合垫66b的上方移动。根据该指令，将来自Z马达驱动接口电路508及载置台驱动接口电路509的指令(信号)输出至键合载置台12与Z马达20。楔形键合工具30朝前方向移动，且移动至第二键合垫66b的上方位置。
另外，此时，控制部501输出使夹具42夹住导线34的指令。由此，将来自夹具开闭接口电路506的指令输出至夹具42，夹具42夹住导线34。由此，导线34配合楔形键合工具30的移动而拉伸，且通过施加应力而使导线34弯曲而形成环。
接下来，如图8所示，控制部501根据键合程序504而输出使楔形键合工具30实施以下动作的指令，即，如轨迹68f所示朝下方向移动，且使导线34位于第二键合垫66b的上表面。根据该指令，将来自Z马达驱动接口电路508及载置台驱动接口电路509的指令(信号)输出至键合载置台12与Z马达20，楔形键合工具30朝下方向移动，且移动至使导线34的前端部位于第二键合垫66b的上表面。
另外，此时，控制部501输出使夹具42夹住导线34的指令。将来自夹具开闭接口电路506的指令输出至夹具42，夹具42夹住导线34。
接下来，控制部501根据键合程序504而输出使超声波振荡器22发送超声波的指令(信号)。根据该指令，将来自超声波振荡器接口电路507的信号输入至超声波振荡器22，超声波振荡器22发出超声波。所发出的超声波经过焊头26而传递至楔形键合工具30。由此，对楔形键合工具30的后脚302施加超声波。
接下来，控制部501根据键合程序504而输出执行第二键合步骤的指令(信号)。根据该指令，将来自载置台驱动接口电路509与Z马达驱动接口电路508的信号输出至键合载置台12与Z马达20。由此，使楔形键合工具30移动至第二键合垫66b上，使导线34与第二键合垫的第二键合垫66b的上表面(键合面)接触。此时，导线34以被后脚302与第二键合垫66b上表面夹住而压接的方式得以保持。第二键合92的形成预定位置为布线衬底60的第二键合垫66b上。其座标数据预先被存储在控制数据505中。
通过后脚302的超声波施加与对导线34的加压，导线34以使其前端部压溃的方式而与第二键合垫66b上表面接合。由此，在位于后脚302下部的部分，在导线34上形成压接部72。
接下来，如图9所示，控制部501根据键合程序504而输出使导线34切断的指令(信号)。控制部501输出使夹具42夹住导线34的指令。由此，将来自夹具开闭接口电路506的指令输出至夹具42，夹具42夹住导线34。在由夹具42夹住导线34的状态下将夹具42朝后斜上方向牵拉。由此，导线34被扯断，在由后脚302推压的压接部72前方的位置形成断裂部74。
接下来，如图10所示，使楔形键合工具30朝后斜上方向移动，使楔形键合工具30从半导体装置10的上方离开。
根据以上所述，形成第一键合90及第二键合92。断裂部74面朝压接部72的前方向(自第一键合垫66a观察时第二键合垫66b的方向、第一方向)而形成。
根据以上所述，完成本实施方式的键合步骤。
根据本实施方式，楔形键合工具30具有前脚301及后脚302。由此，对于楔形键合工具30，无论将导线34以位于前方向的方式夹住、还是以位于后方向的方式夹住，均能够压接于键合垫66。因此，能够在键合形成步骤中，在形成第一键合90之后使楔形键合工具30朝后方向移动而形成环，随后使楔形键合工具30朝前方向移动而形成第二键合92。此时，在第一键合90上是通过前脚301对导线34加压，在第二键合92上是通过后脚302对导线34加压。
根据本实施方式，能使导线34、楔形键合工具30及第二半导体芯片62b等互不干扰地进行键合。因此，可使半导体装置10的制造良率提高。另外，可使半导体装置10的可靠性提高。
在本实施方式中，以使楔形键合工具30的前侧面朝立体物即半导体芯片62(第二半导体芯片62b)方向(第一方向)的方式形成第一键合90。因此，能够使第一键合垫66a(及形成在其上的第一键合90)与第二半导体芯片62b接近而形成，从而可实现半导体装置10的缩小化。
此外，在所述本实施方式的键合顺序中，先键合位于下侧的第一键合垫66a，接下来键合位于上侧的第二键合垫66b。如果将此顺序颠倒，则会产生以下阻碍。即，如果为先键合位于上侧的第二键合垫66b、接下来键合位于下侧的第一键合垫66a的顺序，则会产生以下阻碍。
在先键合位于上侧的第二键合垫66b的情况下，导线34会向楔形键合工具30的前侧陆续送出并延伸至位于下侧的第一键合垫66a上。此时，导线34在由楔形键合工具30的前侧(第一方向侧)与第二半导体芯片62b之间夹住的位置处形成环。在使楔形键合工具30与第二半导体芯片62b(芯片端80)位处接近的情况下，导线34与第二半导体芯片62b或楔形键合工具30接触的可能性变高。
相对于此，在本实施方式中，楔形键合工具30最初在位于下侧的第一键合垫66a上形成第一键合90，之后，沿到达位于前方向且上侧的第二键合垫66b的轨迹而移动。由此，导线34朝楔形键合工具30的后方陆续送出而形成环，因此导线34不会与楔形键合工具30或第二半导体芯片62b等接触。
此外，所述图2至图10所示的半导体装置10是为了理解说明而简化表示的半导体装置，实际上，可应用在例如图12所示的由多个半导体芯片62层叠而成的层叠型的半导体装置10中。图12中，表示将多个半导体芯片62以中途回折的阶梯状而层叠在布线衬底60上的半导体装置10的一个例子。于此显示将8块半导体芯片62层叠的一个例子，但层叠数可任意地设定。在半导体芯片62之间设置有晶粒黏着材82。通过晶粒黏着材82将多个导体芯片62粘结固定。各半导体芯片62通过导线34而与布线衬底60电连接。
图13是示意性表示本实施方式的导线形状的图的一个例子。如图13所示，第一键合90具有压接部72及尾部76。另外，第二键合92具有压接部72及断裂部78。如果从第一键合90观察时将朝第二键合92的方向设为前方向(第一方向)，则在第一键合90上，尾部76面朝前方向。导线34朝第一键合90的压接部72的后方向(第二方向)连接，一旦延伸到后方向之后，便朝前方向绘出环并弯曲，与第二键合92连接。导线34作为整体而形成为朝上凸的环形状。在第二键合92上，断裂部78设置在压接部72的前方向的端部。导线34与第二键合92的压接部72的后方向的端部连接。此外，图13中的方向与如下方向一致，即，由楔形键合工具30进行键合时将对应于前脚301侧的方向设为前，且将对应于后脚302侧的方向设为后。
图14(A)是示意性表示布线衬底60、第一半导体芯片62a及第二半导体芯片62b的俯视图的一个例子。在图14(A)中，省略导线34、第一键合90及第二键合92而表示。图14(B)是图14(A)的14-14线的剖视图的一个例子。此外，在图14(A)中，将左右方向设为X方向，且将上下方向设为Y方向。另外，在图14(A)、(B)中，从第一键合垫66a观察时将第二键合垫66b的方向设为前方向，且将其相反方向设为后方向。
在布线衬底60上具备第一键合垫66a。在第二半导体芯片62b上具备第二键合垫66b。多个第一键合垫66a及第二键合垫66b分别为例如长方形，且于图中Y方向排列配置有多个。第一键合垫66a与第二键合垫66b在图中X方向(前后方向)上大致平行地配置。在X方向上，第二半导体芯片62b具有芯片端80。芯片端80位于第一键合垫66a与第二键合垫66b之间。
第一键合垫66a具有与芯片端80接近的边67a，边67a具有宽度W1。第二键合垫66b在远离芯片端80的方向(第一方向)上具有边67b，边67b具有宽度W2。形成在第一键合垫66a上的第一键合90的尾部76在从第一键合垫66a观察时面朝芯片端80及第二键合垫66b方向(前方向、第一方向)，且面朝宽度W1的范围内的方向。由此，可抑制相邻的第一键合垫66a间的短路，因此有助于良率提高。
另外，第二键合垫66b上的第二键合92的断裂部74在从第二键合垫66b观察时面朝远离芯片端80及第二键合垫66b的方向(前方向、第一方向)，且面朝宽度W2的范围内的方向。由此，导线34的环也大致存在于宽度W2内的区域，从而可抑制相邻的第二键合垫66b间的短路，因此有助于良率提高。
(其他实施方式)
所述说明的实施方式可应用于各种半导体装置。例如，也可以应用于NAND(NotAND，与非)型或NOR(Not OR，或非)型的闪速存储器、EPROM(Erasable Programmable ReadOnly Memory，可擦可编只读存储器)、或DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SRAM(Static Random Access Memory，静态随机存取存储器)及其他半导体存储装置、或各种逻辑装置及其他半导体装置。
如上所述，对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提示，并未意图限定发明的范围。这些新颖的实施方式能够以其他各种形态而实施，且在不脱离发明主旨的范围可以进行各种省略、置换及变更。这些实施方式及其变形包含于发明的范围及主旨，且包含于权利要求所记载的发明及其均等范围内。
[符号的说明]
100 导线键合装置
10 半导体装置
12 键合载置台
14 XY平台
20 Z马达
22 超声波振荡器
26 焊头
30 楔形键合工具
30a 插通孔
34 导线
42 夹具
50 计算机
501 控制部(CPU)
60 布线衬底
62、62a、62b 半导体芯片
66a、66b 键合垫
70a 扭结
72 压接部
74 断裂部
76 尾部
90 第一键合
92 第二键合

Claims (6)

1.一种导线键合装置，其特征在于包含：
载置台，可载置布线衬底，所述布线衬底包含：第一键合垫、以及设有第二键合垫的半导体芯片；
臂部，包含超声波振荡器，所述臂部安装工具，所述工具包含：位于所述载置台侧的第一脚、及与所述第一脚并排设置的第二脚，且在所述第一脚与所述第二脚的间形成有插通口；
夹具；以及
控制部，控制所述臂部与所述夹具的动作及导线的键合；
所述导线能以穿过所述工具的插通口而向所述第一脚侧突出的方式导出；
所述控制部控制所述臂部；
使所述工具在朝向所述载置台的方向移动而使其位于所述第一键合垫上，以所述第一脚压接所述导线的突出部分而形成第一键合；
一边使所述工具在与朝向所述载置台的方向为相反方向且斜上方向移动，一边陆续送出所述导线；
一边使所述工具再次在朝向所述载置台的方向移动，一边在导线形成环；
使所述工具位于所述第二键合垫上；
将所述导线的突出部分压接于所述第二键合垫而形成第二键合；并且
在以所述夹具夹住所述导线的状态下，在朝向所述载置台的方向的相反方向移动，形成所述导线的断裂部。
2.根据权利要求1所述的导线键合装置，其特征在于：
所述控制部是：
使所述工具在与朝向所述载置台的方向为相反方向移动后，
且在进一步通过使所述工具在所述相反方向且斜上方向移动而陆续送出所述导线之前，
进行以使所述工具在下方向移动的方式操作臂部，在所述导线形成扭结的控制。
3.根据权利要求1或2所述的导线键合装置，其特征在于：
所述控制部进行如下控制：
在形成所述第一键合时，通过所述第一脚将所述导线压接于第一键合垫，
在形成所述第二键合时，通过所述第二脚将所述导线压接于第二键合垫。
4.一种半导体装置，其特征在于包含：
布线衬底；
半导体芯片，配置在所述布线衬底上，并包含端部；
第一键合垫，设置在所述布线衬底上；
第二键合垫，设置在所述半导体芯片上；及
导线，连接所述第一键合垫与所述第二键合垫之间；
所述半导体芯片的端部位在所述第一键合垫与所述第二键合垫之间；
将从所述第一键合垫朝向所述端部的方向且是与所述布线衬底的表面平行的方向设为第一方向，并将与所述第一方向相反方向设为第二方向的情况下，
设置在所述第一键合垫上的第一键合包含：第一压接部、以及从所述第一压接部朝向所述第一方向延伸的尾部，并且所述导线以朝向所述第一压接部的所述第二方向的方式连接；
设置在所述半导体芯片上的第二键合包含：第二压接部、以及以朝向所述第二压接部的所述第一方向的方式设置的断裂部，并且所述导线以朝向所述第二压接部的所述第二方向的方式连接。
5.根据权利要求4所述的半导体装置，其特征在于：
在所述导线，设置有扭结。
6.根据权利要求4或5所述的半导体装置，其特征在于：
所述第一键合垫以及所述第二键合垫是长方形；
所述第一键合的所述尾部朝向着位在所述第一键合垫的所述第一方向的边的宽度范围内的方向；并且
所述第二键合的所述断裂部朝向着位在所述第二键合垫的所述第一方向的边的宽度范围内的方向。
CN201510096752.7A 2014-09-16 2015-03-04 导线键合装置及半导体装置 Active CN105990167B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014187680A JP2016062962A (ja) 2014-09-16 2014-09-16 ワイヤボンディング装置、及び半導体装置
JP2014-187680 2014-09-16

Publications (2)

Publication Number Publication Date
CN105990167A CN105990167A (zh) 2016-10-05
CN105990167B true CN105990167B (zh) 2019-08-02

Family

ID=55798081

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510096752.7A Active CN105990167B (zh) 2014-09-16 2015-03-04 导线键合装置及半导体装置

Country Status (3)

Country Link
JP (1) JP2016062962A (zh)
CN (1) CN105990167B (zh)
TW (1) TWI615907B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739379B (zh) 2019-04-24 2021-09-11 日商新川股份有限公司 半導體裝置、半導體裝置的製造方法、以及打線接合裝置
JP2022049485A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1996584A (zh) * 2006-01-06 2007-07-11 株式会社瑞萨科技 半导体器件及其制造方法
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422568A (en) * 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
JPS61214531A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd ウエツジおよびそれを用いたワイヤボンダ
JP2006250648A (ja) * 2005-03-09 2006-09-21 Yamaha Corp 物理量センサの製造方法及びボンディング装置
US20130119117A1 (en) * 2011-11-04 2013-05-16 Invensas Corporation Bonding wedge
SG11201503849YA (en) * 2012-11-16 2015-06-29 Shinkawa Kk Wire-bonding apparatus and method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375382A (zh) * 2003-08-14 2009-02-25 宇芯（毛里求斯）控股有限公司 半导体器件封装及其制造方法
CN1996584A (zh) * 2006-01-06 2007-07-11 株式会社瑞萨科技 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN105990167A (zh) 2016-10-05
TWI615907B (zh) 2018-02-21
JP2016062962A (ja) 2016-04-25
TW201611927A (en) 2016-04-01

Similar Documents

Publication Publication Date Title
US9793236B2 (en) Wire-bonding apparatus and method of manufacturing semiconductor device
TW200629447A (en) Wire bonding method
CN101697348A (zh) 一种小载体四面扁平无引脚封装件及其制备方法
TWI531015B (zh) 形成導線互連結構的方法
CN101694837A (zh) 一种双排引脚的四面扁平无引脚封装件及其生产方法
CN105990167B (zh) 导线键合装置及半导体装置
US11450640B2 (en) Wire bonding apparatus and manufacturing method for semiconductor apparatus
CN105742269A (zh) 半导体装置及半导体装置的制造方法
CN107204299B (zh) 半导体装置的制造方法及半导体装置
TW201628107A (zh) 半導體裝置之製造方法
US9922952B2 (en) Method for producing semiconductor device, and wire-bonding apparatus
JP4666592B2 (ja) 半導体装置の製造方法
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
CN104916609B (zh) 半导体装置及楔形接合装置
US8053351B2 (en) Method of forming at least one bonding structure
CN106233444B (zh) 半导体装置的制造方法以及打线装置
CN106531712B (zh) 半导体装置的制造方法、半导体装置、及引线框架
JP2007012642A (ja) ワイヤボンディング方法
TW201308458A (zh) 導線接合裝置及半導體裝置之製造方法
JP5575067B2 (ja) 半導体装置及びその製造方法
JP2007281264A (ja) 半導体装置の製造方法
TW200603236A (en) Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method
TW200405489A (en) Manufacturing method of modularlized lead frame
KR20070076195A (ko) 와이어 연사 수단을 갖는 와이어 본딩 장치 및 이를 이용한와이어 본딩 방법
JPS61199643A (ja) ワイヤボンダ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170810

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220130

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right