CN104916609B - 半导体装置及楔形接合装置 - Google Patents

半导体装置及楔形接合装置 Download PDF

Info

Publication number
CN104916609B
CN104916609B CN201410450124.XA CN201410450124A CN104916609B CN 104916609 B CN104916609 B CN 104916609B CN 201410450124 A CN201410450124 A CN 201410450124A CN 104916609 B CN104916609 B CN 104916609B
Authority
CN
China
Prior art keywords
abutment
join domain
weld pad
wire
wedge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410450124.XA
Other languages
English (en)
Other versions
CN104916609A (zh
Inventor
赤羽隆章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of CN104916609A publication Critical patent/CN104916609A/zh
Application granted granted Critical
Publication of CN104916609B publication Critical patent/CN104916609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

本发明提供一种抑制导线、焊垫间的开路、短路的产生的半导体装置及制造其的楔形接合装置。半导体芯片在第1方向排列有长方形的第1连接区域。电路基板在第1方向排列有第2连接区域。第1连接区域的第1及第2接合点和第2连接区域的第3接合点利用一导线而连接。第1及第2接合点在第1连接区域上，排列在与第1方向交叉的第2方向。第1接合点的长度方向朝向第2方向，在将连接第2接合点与第3接合点的方向作为第3方向的情形时，第2接合点的长度方向比第2方向更朝向第3方向。

Description

半导体装置及楔形接合装置
[相关申请案]
本申请案享有以日本专利申请案2014-48845号(申请日：2014年3月12日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置及楔形接合装置。
背景技术
在使用楔形接合法的楔形接合中，在将导线接合在焊垫等时，有时因半导体芯片上的接合点与电路基板上的接合点的位置关系或拉绕导线的方向，而产生焊垫间短路或导线的开路。
发明内容
本发明提供一种抑制导线、焊垫间的开路、短路的产生的半导体装置及制造其的楔形接合装置。
本实施方式的半导体装置包括电路基板以及搭载在电路基板上的半导体芯片。半导体芯片在其上表面将具有长方形的第1连接区域以使其长边对向的方式在第1方向排列有至少两个以上。电路基板在所述第1方向排列有至少两个以上的第2连接区域。第1连接区域的第1及第2接合点和对应于所述第1连接区域的第2连接区域的第3接合点利用一导线而连接。第1及第2接合点在第1连接区域上排列形成在与第1方向交叉的第2方向。第1接合点的长度方向朝向第2方向。在将连接第2接合点与第3接合点的方向作为第3方向的情形时，第2接合点的长度方向以成为比第2方向朝向第3方向的方向的方式形成。
附图说明
图1是本实施方式中的楔形接合装置的构成图的一例。
图2是示意性地表示楔形接合的概要的俯视图的一例。
图3(a)～(c)是用以按照步骤顺序说明本实施方式中的楔形接合的程序的图的一例。
图4是用以示意性地说明楔形工具的构造的纵剖面图的一例。
图5(a)～(e)是用以按照步骤顺序说明本实施方式中的楔形接合的程序的图的一例。
图6是表示楔形接合方法的程序的流程图的一例。
图7(a)及(b)是在焊垫形成有一个接合点的情形时的俯视图的一例。
具体实施方式
以下，一面参照图式一面对实施方式进行说明。再者，图式是示意性者，厚度与平面尺寸的关系、各层的厚度的比率等未必与实际情况一致。即便在表示相同部分的情形时，也有根据图式而相互的尺寸或比率不同地表示的情形。此外，关于上下左右的方向，也表示以半导体基板中的电路形成面侧为上的情形时的相对性的方向，未必与以重力加速度方向为基准者一致。在本案说明书与各图中，关于已经记述的图，对于与所述者相同的要素标注相同的符号并适当省略详细的说明。在以下的说明中，为说明的方便起见，存在使用XYZ正交座标系的情形。在该座标系中，将相对于半导体基板的表面而平行的方向且相互正交的2个方向设为X方向及Y方向，将相对于该等X方向及Y方向的两者而正交的方向设为Z方向。此外，在接合装置中，将平行于平台移动面的方向且相互正交的2个方向设为X方向及Y方向，将相对于该等X方向及Y方向的两者而垂直的方向设为Z方向。
(实施方式)
以下，参照图1～图7对实施方式进行说明。图1是本实施方式中所使用的楔形接合装置50的构成图的一例。楔形接合装置50是使用楔形工具34作为楔形接合用的工具，以楔形接合方式形成连接多个接合对象物的楔形接合的装置。在本发明的实施方式中，所谓楔形接合法是导线接合的一方法，是指在不于导线前端形成FAB(Free Air Ball，无空气焊球)的情况下，使用压力(压接)、及由超声波振动所产生的能量而将导线接合在焊垫等的接合方式。
如图1所示，楔形接合装置50具有架台52、保持在架台52上的接合平台54及XY平台56、以及电脑100。接合平台54是载置作为接合对象物的半导体芯片10与电路基板14的接合对象物保持台。图1表示载置有作为接合对象物的半导体芯片10与电路基板14的状态。
接合平台54在载置或排出电路基板14等时，可相对于架台52移动。接合平台54在接合处理的期间固定在架台52。作为接合平台54，可使用例如金属制的移动台。接合平台54例如连接在楔形接合装置50的接地电位等基准电位。在与半导体芯片10或电路基板14之间需要绝缘的情形时，可对接合平台54的必要部分实施绝缘处理。
半导体芯片10是将晶体管等积体化在硅基板而形成电子电路者。在半导体芯片10的上表面，作为电子电路的输入端子与输出端子等是作为多个焊垫而引出。半导体芯片10的下表面是硅基板的背面，且是作为电子电路的接地电极。
电路基板14例如是将所期望的配线在环氧树脂基板上图案化而成者。电路基板14具有将半导体芯片10的下表面电性及机械性地连接并固定的芯片焊垫、配置在该芯片焊垫的周围的多条引线、及自芯片焊垫或多条引线引出的作为电路基板的输入端子与输出端子。楔形接合是通过以导线连接半导体芯片10上的焊垫与电路基板14上的引线之间而进行。
窗式夹具68设置在接合平台54上。窗式夹具68是在中央部具有开口的平板状的构件，用于保持电路基板14。窗式夹具68以电路基板14的引线及半导体芯片10配置在中央部的开口中的方式定位，并且利用开口的周缘部按压电路基板14，由此将电路基板14固定在接合平台54。
XY平台56搭载接合头58。XY平台56是使接合头58移动至XY平面内的所期望的位置的移动台。XY平面是与架台52的上表面平行的平面。Y方向是与下述的安装在接合臂(未图示)的超声波换能器64的长度方向平行的方向。
接合头58固定并搭载在XY平台56。接合头58内置有Z电动机60。接合头58是通过Z电动机60的驱动而被进行移动控制，且经由Z驱动臂62及超声波换能器64而使楔形工具34向Z方向移动的移动机构。作为Z电动机60，可使用例如线性电动机。
Z驱动臂62具有超声波换能器64及导线夹70。超声波换能器64是根部安装在Z驱动臂62。在超声波换能器64的前端部，安装有插通导线18的楔形工具34。在超声波换能器64安装有超声波振动子66。超声波换能器64将通过超声波振动子66驱动而产生的超声波能量传送至楔形工具34。作为超声波振动子66，可使用例如压电组件。
导线18卷绕在导线卷轴72，该导线卷轴72设置在自接合头58延伸的导线固持器的前端。导线18自导线卷轴72经由导线夹70而插通至楔形工具34的贯通孔，且自楔形工具34的前端突出。
导线夹70是安装在Z驱动臂62、且配置在导线18的两侧的1组夹板。通过将该对向的夹板之间打开而使导线18为可自由地延伸的状态，通过将对向的夹板之间闭合而可使导线18的延伸停止。
电脑100是整体控制楔形接合装置50的各要素的动作。电脑100具有作为CPU(Central Processing Unit，中央处理器)的控制部76、各种界面电路、及存储器78。该等相互利用内部总线96连接。
各种界面电路是设置在作为CPU的控制部76与楔形接合装置50的各要素之间的驱动电路或缓冲电路。图1中，将界面电路记载为I/F。电脑100具有连接在XY平台56的XY平台I/F102、连接在Z电动机60的Z电动机I/F104、连接在超声波振动子66的超声波振动子I/F106、及连接在夹具开闭部74的夹具开闭I/F108来作为各种界面电路。
存储器78是储存各种程序与各种控制数据的存储装置。各种程序是与第1楔形接合处理相关的第1接合程序80、与第2楔形接合处理相关的第2接合程序82、与第3楔形接合处理相关的第3接合程序84、与环路控制相关的形成环路控制程序86、及与其他控制处理相关的控制程序92。此外，存储器78具有所述各种程序中所使用的控制数据94。
图2是示意性地表示本实施方式的半导体装置中的楔形接合的概要的俯视图(自上方观察的图)的一例，且表示半导体芯片10及电路基板14的一部分。如图2所示，电路基板14在其上部具有引线16(焊垫)。电路基板14上的引线16使用例如金(Au)、铜(Cu)、铝(Al)等导电性材料而形成。
半导体芯片10安装在电路基板14上。在半导体芯片10上形成有焊垫12。在图中，表示有半导体芯片10的右下部分。在图中，左上端成为半导体芯片10的中央部。焊垫12使用例如铝(Al)而形成。焊垫12与引线16使用导线18而连接。导线18使用例如金(Au)、铜(Cu)、铝(Al)等导电性材料而形成。
导线18是通过楔形接合法而接合在焊垫12及引线16。多个焊垫12在与半导体芯片10的一边平行的方向(在图中为Y方向，以下有时称为第1方向)上隔开间隔而排列为一行。焊垫12具有长方形，该长方形在相对于第1方向而垂直的方向(在图中为X方向，以下有时称为第2方向)上具有长度方向。多个焊垫12在第1方向上使其短边对向而排列。
形成在电路基板14上的引线16以较焊垫12大的间隔排列。引线16对向在焊垫12，且排列在第1方向上。各引线16具有长方形，该长方形在沿着连接引线16与焊垫12的线的方向(以下，有时称为第3方向)具有长度方向。
焊垫12的长度方向(第2方向)与连接焊垫12及引线16的线的方向(第3方向)所成的角度，自位于半导体芯片10中央(在图中为右端)的焊垫12向位于半导体芯片10端部(在图中为左端)的焊垫12变大。此是因为，焊垫12的间隔较小而密集地排列，相对于此，引线16是较焊垫12的间隔大地排列。
焊垫12的长度方向(第2方向，下述的线32的方向)与连接焊垫12及引线16的线的方向(第3方向，下述的线30的方向)也可不一致。半导体芯片10有较小地形成面积的要求。因此，形成在半导体芯片10上的图案以可尽量密集地填充的方式布局。此外，近来伴随着半导体芯片10的功能的高度化，而产生将焊垫12形成得较多的情形。因此，半导体芯片10上的焊垫12以可在半导体芯片10上密集地布局，且可形成多个焊垫12的方式，在排列方向上较短地形成。因此，有焊垫12成为在排列方向上具有短边的长方形的情形。此外，焊垫12为了在有限的半导体芯片10上的面积的范围内尽可能多地布局，而使邻接的焊垫12间的间隔尽可能小，以焊垫12的长度方向成为同一方向的方式排列。因此，焊垫12为了使其长度方向与和引线16连接的线的方向一致，而难以倾斜地配置。因此，焊垫12的长度方向(第2方向)与连接焊垫12及引线16的线的方向(第3方向)不一致的情形较多，在图中随着朝向Y方向左侧，第2方向与第3方向所成的角度变大。
其次，在本实施方式中，对使用楔形接合法将导线18接合在焊垫12及引线16表面的步骤程序的一例进行说明。首先，对本实施方式中的楔形接合法中所使用的楔形工具34进行说明。
图4表示用以示意性地说明楔形工具34的构造的纵剖面图的一例。图4表示楔形工具34在沿着用以插通导线18的贯通孔38的方向的方向上的纵剖面图。楔形工具34具有用以通过导线18的贯通孔38。贯通孔38例如以自楔形工具34后方朝向底部(下部)贯通楔形工具34的方式形成。楔形工具34在底部具有按压面36。在接合时，如图中箭头所示，导线18自楔形工具34的后方供给至贯通孔38，并自贯通孔38的前端部贯穿至楔形工具34底部，且通过按压面36下部而向前方横方向突出。该突出的部分在接合时，例如如下述的图3(a)～(c)、图5(a)～(e)所示成为尾端20。
再者，如上所述，自按压面36通过贯通孔38并朝向楔形工具34后方的方向，在楔形接合时成为接合的接合方向，并且也成为楔形工具34的移动方向。即，楔形工具34具有特定的接合方向及移动方向。因此，在使用楔形工具34的楔形接合时，为了使楔形工具34的方向与接合方向一致，而使楔形工具34旋转，或使电路基板14旋转。
图3(a)～(c)、及图5(a)～(e)是用以按照步骤顺序说明通过导线18而将焊垫12与引线16之间连接(接合)的程序的图的一例。图6是表示楔形接合方法的程序的流程图的一例。楔形接合方法的各程序对应于储存在电脑100的存储器78的各程序的处理程序，通过控制部76而控制。以下，一面参照图3(a)～(c)、图5(a)～(e)、图6、及图7一面进行说明。本实施方式中，导线18首先接合在半导体芯片10上的焊垫12(第1连接区域)，其次接合在电路基板14上的引线16(第2连接区域)。
首先，将搭载有作为接合对象物的半导体芯片10的电路基板14定位设置在接合平台54上，通过窗式夹具68而固定。接合平台54位于初始状态的场所。导线18自楔形工具34的后方倾斜地供给至楔形工具34的贯通孔38。导线18的前端部自楔形工具34前端突出特定的长度。如上所述，该突出的部分其后成为尾端20。
其次，通过控制部76而执行第1接合程序80。通过第1接合程序80，控制部76输出在焊垫12上形成第1接合点25的信号(指令)。通过该指令而将来自XY平台I/F62与Z电动机I/F64的信号输出至XY平台56与Z电动机60，从而将楔形工具34移动至焊垫12的第1接合点25的预定形成位置上方(S101)。
第1接合点25的预定形成位置设定在半导体芯片10的焊垫12上、且在图3(a)中为X方向上侧的位置，且作为座标数据储存在控制数据94。楔形工具34的精密的位置控制是使用定位照相机等(未图示)而进行。
其次，将来自XY平台I/F62与Z电动机I/F64的信号(指令)输出至XY平台56与Z电动机60，以使楔形工具34的方向朝向第2方向(在图中为X方向)的方式进行调整(S102)。继而，将来自XY平台I/F62与Z电动机I/F64的信号(指令)输出至XY平台56与Z电动机60，而使楔形工具34下降至焊垫12表面为止。
焊垫12中，在第1接合点25的预定形成位置上，在楔形工具34的按压面36与焊垫12之间夹入有导线18，导线18被按压在焊垫12表面。其次，将来自超声波振动子I/F106的信号(指令)输出至超声波振动子66，使超声波振动子66动作。由此，对按压面36施加超声波振动。通过被施加至按压面36的超声波振动能量与利用Z电动机60的驱动控制而产生的按压力，而将导线18接合在焊垫12。继而，将来自XY平台I/F62与Z电动机I/F64的信号(指令)输出至XY平台56与Z电动机60，而使楔形工具34向按压面36自第1接合点25离开的方向上升。
如此一来，如图3(a)、图5(a)所示，执行第1楔形接合处理，在焊垫12上形成第1接合点25(S103)。第1接合点25的接合面如图3(a)等所示，俯视时具有大致椭圆形，其长度方向(接合方向)成为与线32相同的方向(第2方向)。此外，尾端20在第2方向(在图中为X方向)上延伸，故而接触在邻接的焊垫12的可能性非常低。
其次，通过控制部76而执行第2接合程序82。通过第2接合程序82，控制部76输出在引线16形成第2接合点26的指令。通过该指令而将来自XY平台I/F62与Z电动机I/F64的信号输出至XY平台56与Z电动机60，从而将楔形工具34移动至引线16内的第2接合点26上方(S104)。
第2接合点26的位置设定在焊垫12(焊垫12)上的第1接合点25的芯片端侧，且作为座标数据储存在控制数据94。楔形工具34的精密的位置控制是使用定位照相机等(未图示)而进行。
此外，将来自XY平台I/F62与Z电动机I/F64的信号输出至XY平台56与Z电动机60，以楔形工具34的方向朝向第3方向的方式进行调整(S105)。由此，楔形工具34朝向与线30大致相同的方向(第3方向)。再者，楔形工具34的方向的调整除了在使楔形工具34移动至第2接合点26上方之后进行以外，也可一面使楔形工具34向第2接合点26上方移动一面进行。
继而，将来自XY平台I/F62与Z电动机I/F64的信号输出至XY平台56与Z电动机60，而使楔形工具34下降至引线16表面为止，将导线18按压在引线16表面的第2接合点26的预定形成位置。在第2接合点26的预定形成位置上，在楔形工具34的按压面36与焊垫12之间夹入导线18，导线18被按压在引线16表面。
其次，将来自超声波振动子I/F106的信号输出至超声波振动子66，使超声波振动子66动作。由此，对按压面36施加超声波振动。通过被施加至按压面36的超声波振动能量与利用Z电动机60的驱动控制而产生的按压力，而将导线18与焊垫12接合。如此一来，如图3(b)及图5(b)所示，执行焊垫12上的第2楔形接合处理而形成第2接合点26(S106)。
第2接合点26的接合面如图3(b)所示，俯视时具有椭圆形，其长度方向(接合方向)成为与连接焊垫12及引线16的线30大致相同的方向(第3方向)。
再者，该楔形工具34的方向或第2接合点26的长度方向的精度受制在楔形接合装置50的精度，并不限定在严格地与和线30相同的方向(即第3方向)一致。此外，存在根据装置不同而精度不同的情形，故而偏移量也不固定。即，楔形工具34的方向或第2接合点26的长度方向，存在较线32与线30所成的角度θ大的情形，也存在较线32与线30所成的角度θ小的情形。此外，接合点25、26、27的接合形状具有大致椭圆形，但有时也因接合中的导线18的压扁情况而在长度方向产生不均。
因此，楔形工具34的方向或第2接合点26的长度方向，只不过是指较线32的方向(第2方向)更朝向线30的方向(第3方向)的方向、自线32向线30的方向旋转任意角度的方向，并不是指严格地与线30的方向(第3方向)相同的方向。此外，由于相同的理由，楔形工具34的方向或第1接合点25的长度方向只不过是指在不接触在尾端20所邻接的焊垫12的范围相对于线32的方向(第2方向)而交叉的方向、或与线32的方向(第2方向)相同的方向，并不是指严格地限制为与线32的方向(第2方向)相同的方向。
继而，如图5(c)、(d)所示，通过控制部76而执行形成环路控制程序86。通过形成环路控制程序86，控制部76输出如下的信号(指令)，即对楔形工具34进行操作，而自焊垫12(第1连接区域)上的第2接合点26，朝向引线16(第2连接区域)上的第3接合点27方向形成导线18的环路形状(圆弧形状)。通过该指令，而将来自XY平台I/F102、Z电动机I/F104及夹具开闭I/F108的信号输出至XY平台56、Z电动机60及导线夹70。在是，楔形接合装置50如图5(c)所示，在打开导线夹70的状态下以使楔形工具34向上方上升的方式被驱动。
其次，将来自XY平台I/F102及Z电动机I/F104的信号输出至XY平台56及Z电动机60。由此，XY平台56及Z电动机60被移动驱动，由此，楔形工具34向引线16内的第3接合点27的预定形成位置移动。第3接合点27的预定形成位置设定在电路基板14上的引线16上，且作为座标数据储存在控制数据94。
在楔形工具34向第3接合点27预定形成位置移动的期间，导线18自导线卷轴72陆续送出，自楔形工具34的前端延伸出必要的导线长度。由此，如图5(d)、(e)所示，导线18一面进行塑性变形，一面以朝向第3接合点27描画环路形状(圆弧形状)的方式延伸(将此称为形成环路)(S107)。
此时，结合在楔形工具34的移动，导线18被楔形工具34拉伸，故而经由导线18而在第2接合点26产生拉伸应力。然后，楔形工具34一面进行形成环路一面向第3接合点27预定形成位置的上方移动(S108)。
其次，通过控制部76而执行第3接合程序84。通过第3接合程序84，控制部76输出在引线16形成第3接合点27的信号(指令)。此时，楔形工具34朝向线30方向(第3方向)。引线16(焊垫)具有长方形，其长度方向朝向线30方向(第3方向)。
继而，将来自XY平台I/F62与Z电动机I/F64的信号输出至XY平台56与Z电动机60，使楔形工具34下降至引线16表面为止，使导线18按压在引线16上的第3接合点27的预定形成位置。由此，在引线16中，导线18被夹入在楔形工具34的按压面36与引线16之间，导线18被按压在引线16表面。
其次，将来自超声波振动子I/F106的信号输出至超声波振动子66，使超声波振动子66动作。由此，对按压面36施加超声波振动。通过施加至按压面36的超声波振动能量与利用Z电动机60的驱动控制而产生的按压力，将导线18与引线16接合。如此一来，进行引线16上的第3楔形接合处理，如图3(c)及图5(e)所示，形成第3接合点27(S109)。
第3接合点27的接合面如图3(c)所示，俯视时具有椭圆形，其长度方向(接合方向)朝向与线30大致相同的方向、即第3方向。
再者，由于与和楔形工具34的方向或第2接合点26的长度方向的精度相关的理由相同的理由，楔形工具34的方向或第3接合点27的长度方向只不过是指较线32的方向(第2方向)更朝向线30的方向(第3方向)的方向、自线32向线30的方向旋转任意角度的方向，并不是指严格地与线30的方向(第3方向)相同的方向。
继而，将来自XY平台I/F62、Z电动机I/F64及夹具开闭I/F108的信号输出至XY平台56、Z电动机60及导线夹70。由此，在将楔形工具34固定的情况下夹着导线18而拉伸，将导线18在第3接合点27后方切断(S110)。根据以上方法而可形成本实施方式的楔形接合。
此处，例如，设想如下情形：未在焊垫12上设置如所述所说明的第1接合点25及第2接合点26般使长度方向(接合方向)不同的两个接合点，如图7(a)所示，形成长度方向(接合方向)朝向连接焊垫12与引线16的方向(线30方向)的一个接合点40。
在该情形时，导线18朝向线30的方向，故而尾端20前端向邻接的焊垫12方向突出。邻接的焊垫12间的距离较小，故而存在尾端20接触在邻接的焊垫12而在邻接焊垫12间产生短路42的可能性。
本实施方式中，第1接合点25的长度方向(接合方向)朝向焊垫12的长度方向(线32方向，在图中为X方向)，故而尾端20也朝向线32的方向。因此，尾端20接触在邻接的焊垫12的可能性极小。由此，在邻接焊垫12间产生短路的可能性极小。
此外，例如设想如下情形：未在焊垫12上设置如所述所说明的第1接合点25及第2接合点26般使长度方向(接合方向)不同的两个接合点，如图7(b)所示，形成长度方向(接合方向)朝向焊垫12的长度方向(线32方向，在图中为X方向)的一个接合点40。在该情形时，接合点40的长度方向朝向线32的方向。
在该状态下进行形成环路的情形时，在导线18的环路形成时施加的拉伸力向线30方向施加，但接合点40的接合方向与施加由导线18产生的拉伸力的方向不同。因此，通过由导线18产生的拉伸力，而使应力集中在接合点40端的一侧的颈部44，故而有在该部位产生损伤(龟裂)而产生开路(断线)不良的可能性。
本实施方式中，第2接合点26的长度方向(接合方向)朝向连接焊垫12与引线16的方向(线30方向，第3方向)。因此，在导线18的环路形成时施加的应力不会集中在颈部。因此，抑制在该部位产生龟裂，从而产生导线18的开路(断线)不良的可能性极小。
如以上所说明般，根据本实施方式，在半导体芯片10上的焊垫12具有第1接合点25与第2接合点26。在第1接合点25，其长度方向(接合方向)朝向焊垫12的长度方向、即线32方向，故而尾端20也朝向线32的方向。即，尾端20不朝向邻接的焊垫12的方向。由此，可抑制尾端20接触在邻接的焊垫12，可抑制邻接的焊垫12间的短路的产生。
此外，本实施方式中，第2接合点26的长度方向(接合方向)朝向电路基板14上的引线16(引线16上的第3接合点27)的方向。由此，可抑制在第2接合点26端的颈部产生由形成导线18的环路时所施加的应力所致的龟裂，从而可抑制导线18的开路不良的产生。
即，通过应用本实施方式，可防止因导线18的尾端20的接触所致的焊垫间短路，且抑制接合部分的导线颈部的损伤而抑制导线开路，进而提高导线连接的良率。
(其他实施方式)
上述所说明的实施方式可应用于各种半导体装置。例如，也可应用于NAND型或NOR型的快闪存储器、EPROM(erasable programmable read only memory，可抹除可编程只读存储器)、或DRAM(Dynamic Random Access Memory，动态随机存取存储器)、SRAM(staticrandom access memory，静态随机存取存储器)、及其他半导体存储装置、或各种逻辑组件、其他半导体装置。
如上所述，对本发明的几个实施方式进行了说明，但该等实施方式是作为例而提出者，并不意图限定发明的范围。该等新颖的实施方式能以其他各种形态实施，可在不脱离发明的主旨的范围内进行各种省略、置换、变更。该等实施方式或其变化包含在发明的范围或主旨，并且包含在权利要求书中所记载的发明及其均等的范围。
[符号的说明]
10 半导体芯片
12 焊垫
14 电路基板
16 引线
18 导线
20 尾端
25 第1接合点
26 第2接合点
27 第3接合点
34 楔形工具
36 按压面
38 贯通孔
50 楔形接合装置
76 控制部
100 电脑

Claims (5)

1.一种半导体装置，其特征在于包括：
电路基板；以及
半导体芯片，其搭载在所述电路基板上；且
所述半导体芯片在其上表面，以相互的长边对向的方式在第1方向排列有至少两个以上的具有长方形的第1连接区域，
所述电路基板在所述第1方向排列有至少两个以上的第2连接区域，
所述第1连接区域的第1及第2接合点和对应于所述第1连接区域的所述第2连接区域的第3接合点，利用一条导线而连接，
所述第1及第2接合点，在所述第1连接区域上排列形成在与第1方向交叉的第2方向，
所述第1接合点的长度方向朝向与所述第1方向垂直的方向，
在将连接所述第2接合点与所述第3接合点的方向作为第3方向的情形时，第2接合点的长度方向比所述第2方向更朝向所述第3方向。
2.根据权利要求1所述的半导体装置，其特征在于：所述第2接合点的长度方向平行于所述第3方向。
3.根据权利要求1所述的半导体装置，其特征在于：所述第2接合点的长度方向为与所述第3接合点的长度方向相同的方向。
4.一种楔形接合装置，其特征在于包括：
平台，其可载置搭载有半导体芯片的电路基板；
接合臂，其可安装用以进行接合的工具；以及
控制部，其控制所述工具的动作；且
在所述半导体芯片上具有第1连接区域，所述第1连接区域在第1方向上排列有多个，各者具有长方形，且其长度方向朝向与第1方向交叉的第2方向，
在所述电路基板上具有第2连接区域，所述第2连接区域分别具有长方形，且其长度方向朝向连接所述第1连接区域与所述第2连接区域的第3方向，
所述控制部进行如下控制，即，使所述工具移动至所述第1连接区域内的第1接合点上，以所述第1接合点的长度方向朝向与所述第1方向垂直的方向的方式来形成所述第1接合点，且使所述工具移动至在所述第1连接区域内且沿着第2方向相邻在第1接合点的第2接合点上，在将连接所述第1连接区域与第2连接区域的方向作为第3方向的情形时，以成为第2接合点的长度方向比所述第2方向更朝向所述第3方向的方向的方式控制所述工具来形成所述第2接合点，使所述工具以朝向所述第3方向的状态一面进行形成环路一面移动至所述第2连接区域内的第3接合点上而形成第3接合点。
5.根据权利要求4所述的楔形接合装置，其特征在于：所述第2接合点的长度方向平行于所述第3方向。
CN201410450124.XA 2014-03-12 2014-09-05 半导体装置及楔形接合装置 Active CN104916609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-048845 2014-03-12
JP2014048845A JP2015173205A (ja) 2014-03-12 2014-03-12 半導体装置及びワイヤボンディング装置

Publications (2)

Publication Number Publication Date
CN104916609A CN104916609A (zh) 2015-09-16
CN104916609B true CN104916609B (zh) 2018-02-02

Family

ID=54085566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410450124.XA Active CN104916609B (zh) 2014-03-12 2014-09-05 半导体装置及楔形接合装置

Country Status (3)

Country Link
JP (1) JP2015173205A (zh)
CN (1) CN104916609B (zh)
TW (1) TWI555103B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107731772B (zh) * 2017-09-13 2020-08-04 北京无线电测量研究所 一种楔形键合引线加固结构和加固方法
JP2022037255A (ja) * 2018-12-27 2022-03-09 田中電子工業株式会社 ワイヤ封止体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465899A (en) * 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
CN103534797A (zh) * 2011-05-17 2014-01-22 株式会社新川 打线接合装置及接合方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138932A (en) * 1980-04-01 1981-10-29 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS60113636U (ja) * 1984-01-06 1985-08-01 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JPH1056030A (ja) * 1996-08-08 1998-02-24 Seiko Epson Corp 半導体装置及びその製造方法
US7032311B2 (en) * 2002-06-25 2006-04-25 Eli Razon Stabilized wire bonded electrical connections and method of making same
DE202012013627U1 (de) * 2011-09-30 2018-09-14 Rohm Co., Ltd. Halbleiterbauteil

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5465899A (en) * 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
CN103534797A (zh) * 2011-05-17 2014-01-22 株式会社新川 打线接合装置及接合方法

Also Published As

Publication number Publication date
CN104916609A (zh) 2015-09-16
TWI555103B (zh) 2016-10-21
JP2015173205A (ja) 2015-10-01
TW201535549A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US20150249063A1 (en) Wire-bonding apparatus and method of manufacturing semiconductor device
US9685365B2 (en) Method of forming a wire bond having a free end
US7928555B2 (en) Stack semiconductor package including an interposer chip having an imposed diode or capacitor
US9379086B2 (en) Method of manufacturing semiconductor device
US20030162378A1 (en) Bonding method and bonding apparatus
JP6297553B2 (ja) ワイヤ配線構造を形成する方法
JPH02503616A (ja) 金の圧縮接着
CN101924046A (zh) 在半导体器件中形成引线键合的方法
US20080272487A1 (en) System for implementing hard-metal wire bonds
CN104916609B (zh) 半导体装置及楔形接合装置
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
US10643966B2 (en) Electrical interconnections for semiconductor devices and methods for forming the same
US20140120664A1 (en) Lead frame with grooved lead finger
JP4666592B2 (ja) 半導体装置の製造方法
US20100269333A1 (en) Method for Mounting Flip Chip and Substrate Used Therein
CN105990167B (zh) 导线键合装置及半导体装置
US6881593B2 (en) Semiconductor die adapter and method of using
US20100035380A1 (en) Method for fabricating package structure of stacked chips
JP6973831B2 (ja) ワイヤボンディング装置
TWI553777B (zh) Manufacturing method of semiconductor device
JP6172058B2 (ja) 半導体装置の製造方法
TWI508248B (zh) 有機保焊之互連上之銅及加強之打線接合製程
JP2000216188A (ja) ワイヤボンディング方法、半導体装置、回路基板、電子機器及びワイヤボンディング装置
JP2009278116A (ja) ボール・バンプ結合リボン・ワイヤ配線及び電気部品を基板に接続する方法
CN114341658A (zh) 导线接合状态判定方法及导线接合状态判定装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220119

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder