JP6172058B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6172058B2
JP6172058B2 JP2014118436A JP2014118436A JP6172058B2 JP 6172058 B2 JP6172058 B2 JP 6172058B2 JP 2014118436 A JP2014118436 A JP 2014118436A JP 2014118436 A JP2014118436 A JP 2014118436A JP 6172058 B2 JP6172058 B2 JP 6172058B2
Authority
JP
Japan
Prior art keywords
capillary
wire
height
chip pad
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014118436A
Other languages
English (en)
Other versions
JP2015233032A (ja
Inventor
春日井 浩
浩 春日井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014118436A priority Critical patent/JP6172058B2/ja
Publication of JP2015233032A publication Critical patent/JP2015233032A/ja
Application granted granted Critical
Publication of JP6172058B2 publication Critical patent/JP6172058B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85186Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

本発明は、基板上にダイマウント材を介して固定された半導体チップのチップパッドに対して、ステッチボンディングを行うワイヤボンディング工程を備える半導体装置の製造方法に関する。
一般に、ワイヤボンディングは、先端部に開口する内孔を有するキャピラリを用い、内孔に挿入されたワイヤを先端部にて内孔から導出しつつ、キャピラリによってワイヤの引き回し、押し付け、超音波の付与を行うことで行われる。
たとえば、基板上の基板電極と、基板上にダイマウント材を介して固定された半導体チップのチップパッドとをワイヤボンディングする場合、一般には、チップパッドを一次ボンディング側、基板電極を二次ボンディング側としていた。
この場合、一次ボンディングについては、ワイヤ先端にイニシャルボールを形成し、これをチップパッドに押し当てることにより、接合を行う。一方、二次ボンディングについては、基板電極にワイヤを押し当てて超音波を付与するステッチボンディングにより、接合を行う。ここで、一次ボンディングについては、イニシャルボールを介して接合を行うため、接合時における半導体チップへの衝撃が緩和されやすい。
また、このチップパッドへの一次ボンディングに関して、当該衝撃の緩和効果の向上を図る目的で、特許文献1には、キャピラリが所定高さとなった時点でキャピラリの下降速度を可変とする方法、すなわち高さ制御を行う方法が提案されている。
特開昭61−114541号公報
ところで、本発明者は、上記従来のものとは、ボンディング順序を逆にして、基板電極を一次ボンディング側、基板上にダイマウント材を介して固定された半導体チップのチップパッドを二次ボンディング側として、チップパッドにステッチボンディングを行うことを検討した。
この場合、通常は、二次ボンディングの際に、キャピラリから半導体チップへ加わるダメージを緩和するために、予めチップパッド上に、ボールボンディングによってバンプを形成しておき、このバンプを介してステッチディングを行う。しかし、この場合、バンプを形成するための工程が追加されることになるから、ワイヤボンディングにおける生産性の低下等が懸念される。
ここで、このチップパッドへの二次ボンディングすなわちステッチボンディングについて、上記特許文献1のようなキャピラリの高さ制御を行ったとしても、当該高さ制御だけでは、ワイヤがチップパッドに接触したかどうかの判断はできない。たとえば、ワイヤがチップパッドに非接触であったり、接触が不十分な状態の場合、超音波を印加しても接合不良となってしまう。
また、当該キャピラリの高さ制御だけでは、ワイヤがチップパッドに接触したしたとしても、その接触状態にてキャピラリがチップパッドに付与する荷重までは分からない。そのため、当該接触状態における荷重が大きすぎた場合、たとえばキャピラリがチップパッドにあたってしまうほど大きい荷重となった場合等には、半導体チップにダメージが生じる可能性がある。
このようなことから、従来の様なキャピラリの高さ制御だけでは、半導体チップに対するダメージを防止しつつ、ワイヤを適切に接合することは困難である。なお、このような問題は、基板上にダイマウント材を介して固定された半導体チップのチップパッドに直接ステッチボンディング行うものであれば、チップパッド側が一次ボンディングとされた場合でも、共通の問題として発生するものと推定される。
本発明は、上記問題に鑑みてなされたものであり、基板上にダイマウント材を介して固定された半導体チップのチップパッドに直接ステッチボンディングを行うにあたって、半導体チップに発生するダメージを低減しつつ適切にワイヤの接合が行えるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明は、基板(10)、基板の一面(11)にダイマウント材(30)を介して接着された半導体チップ(20)、および、半導体チップの表面に設けられたチップパッド(21)を備える半導体構造体(100)と、相手部材(12)と、ワイヤボンディングにより半導体構造体のチップパッドと相手部材とを結線するワイヤ(40)と、を備え、チップパッドに対して直接ステッチボンディングによりワイヤが接合されたものである半導体装置の製造方法であって、次のような工程を備えたものである。
すなわち、請求項1に記載の製造方法では、半導体構造体および相手部材を用意する用意工程と、先端部(210)に開口する内孔(220)を有するワイヤボンディング用のキャピラリ(200)を用い、当該内孔に挿入されるとともに当該先端部にて当該内孔から導出されたワイヤを、キャピラリの先端部によって、相手部材およびチップパッドに押し当てて接合するとともに、チップパッドに対してはステッチボンディングにより直接、ワイヤを接合するワイヤボンディング工程と、を備えている。
さらに、上記ワイヤボンディング工程におけるチップパッドへのステッチボンディングを行う工程は、次の各工程を備えたものとされている。
・チップパッド上のキャピラリの高さをモニタしながら、キャピラリの先端部とチップパッドとの距離をキャピラリの高さとして、キャピラリの高さが第1の所定高さ(h1)となるまで、キャピラリを下降させる第1の高さ制御工程。
・ワイヤを介してキャピラリがチップパッドに付与する荷重をモニタしながら、キャピラリを第1の所定高さから下降させることでワイヤをチップパッドに接触させるものであって、荷重が、キャピラリがチップパッドに非接触であって且つワイヤがチップパッドに接触されたものと判断される第1の所定荷重(g1)となるまで、キャピラリの下降を行い、第1の所定荷重とされた時点のキャピラリの高さを基準高さ(h2)とする荷重制御工程。
・キャピラリの高さをモニタしながら、キャピラリを基準高さから下降させるとともに、当該下降中においてはキャピラリによってワイヤに超音波を付与することにより、ワイヤをチップパッドに接合する第2の高さ制御工程。上記ステッチボンディング工程は、これら第1の高さ制御工程、荷重制御工程、第2の高さ制御工程を備える。以上が、請求項1に記載の半導体装置の製造方法の特徴である。
それによれば、ワイヤをチップパッドに接触させる荷重制御工程では、荷重のモニタを行うことにより、ワイヤがチップパッドに接触したことの判断が確保され、且つ、キャピラリがチップパッドに直接接触するほどキャピラリからの荷重が大きくなるのを防止することができる。
さらに、第2の高さ制御工程では、ワイヤのステッチ部(42)が狙いの潰れ厚さ(D1)となるように、ステッチボンディングによりワイヤを押し潰していく。このとき、キャピラリの高さをモニタすることにより、キャピラリによる押し込み過ぎを防止することができる。
このように本発明の製造方法によれば、ワイヤがチップパッドに接触するときの過度な荷重の発生を防止しつつ、超音波を付与するステッチボンディングのときの過度な荷重の発生を防止できる。よって、本発明によれば、半導体チップに発生するダメージを低減しつつ適切にワイヤの接合を行うことができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第1実施形態にかかる半導体装置の概略断面図である。 本発明の第1実施形態にかかる半導体装置の製造方法を断面的に示す工程図である。 図2に続く半導体装置の製造方法を断面的に示す工程図である。 第1実施形態にかかる半導体装置の製造方法におけるステッチボンディング工程の動作プロファイルを示す図である。 ワイヤのステッチ部の潰れ厚さ(単位:μm)と接合されたワイヤの引っ張り強度との関係を模式的に示すグラフである。 ダイマウント材の弾性率(単位:MPa)と半導体チップの沈み込み量(単位:μm)との関係を調査した結果を示すグラフである。 図6における沈み込み量を模式的に表す図である。 本発明の第2実施形態にかかる半導体装置の製造方法におけるステッチボンディング工程の動作プロファイルを示す図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態にかかる半導体装置S1について、図1を参照して述べる。この半導体装置は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
本実施形態の半導体装置S1は、半導体構造体100として、基板10と、基板10の一面11にダイマウント材30を介して接着された半導体チップ20と、半導体チップ20の表面に設けられたチップパッド21とをよりなるものを有する。
そして、この半導体装置S1においては、基板10の一面11の基板電極12を相手部材として、ワイヤボンディングにより半導体構造体100のチップパッド21と基板電極12とがワイヤ40にて結線されている。つまり、相手部材とは、チップパッド21とワイヤ40を介して結線される相手方となるもので、ここでは、基板10の一部である基板電極12よりなる。
基板10は、プリント基板やセラミック基板などの配線基板、あるいは、リードフレームなどよりなる。ここでは、基板10は、エポキシ樹脂等をベースとするプリント基板としている。基板10の一面11は、基板10の一方の板面であり、基板電極12は、たとえばAu(金)、Ag(銀)、Ni(ニッケル)等よりなる。
半導体チップ20は、シリコン半導体等の半導体よりなるチップであり、たとえばICチップやトランジスタ素子、あるいは、センサチップ等よりなる。この半導体チップ20は、通常の半導体プロセスにより形成される。
チップパッド21は、半導体チップ20における基板10とは反対側の面である表面に、半導体チップ20の一部として設けられたものである。このチップパッド21は、たとえばAl(アルミニウム)、Au(金)、Cu(銅)等よりなる。また、ダイマウント材30は、エポキシ樹脂やシリコーン樹脂等よりなる接着剤、あるいは、銀ペースト、はんだ等よりなる。
ワイヤ40は、ワイヤボンディングにより形成されたもの、いわゆるボンディングワイヤであり、たとえばAu(金)、Cu(銅)、Al(アルミニウム)、Ag(銀)等よりなる。このワイヤ40の線径(直径)は、通常のものと同様、たとえば数十μm程度である。そして、このワイヤ40により、半導体チップ20と基板10とが電気的に接続されている。
ここでは、ワイヤ40は、基板電極12を1次ボンディング側、チップパッド21を2次ボンディング側として、ステッチボンディング法により形成されている。これにより、ワイヤ40における基板電極12との接続部(つまり1次接続部)は、扁平ボール状のボール部41として構成されている。
一方、ワイヤ40におけるチップパッド21との接続部(つまり2次接続部)は、ワイヤ40が潰れて薄くされたステッチ部42として構成されている。このステッチ部42は、チップパッド21とは、プレボール等を介さずに、直接接触して接合されている。ここで、ステッチ部42の厚さ、つまり潰れ厚さD1は、たとえば0.5μm以上4μm以下程度である。
[製造方法等]
次に、本実施形態の半導体装置S1の製造方法について、図2〜図4も参照して述べる。まず、半導体構造体100および相手部材を用意する用意工程を行う。ここにおいて、本実施形態では、相手部材としての基板電極12は、基板10の一部であるから、半導体構造体100を形成することによって、相手部材である基板電極12も同時に用意されることになる。
具体的に、用意されるべき半導体構造体100は、上記図1においてワイヤ40を省略した構成に相当するものである。つまり、基板電極12が設けられた基板10を用意し、この基板10の上にダイマウント材30を介して半導体チップ20を搭載し、固定することにより、半導体構造体100ができあがる。
次に、図2〜図4に示されるワイヤボンディング工程を行う。この工程は、ステッチボンディング用のキャピラリ200を用いて、ワイヤボンディングを行い、ワイヤ40を形成する。ここで、キャピラリ200は、通常のステッチボンディング用のワイヤボンディング装置により駆動されるものであり、ワイヤ40に対して、引き回し、押し付け、および、超音波振動の付与等の動作を行えるものである。
具体的に、図2、図3に示されるように、キャピラリ200は、先端部210に開口する内孔220を有する筒状のものであり、ここでは内孔220を中空部とし、先端部210が円形とされた典型的な円筒状をなすものである。そして、ワイヤ40は、キャピラリ200の内孔220に挿入されて先端部210から引き出されるようになっている。
そして、キャピラリ200は、先端部210にて内孔220から導出されたワイヤ40を、先端部210によって、基板電極12およびチップパッド21に押し当てて接合する。このとき、チップパッド21に対してはステッチボンディングにより直接、ワイヤ40を接合する。
ここで、当該ワイヤボンディング装置は、通常のものと同様、位置センサ等によりチップパッド21上のキャピラリ200の高さをモニタする機能、および、荷重センサ等によりキャピラリ200がチップパッド21に付与する荷重をモニタする機能を有するものである。
そして、ワイヤボンディング装置は、コンピュータなどよりなる制御部を備え、これらキャピラリ200の高さや荷重のデータに基づいて、上記したキャピラリ200の各動作を制御する機能を有している。
そして、本実施形態のワイヤボンディング工程では、図2〜図4に示されるように、基板電極12を1次ボンディング側、チップパッド21を2次ボンディング側として、キャピラリ200によるボンディングを行う。
まず、図2(a)に示されるように、上記のキャピラリ200を用いて、基板電極12に対して、1次ボンディング工程を行う。この工程では、キャピラリ200の内孔220に挿入されるとともに先端部210にて内孔220から導出されたワイヤ40を、キャピラリ200の先端部210によって基板電極12に押し当てて接合する。
具体的には、図示しないが、キャピラリ200の先端部210にて内孔220から導出されたワイヤ40の先端に放電加工によりイニシャルボールを形成し、このボールを基板電極12に押し付けて超音波振動させる。これにより、ワイヤ40におけるボール部41が基板電極12に接合される。
この1次ボンディング工程の後、図2(a)から図2(b)に示されるように、キャピラリ200の内孔220からワイヤ40を引き出しながら、キャピラリ200によってワイヤ40をチップパッド21まで引き回す。
そして、図2(b)、図3(a)、図3(b)に示されるように2次ボンディング工程として、チップパッド21へのステッチボンディングを行う。このステッチボンディングは、キャピラリ200の先端部210によって、ワイヤ40をチップパッド21に直接押し当てて潰すことで接合するものである。
[ステッチボンディング工程]
このステッチボンディング工程は、図4に示されるように、第1の高さ制御工程(図2(b)参照)と、荷重制御工程(図3(a)参照)と、第2の高さ制御工程(図3(b)参照)との3工程に分けられ、これら3工程を順次行うものである。
まず、図2(b)、図4に示される第1の高さ制御工程では、チップパッド21上のキャピラリ200の高さをモニタしながら、キャピラリ200の高さが第1の所定高さh1となるまで、キャピラリ200をチップパッド21に向けて下降させる。ここで、キャピラリ200の高さとは、先端部210とチップパッド21との距離である。そして、第1の所定高さh1は、たとえば100μm〜200μm程度である。
次に、図3(c)、図4に示される荷重制御工程を行う。この荷重制御工程では、ワイヤ40を介してキャピラリ200がチップパッド21に付与する荷重をモニタしながら、キャピラリ200を第1の所定高さh1から下降させることで、ワイヤ40をチップパッド21に接触させる。
このとき、キャピラリ200がチップパッド21に非接触であって且つワイヤ40がチップパッド21に接触されたものと判断される第1の所定荷重g1となるまで、キャピラリ200の下降を行う。なお、この荷重制御工程では、超音波の付与は行わずにキャピラリ200の下降を行い、当該荷重を大きくしていくものである。
ここで、第1の所定荷重g1とされた時点のキャピラリ200の高さを基準高さh2とする。たとえば第1の所定荷重g1については、限定するものではないが、数十グラム〜数百グラムの間に設定される。
これは、ワイヤ40のみがチップパッド21に超音波接合可能な程度に十分に接触したときの荷重が、通常、数十グラム程度であり、キャピラリ200がチップパッドに接触するまで押し込まれたときの荷重が、通常、数百グラム程度であることによる。
つまり、たとえば数十グラム〜数百グラムである第1の所定荷重g1に達したときには、ワイヤ40はチップパッド21に適切に接触するが、キャピラリ200はチップパッド21に接触していない状態であると判断される。
このように、荷重制御工程では、キャピラリ200がチップパッド21に適切に接触したと判断される第1の所定荷重g1となるまで、キャピラリ200を第1の所定高さh1から下降させ、第1の所定荷重g1の時点でのキャピラリ200の高さを基準高さh2とする。
こうして、キャピラリ200が基準高さh2とされた時点で、図3(b)、図4に示される第2の高さ制御工程を開始する。この第2の高さ制御工程では、キャピラリ200の高さをモニタしながら、キャピラリ200による超音波振動を開始し、キャピラリ200を基準高さh2から下降させる。
これによりキャピラリ200の下降中においては、ワイヤ40は超音波が付与されながら押し潰されることになり、ワイヤ40がチップパッド21に接合される。このとき、ワイヤ40に形成される潰れた部分としてのステッチ部42の潰れ厚さD1の狙いの厚さは、上述のように、たとえば、0.5μm〜4μm程度である。
図5に示されるように、ステッチ部42におけるワイヤ40の接合性の確保のためには、潰れ厚さD1を、たとえば4μm以下まで薄くする必要がある。これよりも潰れ厚さD1が厚いと、ステッチ部42の剥離等が懸念される。一方、半導体チップ20にダメージを与えないようにするためには、潰れ厚さD1を、たとえば0.5μm以上に厚くする必要がある。これよりも潰れ厚さD1が薄いと、キャピラリ200がチップパッド21に接触して過度な荷重によるダメージが懸念される。
そして、第2の高さ制御工程では、狙いの潰れ厚さD1を実現するために、キャピラリ200を、超音波振動させつつ、基準高さh2から当該狙いの潰れ厚さD1の高さとなるまで下降させる。この第2の高さ制御工程における下降量Cは、基準高さh2と当該狙いの潰れ厚さD1の高さとの差分に相当する。
ここで、この下降量Cの分、キャピラリ200を下降させていく場合、上記した狙いの潰れ厚さD1が0.5μm〜4μmであるときには、たとえば1μm程度以下の精度でキャピラリの高さをモニタすることが望ましい。つまり、高さ制御精度を1μm程度以下とすることが望ましい。
これは、狙いの潰れ厚さD1よりも高さ制御精度が大きいと、狙いの潰れ厚さD1にすることが困難となるためである。つまり、高さ制御精度は、極力狙いの潰れ厚さD1よりも小さい(0.5μm未満)ことが望ましいが、実際には、多少の許容範囲を持たせて、高さ制御精度を1μm程度以下としてもよい。
こうして、第2の高さ制御工程では、ワイヤ40において、狙いの潰れ厚さD1を有するステッチ部42が形成され、このステッチ部42がチップパッド21に直接接触した形で接合される。その後は、キャピラリ200の先端部210の押し付けによりワイヤカットを行う。以上により、本実施形態のワイヤ40が完成する。
なお、この後は、たとえば必要に応じて、基板10の一面11、一面11上の半導体チップ20、および、ワイヤ40を図示しないモールド樹脂で封止するようにしてもよい。以上が、本実施形態にかかる半導体装置の製造方法であり、これにより、半導体装置S1ができあがる。
[作用効果等]
ところで、本実施形態によれば、ワイヤ40をチップパッド21に接触させる荷重制御工程では、上記荷重のモニタを行うことにより、ワイヤ40がチップパッド21に接触したことの判断が確保される。それとともに、キャピラリ200がチップパッド21に直接接触するほどキャピラリ200からの荷重が大きくなることが防止される。
さらに、第2の高さ制御工程では、ワイヤ40のステッチ部42が狙いの潰れ厚さD1となるように、ステッチボンディングによりワイヤ40を押し潰していく。このとき、キャピラリ200の高さをモニタすることにより、キャピラリ200による押し込み過ぎを防止することができる。
このように本実施形態によれば、ワイヤ40がチップパッド21に接触するときの過度な荷重の発生を防止しつつ、超音波を付与するステッチボンディングのときの過度な荷重の発生を防止できる。よって、本実施形態によれば、半導体チップ20に発生するダメージを低減しつつ適切にワイヤ40の接合を行うことができる。
また、上記した第2の高さ制御工程では、キャピラリ200を下降量Cの分、下降させていくときに、半導体チップ20の下地のダイマウント材30の軟らかさによって、半導体チップ20の沈み込みが発生する恐れがある。
上記した下降量Cは、狙いの潰れ厚さD1とするために、当該沈み込みが実質0であると想定して決められる。しかし、この半導体チップ20の沈み込みが発生すると、キャピラリ200を下降量Cの分、下降させても、狙いの潰れ厚さBに達しない場合が発生する。その場合、ワイヤ40の接合不良が生じる。
その点を考慮すれば、ダイマウント材30は、当該沈み込みが影響しない程度に硬いものであることが望ましい。たとえば上記高さ制御精度の場合と同様、沈み込み量が1μm程度以下となる弾性率として0.5MPa程度以上のダイマウント材30を用いることが望ましい。
このことについて、図6、図7を参照して、具体的に述べる。図6中の半導体チップ20の沈み込み量は、図7に示される要領にて測定したものである。図7に示されるように、基板10の上にダイマウント材30を介して半導体チップ20を固定してなる半導体構造体100を形成した。
そして、半導体チップ20におけるワイヤボンディング相当部位をキャピラリ200で押すと、半導体チップ20は、図7中の破線に示されるように、ダイマウント材30側にめり込むように沈む。これを、沈み込み量Xとして測定した。
ここでは、キャピラリ200による半導体チップ20への荷重は、第2の高さ制御工程において付与される典型的な荷重(たとえば30グラム)とした。また、半導体チップ20は、たとえば3mm×3mmの矩形板状のものとし、ダイマウント材30の厚さは60μmとした。そして、ダイマウント材30の弾性率を変えながら、沈み込み量Xを測定することで、図6の結果を求めた。
図6に示されるように、ダイマウント材30の弾性率が大きくなるほど(つまりダイマウント材30が硬いものとなるほど)、沈み込み量Xは減少する。そして、沈み込み量Xが1μm以下となるのは、弾性率が0.5MPa以下である。このことから、沈み込み量Xが1μm程度以下となる弾性率として0.5MPa程度以上のダイマウント材30が望ましい。
(第2実施形態)
本発明の第2実施形態について、図8を参照して述べる。本実施形態は、上記第1実施形態に比べてワイヤボンディング工程におけるチップパッド21へのステッチボンディングを行う工程が相違するものであり、ここでは、この相違点を中心に述べることとする。
上記第1実施形態のステッチボンディング工程における荷重制御工程は、荷重をモニタしながら、第1の所定荷重g1となる基準高さh2になるまで、キャピラリ200を下降させ、ワイヤ40をチップパッド21に接触させるものであった。そして、これに続く第2の高さ制御工程は、キャピラリ200の高さをモニタしながら、キャピラリ200を前記基準高さh2から下降量Cの分、下降させてワイヤ40をチップパッド21に接合するものであった。
これに対して、図8に示されるように、本実施形態のステッチボンディング工程は、荷重制御工程において、上記荷重が第1の所定荷重g1となる前に第1の所定荷重g1よりも小さい第2の所定荷重g2(g1>g2)となったときのキャピラリ200の高さを仮基準高さh3とする。
そして、この仮基準高さh3と基準高さh2との差(h3−h2)に基づいて、第2の高さ制御工程におけるキャピラリの下降量Cを決める。そして、第2の高さ制御工程では、この下降量Cの分、キャピラリ200を下降させて、ワイヤ40の接合を行うようにする。
ここで、第1の所定荷重g1と第2の所定荷重g2とは、g1>g2の大小関係にあるが、ともに、キャピラリ200がチップパッド21に非接触であって且つワイヤ40がチップパッド21に接触されたものと判断される荷重の範囲にあるものである。たとえば、第1の所定荷重g1および第2の所定荷重g2は、数十グラム〜数百グラムの間にて設定される。
本実施形態において、第2の所定荷重g2のときの仮基準高さh3と、第1の所定荷重g1のときの基準高さh2との差に基づいて、第2の高さ制御工程におけるキャピラリ200の下降量Cを決めることは、具体的に、次のようなことである。
荷重制御工程において、荷重とキャピラリ200の高さとは、負の相関関係にある。つまり、キャピラリ200の高さが低くなる(キャピラリ200を下降させる)につれて、荷重は大きくなる。
ここで、仮基準高さh3と基準高さh2との差分(h3−h2)を、第1の所定荷重g1と第2の所定荷重g2との差分(g1−g2)で除した値は、荷重変化によるキャピラリ200の高さ変化の傾きとなる。
そして、この傾き度合が大きい場合は、ダイマウント材30が軟らかくて、荷重制御工程、すなわち、第2の所定荷重g2から第1の所定荷重g1の間において発生する半導体チップ20の沈み込み量も大きいことを意味する。一方、当該傾き度合が小さい場合は、ダイマウント材30が硬くて当該沈み込み量も小さいことを意味する。つまり、当該傾き度合を求めることで、ダイマウント材30の軟らかさによる当該沈み込み量がわかるのである。
ここで、上記第1実施形態では、第2の高さ制御工程におけるキャピラリ200の下降量Cは、実質的に半導体チップ20の沈み込み量が0であるものとして設定されている。しかし、当該沈み込み量が大きい場合には、第2の高さ制御工程にて狙いの下降量Cの分だけ、ワイヤ40をキャピラリ200で潰そうとしても、当該沈み込み量により、ワイヤ40のステッチ部42の潰れが不十分となり、接合不良が発生する可能性がある。
その点、本実施形態によれば、荷重制御工程における上記傾きが大きく、ダイマウント材30が軟らかいと判断された場合には、第2の高さ制御工程における下降量Cも大きくすればよいため、狙いの潰れ厚さD1を実現することができる。なお、この下降量Cの調整については、たとえば上記図6に示したような事前に求められた沈み込み量と弾性率との関係に基づいて行えばよい。
このように本実施形態の製造方法によれば、ダイマウント材30が軟らかい場合に発生する半導体チップ20の沈み込み量を見込んで、キャピラリ200の下降量Cを決定するから、ステッチ部42の潰れ不足によるワイヤ40の接合不良の発生を防止しやすいものとなる。
そして、この場合、ダイマウント材30の弾性率が半導体チップ20の沈み込みが起こりやすい0.5MPa未満の場合(上記図6参照)であっても、適切にワイヤ40の接合不良を防止しやすいという利点がある。
(他の実施形態)
なお、上記した各実施形態では、半導体構造体100は、基板10と、基板10の一面11にダイマウント材30を介して接着された半導体チップ20と、半導体チップ20の表面に設けられたチップパッド21と、を備えるものであったが、半導体チップ20やチップパッド21の数は、単数でも複数でもよい。
また、相手部材としては、チップパッド21とワイヤ40を介して結線される相手方となるものであればよく、上記した基板電極12に限定されるものではない。たとえば、相手部材としては、半導体チップ20が搭載されている基板10に搭載された別の半導体チップ、あるいは実装部品等であってもよい。さらに、相手部材としては、半導体チップ20が搭載されている基板10とは別体の配線部材(たとえばリードフレーム)等であってもよい。
また、上記各実施形態では、相手部材を1次ボンディング側、半導体構造体100におけるチップパッド21をステッチボンディングが行われる2次ボンディング側とした。しかし、場合によっては、チップパッド21を1次ボンディング側として、上記製造方法によるステッチボンディングを行ってもよい。
つまり、上記したステッチボンディング工程は、基板10上にダイマウント材30を介して固定された半導体チップ20のチップパッド21に対して、直接ワイヤ40をステッチボンディングするものであれば、適宜、採用可能である。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 基板
11 基板の一面
20 半導体チップ
21 チップパッド
30 ダイマウント材
40 ワイヤ
100 半導体構造体
200 キャピラリ
210 キャピラリの先端部
220 キャピラリの内孔

Claims (3)

  1. 基板(10)、前記基板の一面(11)にダイマウント材(30)を介して接着された半導体チップ(20)、および、前記半導体チップの表面に設けられたチップパッド(21)を備える半導体構造体(100)と、
    相手部材(12)と、
    ワイヤボンディングにより前記半導体構造体の前記チップパッドと前記相手部材とを結線するワイヤ(40)と、を備え、
    前記チップパッドに対して直接ステッチボンディングにより前記ワイヤが接合されたものである半導体装置の製造方法であって、
    前記半導体構造体および前記相手部材を用意する用意工程と、
    先端部(210)に開口する内孔(220)を有する前記ワイヤボンディング用のキャピラリ(200)を用い、当該内孔に挿入されるとともに当該先端部にて当該内孔から導出された前記ワイヤを、前記キャピラリの先端部によって、前記相手部材および前記チップパッドに押し当てて接合するとともに、前記チップパッドに対してはステッチボンディングにより直接、前記ワイヤを接合するワイヤボンディング工程と、を備え、
    前記チップパッドへの前記ステッチボンディングを行う工程は、前記チップパッド上の前記キャピラリの高さをモニタしながら、前記キャピラリの先端部と前記チップパッドとの距離を前記キャピラリの高さとして、前記キャピラリの高さが第1の所定高さ(h1)となるまで、前記キャピラリを下降させる第1の高さ制御工程と、
    前記ワイヤを介して前記キャピラリが前記チップパッドに付与する荷重をモニタしながら、前記キャピラリを前記第1の所定高さから下降させることで前記ワイヤを前記チップパッドに接触させるものであって、
    前記荷重が、前記キャピラリが前記チップパッドに非接触であって且つ前記ワイヤが前記チップパッドに接触されたものと判断される第1の所定荷重(g1)となるまで、前記キャピラリの下降を行い、前記第1の所定荷重とされた時点の前記キャピラリの高さを基準高さ(h2)とする荷重制御工程と、
    前記キャピラリの高さをモニタしながら、前記キャピラリを前記基準高さから下降させるとともに、当該下降中においては前記キャピラリによって前記ワイヤに超音波を付与することにより、前記ワイヤを前記チップパッドに接合する第2の高さ制御工程と、を備えるものであることを特徴とする半導体装置の製造方法。
  2. 前記荷重制御工程では、前記荷重が前記第1の所定荷重となる前に前記第1の所定荷重よりも小さい第2の所定荷重(g2)となったときの前記キャピラリの高さを仮基準高さ(h3)とし、
    前記仮基準高さと前記基準高さとの差に基づいて、前記第2の高さ制御工程において前記キャピラリを前記基準高さから前記チップパッド側に下降させる量を前記キャピラリの下降量として、前記第2の高さ制御工程における前記キャピラリの下降量(C)を決めるようにしたことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記ダイマウント材の弾性率が0.5MPa以上であることを特徴とする請求項1または2に記載の半導体装置の製造方法。
JP2014118436A 2014-06-09 2014-06-09 半導体装置の製造方法 Expired - Fee Related JP6172058B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014118436A JP6172058B2 (ja) 2014-06-09 2014-06-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014118436A JP6172058B2 (ja) 2014-06-09 2014-06-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015233032A JP2015233032A (ja) 2015-12-24
JP6172058B2 true JP6172058B2 (ja) 2017-08-02

Family

ID=54934344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014118436A Expired - Fee Related JP6172058B2 (ja) 2014-06-09 2014-06-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6172058B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022098697A1 (en) 2020-11-05 2022-05-12 Kulicke And Soffa Industries, Inc. Methods of operating a wire bonding machine, including methods of monitoring an accuracy of bonding force on a wire bonding machine, and related methods

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57109348A (en) * 1980-12-26 1982-07-07 Hitachi Ltd Wire bonding method
JPS61114541A (ja) * 1984-11-09 1986-06-02 Toshiba Corp ワイヤボンデイング方法
JP3527637B2 (ja) * 1998-06-15 2004-05-17 ローム株式会社 ワイヤボンディングの良否判別方法

Also Published As

Publication number Publication date
JP2015233032A (ja) 2015-12-24

Similar Documents

Publication Publication Date Title
JP4964780B2 (ja) ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
KR100970855B1 (ko) 양면 전극 패키지 및 그 제조방법
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP4860128B2 (ja) ワイヤボンディング方法
JP2012059782A (ja) 樹脂封止型半導体装置及びその製造方法
US20080272487A1 (en) System for implementing hard-metal wire bonds
KR20090051740A (ko) 편평한 구조를 포함하는 모듈 및 장착 방법
JP2007027526A (ja) 両面電極パッケージ及びその製造方法
US20100181675A1 (en) Semiconductor package with wedge bonded chip
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
JP4666592B2 (ja) 半導体装置の製造方法
JP6172058B2 (ja) 半導体装置の製造方法
US20140367838A1 (en) Leadframe with lead of varying thickness
JP2009295988A (ja) 特別に形作られたボンドワイヤを有する半導体装置およびそのような装置を製造するための方法
WO2009014494A1 (en) Wire bonding capillary tool having multiple outer steps
JP4591529B2 (ja) バンプの接合方法およびバンプの接合構造体
JP4369401B2 (ja) ワイヤボンディング方法
JP2010123817A (ja) ワイヤボンディング方法および電子装置とその製造方法
US20160035652A1 (en) Integrated Circuit Device With Wire Bond Connections
CN107017221B (zh) 集成电路组合件
JP5338759B2 (ja) ワイヤボンディング方法
US9799624B1 (en) Wire bonding method and wire bonding structure
JP2007035863A (ja) 半導体装置
JP2007088220A (ja) 半導体装置の製造方法
JP2016092192A (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R151 Written notification of patent or utility model registration

Ref document number: 6172058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees