TWI615907B - 導線接合裝置及半導體裝置 - Google Patents

導線接合裝置及半導體裝置 Download PDF

Info

Publication number
TWI615907B
TWI615907B TW104107075A TW104107075A TWI615907B TW I615907 B TWI615907 B TW I615907B TW 104107075 A TW104107075 A TW 104107075A TW 104107075 A TW104107075 A TW 104107075A TW I615907 B TWI615907 B TW I615907B
Authority
TW
Taiwan
Prior art keywords
bonding
wire
tool
bonding pad
mounting table
Prior art date
Application number
TW104107075A
Other languages
English (en)
Other versions
TW201611927A (en
Inventor
takaaki Akahane
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Publication of TW201611927A publication Critical patent/TW201611927A/zh
Application granted granted Critical
Publication of TWI615907B publication Critical patent/TWI615907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本發明係關於一種導線接合裝置及半導體裝置。導線接合裝置包含能夠載置配線基板之載置台、臂部及控制部。控制部係控制臂部，使工具於朝向載置台之方向移動而使其位於第1接合墊上，以第1腳壓接導線之突出部分而形成第1接合，一面使工具於與朝向載置台之方向為相反方向且斜上方向移動一面陸續送出導線，一面使工具再次於朝向載置台之方向移動一面於導線形成環，使工具位於第2接合墊上，將導線之突出部分壓接於第2接合墊而形成第2接合，使工具於朝向載置台之方向移動，形成導線之斷裂部。

Description

導線接合裝置及半導體裝置 [相關申請案]
本申請案享有以日本專利申請案2014-187680號(申請日：2014年9月16日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
本發明之實施形態係關於一種導線接合裝置及半導體裝置。
於半導體晶片之接合(bonding)中，有利用超音波連接導線之楔形接合法。例如，於接合由半導體晶片立體地積層而成之積層晶片時，靠近半導體晶片而接合之情形時，由於立體位置關係，有時接合工具、導線、半導體晶片等會相互干擾，而妨礙接合。
本發明之實施形態提供一種能夠使接合工具、導線、半導體晶片等互不干擾地進行接合之導線接合裝置及半導體裝置。
實施形態之導線接合裝置包含能夠載置配線基板之載置台、包含超音波換能器之臂部、及控制部。配線基板包含第1接合墊(bonding pad)、及設有第2接合墊之半導體晶片。臂部可安裝工具，工具包含位於載置台側之第1腳、及與第1腳並排設置之第2腳，且於第1腳與第2腳之間形成有插通口。導線能以穿過工具之插通口且向第1腳側突出之方式導出。控制部以如下方式控制臂部之動作及導線之接合：控制臂部，使工具於朝向載置台之方向移動而使其位於第1接 合墊上，以上述第1腳壓接導線之突出部分而形成第1接合，一面使工具於與朝向上述載置台之方向為相反方向且斜上方向移動一面陸續送出導線，一面使工具再次於朝向上述載置台之方向移動一面於導線形成環，使工具位於第2接合墊上，將導線之突出部分壓接於第2接合墊而形成第2接合，使工具於朝向上述載置台之第1方向移動，形成導線之斷裂部。
10‧‧‧半導體裝置
12‧‧‧接合載置台
14‧‧‧XY平台
16‧‧‧支架
18‧‧‧臂部
20‧‧‧Z馬達
22‧‧‧超音波換能器
26‧‧‧焊頭
30‧‧‧楔形接合工具
30a‧‧‧插通孔
32‧‧‧捲盤
34‧‧‧導線
36‧‧‧夾板支架
38‧‧‧夾板托架
40‧‧‧夾板移動機構
42‧‧‧夾板
44‧‧‧夾板開閉裝置
50‧‧‧電腦
60‧‧‧配線基板
62、62a、62b‧‧‧半導體晶片
66a、66b‧‧‧接合墊
67a‧‧‧邊
67b‧‧‧邊
68a‧‧‧軌跡
68b‧‧‧軌跡
68c‧‧‧軌跡
68d‧‧‧軌跡
68e‧‧‧軌跡
68f‧‧‧軌跡
70a‧‧‧扭結
72‧‧‧壓接部
74‧‧‧斷裂部
76‧‧‧尾部
78‧‧‧斷裂部
80‧‧‧晶片端
82‧‧‧晶粒黏著材
90‧‧‧第1接合
92‧‧‧第2接合
100‧‧‧導線接合裝置
301‧‧‧前壓腳
302‧‧‧後壓腳
501‧‧‧控制部(CPU)
502‧‧‧記憶體
504‧‧‧接合程式
505‧‧‧控制資料
506‧‧‧夾板開閉介面電路
507‧‧‧超音波換能器介面電路
508‧‧‧Z馬達驅動介面電路
509‧‧‧載置台驅動介面電路
510‧‧‧內部匯流排
W1‧‧‧寬度
W2‧‧‧寬度
圖1係模式性表示實施形態之導線接合裝置之構成之圖之一例。
圖2至圖10係按順序依序表示實施形態之接合方法之圖之一例。
圖11係楔形接合工具之前端部之放大圖之一例。
圖12係表示實施形態之半導體裝置之應用例之圖之一例。
圖13係模式性表示實施形態之導線之形狀之圖之一例。
圖14(A)係模式性表示配線基板、第1半導體晶片及第2半導體晶片之俯視圖之一例。圖14(B)係圖14(A)之14-14線之剖視圖之一例。
以下，一面參照圖式，一面對實施形態進行說明。再者，圖式係模式圖，厚度與平面尺寸之關係、各層之厚度比例等並非必須與實物一致。即便於表示相同部分之情形時，亦存在相互之尺寸或比例根據圖式而不同地予以表現之情形。本案之說明書與各圖中，對與已示出圖中所述之要素相同之要素標註相同之符號，並適當省略詳細說明。又，以下說明中，為了方便說明，使用規定了前後上下之座標系。於此座標系中，自楔形接合工具30之後壓腳302觀察時將前壓腳301之方向設為前(第1方向)，自前壓腳301觀察時將後壓腳302之方向設為後(第2方向)。又，與如下方向一致，即，自第1接合墊66a觀察時將第2接合墊66b之方向設為前(第1方向)，且將其相反方向設為後(第2方向)。又，與如下方向一致，即，自第1接合90觀察時將第2接 合92之方向設為前(第1方向)，且將其相反方向設為後(第2方向)。
(實施形態)
以下，參照圖式對實施形態進行說明。
圖1係模式性表示本實施形態之導線接合裝置(半導體製造裝置)100之構成之圖之一例。圖11係楔形接合工具30之前端部之放大圖之一例。導線接合裝置100具有接合載置台12及XY平台14。接合載置台12載置有作為被接合體之半導體裝置10。關於XY平台14，於其上部具備接合驅動部之XY平台14上豎立設置有支架16。臂部18於支架16之中間部以沿上下方向移動自如之方式由支架16支持。臂部18藉由設置於XY平台14上之Z馬達20而可執行上下運動。Z馬達20例如含有線性馬達。
於臂部18之接合載置台12側之端部，配備有超音波換能器22。作為超音波換能器22，可使用例如壓電元件。於臂部18上，大致水平地支持連接有焊頭26。焊頭26以可獲得來自超音波換能器22之超音波能量之方式而連結。焊頭26係作為超音波能量傳遞構件而發揮功能。於焊頭26之前端部，大致垂直地安裝有例如呈棒狀之楔形接合工具30。於楔形接合工具30之下端部設置有插通孔30a。插通孔30a中，供捲繞安裝於捲盤32上之導線34之前端部插通。
於臂部18之前端部，固定有夾板支架36。夾板支架36之中間部軸支於夾板托架38上，且被大致垂直地吊持。夾板托架38以相對於焊頭26之延長方向平行地旋動之方式而設置。夾板托架38藉由設置於夾板支架36上之夾板移動機構40而可執行往返移動。於夾板托架38之下端部吊持有夾板42。夾板42具有配置於導線34之兩側之一組夾板(未圖示)，且可藉由例如含有螺線管等之夾板開閉裝置44而開閉。夾板42係作為導線34之夾持工具而發揮功能。夾板42可藉由使該相對之夾板之間打開而使導線34成為自由地伸出之狀態，且可藉由將相對之夾 板之間閉合而使導線34之伸出停止。
導線接合裝置100具有電腦50。XY平台14、Z馬達20、超音波換能器22及夾板開閉裝置44與電腦50連接。導線接合裝置100根據電腦50中預先編程之序列而受到控制。
電腦50將導線接合裝置100之各要素之動作作為整體而控制。電腦50例如具有作為CPU(Central Processing Unit，中央處理單元)之控制部501、各種介面電路、及記憶體502。該等藉由內部匯流排510而相互連接。
各種介面電路係設置於作為CPU之控制部501與導線接合裝置100之各要素之間之驅動電路或緩衝電路。圖1中，將介面電路記為I/F。電腦50中，作為各種介面電路，具有與接合載置台12連接之載置台驅動介面電路509、與Z馬達20連接之Z馬達驅動介面電路508、與超音波換能器22連接之超音波換能器介面電路507、及與夾板開閉裝置44連接之夾板開閉介面電路506。
記憶體502係儲存程式或資料之儲存裝置。記憶體502具備與導線接合處理相關之接合程式504。又，記憶體502具備接合程式504中使用之控制資料505。
圖11表示將楔形接合工具30之前端部分放大後之圖。楔形接合工具30例如係由超硬合金等金屬形成。於楔形接合工具30之前端部(底部)，具有前壓腳301與後壓腳302。前壓腳301配置於楔形接合工具30底部之前側，後壓腳302配置於後側。於前壓腳301與後壓腳302之間，開設有插通孔30a。插通孔30a自楔形接合工具30底部朝後斜上方貫通，且於楔形接合工具30後方形成開口。導線34自後方之開口部朝底部之開口部而向前斜下方插通。
前壓腳301及後壓腳302成大致平面。前壓腳301及後壓腳302係作為加工部發揮功能，藉由於接合時將導線壓接於接合墊，利用所施 加之超音波能量進行接合，而形成接合。於前壓腳301及後壓腳302上，亦可設置用以導引導線34之槽。
其次，使用圖式詳細地說明實施形態之接合之順序。圖2至圖10係按順序依序表示本實施形態之接合方法與導線接合裝置100及半導體裝置10之狀態之圖之一例。
圖2至圖10中，實施形態之半導體裝置10於配線基板60上具有第1半導體晶片62a及第2半導體晶片62b。第1半導體晶片62a與第2半導體晶片62b於前後方向錯開而積層。第2半導體晶片62b具有晶片端80。於配線基板60、第1半導體晶片62a及第2半導體晶片62b之間設置有晶粒黏著材82。於配線基板60上設置有第1接合墊66a。於第2半導體晶片62b上設置有第2接合墊66b。晶片端80位於第1接合墊66a至第2接合墊66b之間。第1接合墊66a與第2半導體晶片62b(晶片端80)係接近而配置。
導線接合方法之各順序對應於電腦50之記憶體502中儲存之接合程式504之處理順序，且由控制部501控制。處理所需之座標等儲存於控制資料505中，且視需要被叫出。
首先，如圖2所示，將搭載有作為接合對象物之半導體裝置10之配線基板60定位並固定於接合載置台12上。導線34自楔形接合工具30之後方傾斜地被供給至楔形接合工具30之插通孔30a。導線34之前端部自楔形接合工具30之前端突出特定之長度。該突出之部分以後成為尾部76。
此處，於楔形接合工具30之後方需要一空間，該空間用以自捲盤32供給導線34且使其插通至插通孔30a。因此，若以使例如第1半導體晶片62a般之立體物接近楔形接合工具30之後方而配置之方式來操作臂部18，則導線34與該立體物會接觸。因此，於與立體物接近而配置之接合墊上形成第1接合90時，若以使楔形接合工具30之前側朝向 該立體物之方向之方式操作臂部18，便可避免導線34與立體物接觸。此處，與立體物接近而配置之接合墊於本實施形態中相當於第1接合墊66a，第1接合於本實施形態中相當於第1接合90。
其次，由控制部501執行接合程式504。楔形接合工具30之移動係藉由移動臂部18而進行。控制部501根據接合程式504而輸出於第1接合墊66a上形成第1接合90之指令(信號)。根據該指令，將來自載置台驅動介面電路509與Z馬達驅動介面電路508之信號輸出至接合載置台12與Z馬達20，使楔形接合工具30朝第1接合墊66a之上方移動。向楔形接合工具30之插通孔30a中插通導線34。
第1接合90之形成預定位置係配線基板60之第1接合墊66a上，且其座標資料預先被儲存於控制資料505中。楔形接合工具30之精密之位置控制係使用定位用相機等(未圖示)進行。
其次，控制部501根據接合程式504而輸出使超音波換能器22發送超音波之指令(信號)。根據該指令，將來自超音波換能器介面電路507之信號輸入至超音波換能器22，超音波換能器22發出超音波。所發出之超音波經過焊頭26而傳遞至楔形接合工具30。
其次，將來自載置台驅動介面電路509與Z馬達驅動介面電路508之指令(信號)輸出至接合載置台12與Z馬達20，使楔形接合工具30下降至第1接合墊66a表面。導線34抵接於楔形接合工具30之前壓腳301下。以使導線34之前端部朝前壓腳301之前方向突出之方式陸續送出導線34。該部分於接合後成為尾部76。將前壓腳301推壓(加壓)至第1接合墊66a。此時，導線34被夾於前壓腳301與第1接合墊66a之間。由於楔形接合工具30上施加有超音波能量，因此被推壓之導線34以壓扁之方式被加壓接合至第1接合墊66a。於壓接部72，導線34與第1接合墊66a接合。藉此，於第1接合墊66a上形成第1接合90，且於導線34之由前壓腳301加壓接合之部分形成壓接部72。於壓接部72之前方向形 成尾部76。尾部76之前端係朝向前方向(自第1接合墊66a觀察時第1半導體晶片62a之方向、第1方向)。
其次，如圖3所示，控制部501根據接合程式504而對楔形接合工具30輸出實施以下動作之指令(信號)，即，如軌跡68a所示，於使導線34插通至插通孔30a中之狀態下朝後斜上方向移動。根據該指令，將來自Z馬達驅動介面電路508及載置台驅動介面電路509之指令(信號)輸出至接合載置台12與Z馬達20，使楔形接合工具30朝後斜上方移動。此處，後方向亦為自第1接合墊66a觀察時，遠離晶片端80及第2接合墊66b之方向。
又，此時，控制部501輸出使夾板42不夾住導線34之指令。藉此，將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42不夾住導線34。藉此，根據楔形接合工具30之上述移動而將導線34陸續送出僅必要量。再者，軌跡68(a~f)表示楔形接合工具30之移動軌跡。
其次，如圖4所示，控制部501根據接合程式504而對楔形接合工具30輸出實施以下動作之指令，即，如軌跡68b所示朝後方向移動。根據該指令，將來自Z馬達驅動介面電路508及載置台驅動介面電路509之指令(信號)輸出至接合載置台12與Z馬達20，楔形接合工具30朝後方向移動。
又，此時，控制部501輸出使夾板42夾住導線34之指令。藉此，將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42夾住導線34。由於夾板42夾住導線34，因此導線34上施加有與楔形接合工具30之移動對應之應力，導線34上形成扭結70(彎曲部)。
再者，藉由控制楔形接合工具30之移動而可任意地調整扭結70之曲率或彎曲狀況。又，扭結70係根據需要而形成，亦能以不設置扭結70之方式形成環。
進而，如圖5之軌跡68c所示，亦可實施使楔形接合工具30朝下方 向移動之動作。於此情形時，控制部501根據接合程式504而輸出使楔形接合工具30實施以下動作之指令，即，如軌跡68c所示朝下方向移動。根據該指令，將來自Z馬達驅動介面電路508及載置台驅動介面電路509之指令(信號)輸出至接合載置台12與Z馬達20，楔形接合工具30朝下方向移動。
又，此時，控制部501輸出使夾板42夾住導線34之指令。藉此，將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42夾住導線34。藉此，導線34上進而施加有由楔形接合工具30產生之應力，且進而增加扭結70之彎曲。
其次，如圖6之軌跡68d所示，控制部501根據接合程式504而對楔形接合工具30輸出實施朝後斜上方向移動之動作之指令。根據該指令，將來自Z馬達驅動介面電路508及載置台驅動介面電路509之指令(信號)輸出至接合載置台12與Z馬達20，楔形接合工具30朝後斜上方向移動。
又，此時，控制部501輸出使夾板42不夾住導線34之指令。藉此，將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42不夾住導線34。藉此，根據楔形接合工具30之移動而將導線34陸續送出。此時導線34之陸續送出量可根據此後導線34上附加之環形狀及第2接合墊66b之位置等而設定。
其次，如圖7所示，控制部501根據接合程式504而對楔形接合工具30輸出實施以下動作之指令，即，如軌跡68e所示朝前方向移動，且朝第2接合墊66b之上方移動。根據該指令，將來自Z馬達驅動介面電路508及載置台驅動介面電路509之指令(信號)輸出至接合載置台12與Z馬達20。楔形接合工具30朝前方向移動，且移動至第2接合墊66b之上方位置。
又，此時，控制部501輸出使夾板42夾住導線34之指令。藉此， 將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42夾住導線34。藉此，導線34配合楔形接合工具30之移動而拉伸，且藉由施加應力使導線34彎曲而形成環。
其次，如圖8所示，控制部501根據接合程式504而輸出使楔形接合工具30實施以下動作之指令，即，如軌跡68f所示朝下方向移動，且使導線34位於第2接合墊66b之上表面。根據該指令，將來自Z馬達驅動介面電路508及載置台驅動介面電路509之指令(信號)輸出至接合載置台12與Z馬達20，楔形接合工具30朝下方向移動，且移動至使導線34之前端部位於第2接合墊66b之上表面。
又，此時，控制部501輸出使夾板42夾住導線34之指令。將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42夾住導線34。
其次，控制部501根據接合程式504而輸出使超音波換能器22發送超音波之指令(信號)。根據該指令，將來自超音波換能器介面電路507之信號輸入至超音波換能器22，超音波換能器22發出超音波。所發出之超音波經過焊頭26而傳遞至楔形接合工具30。藉此，對楔形接合工具30之後壓腳302施加超音波。
其次，控制部501根據接合程式504而輸出執行第2接合步驟之指令(信號)。根據該指令，將來自載置台驅動介面電路509與Z馬達驅動介面電路508之信號輸出至接合載置台12與Z馬達20。藉此，使楔形接合工具30移動至第2接合墊66b上，使導線34與第2接合墊之第2接合墊66b之上表面(接合面)接觸。此時，導線34以被後壓腳302與第2接合墊66b上表面夾住而壓接之方式得以保持。第2接合92之形成預定位置為配線基板60之第2接合墊66b上。其座標資料被預先儲存於控制資料505中。
藉由後壓腳302之超音波施加與對導線34之加壓，導線34以使其前端部壓扁之方式而與第2接合墊66b上表面接合。藉此，於位於後壓 腳302下部之部分，於導線34上形成壓接部72。
其次，如圖9所示，控制部501根據接合程式504而輸出使導線34切斷之指令(信號)。控制部501輸出使夾板42夾住導線34之指令。藉此，將來自夾板開閉介面電路506之指令輸出至夾板42，夾板42夾住導線34。於由夾板42夾住導線34之狀態下將夾板42朝後斜上方向牽拉。藉此，導線34被扯掉，於由後壓腳302推壓之壓接部72前方之位置形成斷裂部74。
其次，如圖10所示，使楔形接合工具30朝後斜上方向移動，使楔形接合工具30自半導體裝置10之上方離開。
根據以上所述，形成第1接合90及第2接合92。斷裂部74朝向壓接部72之前方向(自第1接合墊66a觀察時第2接合墊66b之方向、第1方向)而形成。
根據以上所述，完成本實施形態之接合步驟。
根據本實施形態，楔形接合工具30具有前壓腳301及後壓腳302。藉此，對於楔形接合工具30，無論將導線34以位於前方向之方式夾住、還是以位於後方向之方式夾住，均可壓接於接合墊66。因此，能夠於接合形成步驟中，於形成第1接合90之後使楔形接合工具30朝後方向移動而形成環，隨後使楔形接合工具30朝前方向移動而形成第2接合92。此時，於第1接合90上係藉由前壓腳301對導線34加壓，於第2接合92上係藉由後壓腳302對導線34加壓。
根據本實施形態，能使導線34、楔形接合工具30及第2半導體晶片62b等互不干擾地進行接合。因此，可使半導體裝置10之製造良率提高。又，可使半導體裝置10之可靠性提高。
於本實施形態中，以使楔形接合工具30之前側朝向立體物即半導體晶片62(第2半導體晶片62b)方向(第1方向)之方式形成第1接合90。因此，能夠使第1接合墊66a(及形成於其上之第1接合90)與第2半 導體晶片62b接近而形成，從而可實現半導體裝置10之縮小化。
再者，於上述本實施形態之接合順序中，係先接合位於下側之第1接合墊66a，繼而接合位於上側之第2接合墊66b。若將此順序顛倒，便會產生以下阻礙。即，若為先接合位於上側之第2接合墊66b、繼而接合位於下側之第1接合墊66a之順序，便會產生以下阻礙。
於先接合位於上側之第2接合墊66b之情形時，導線34會向楔形接合工具30之前側陸續送出並延伸至位於下側之第1接合墊66a上。此時，導線34於由楔形接合工具30之前側(第1方向側)與第2半導體晶片62b之間夾住之位置處形成環。於使楔形接合工具30與第2半導體晶片62b(晶片端80)接近而配置之情形時，導線34與第2半導體晶片62b或楔形接合工具30接觸之可能性變高。
相對於此，於本實施形態中，楔形接合工具30最初於位於下側之第1接合墊66a上形成第1接合90，之後，沿到達位於前方向且上側之第2接合墊66b之軌跡而移動。藉此，導線34朝楔形接合工具30之後方陸續送出而形成環，因此導線34不會與楔形接合工具30或第2半導體晶片62b等接觸。
再者，上述圖2至圖10所示之半導體裝置10係為了理解說明而簡化表示之半導體裝置，實際上，可應用於例如圖12所示之由複數個半導體晶片62積層而成之積層型半導體裝置10中。圖12中，表示將複數個半導體晶片62以中途回折之階梯狀而積層於配線基板60上之半導體裝置10之一例。於此顯示將8塊半導體晶片62積層之一例，但積層數可任意地設定。於半導體晶片62之間設置有晶粒黏著材82。藉由晶粒黏著材82將複數個導體晶片62接著固定。各半導體晶片62藉由導線34而與配線基板60電性連接。
圖13係模式性表示本實施形態之導線形狀之圖之一例。如圖13所示，第1接合90具有壓接部72及尾部76。又，第2接合92具有壓接部 72及斷裂部78。若自第1接合90觀察時將朝第2接合92之方向設為前方向(第1方向)，則於第1接合90上，尾部76朝向前方向。導線34朝第1接合90之壓接部72之後方向(第2方向)連接，一旦延伸至後方向之後，便朝前方向繪出環並彎曲，與第2接合92連接。導線34作為整體而形成為朝上凸之環形狀。於第2接合92上，斷裂部78設置於壓接部72之前方向之端部。導線34與第2接合92之壓接部72之後方向之端部連接。再者，圖13中之方向與如下方向一致，即，由楔形接合工具30進行接合時將對應於前壓腳301側之方向設為前，且將對應於後壓腳302側之方向設為後。
圖14(A)係模式性表示配線基板60、第1半導體晶片62a及第2半導體晶片62b之俯視圖之一例。於圖14(A)中，省略導線34、第1接合90及第2接合92而表示。圖14(B)係圖14(A)之14-14線之剖視圖之一例。再者，於圖14(A)中，將左右方向設為X方向，且將上下方向設為Y方向。又，於圖14(A)、(B)中，自第1接合墊66a觀察時將第2接合墊66b之方向設為前方向，且將其相反方向設為後方向。
於配線基板60上具備第1接合墊66a。於第2半導體晶片62b上具備第2接合墊66b。複數個第1接合墊66a及第2接合墊66b分別為例如長方形，且於圖中Y方向排列配置有複數個。第1接合墊66a與第2接合墊66b於圖中X方向(前後方向)上大致平行地配置。於X方向上，第2半導體晶片62b具有晶片端80。晶片端80位於第1接合墊66a與第2接合墊66b之間。
第1接合墊66a具有與晶片端80接近之邊67a，邊67a具有寬度W1。第2接合墊66b於遠離晶片端80之方向(第1方向)上具有邊67b，邊67b具有寬度W2。形成於第1接合墊66a上之第1接合90之尾部76於自第1接合墊66a觀察時朝向晶片端80及第2接合墊66b方向(前方向、第1方向)，且朝向寬度W1之範圍內之方向。藉此，可抑制相鄰之第1接 合墊66a間之短路，因此有助於良率提高。
又，第2接合墊66b上之第2接合92之斷裂部74於自第2接合墊66b觀察時朝向遠離晶片端80及第2接合墊66b之方向(前方向、第1方向)，且朝向寬度W2之範圍內之方向。藉此，導線34之環亦大致存在於寬度W2內之區域，從而可抑制相鄰之第2接合墊66b間之短路，因此有助於良率提高。
(其他實施形態)
上述說明之實施形態可應用於各種半導體裝置。例如，亦可以應用於NAND(Not AND，與非)型或NOR(Not OR，或非)型之快閃記憶體、EPROM(Erasable Programmable Read Only Memory，可擦可編程唯讀記憶體)、或DRAM(Dynamic Random Access Memory，動態隨機存取記憶體)、SRAM(Static Random Access Memory，靜態隨機存取記憶體)及其他半導體儲存裝置、或各種邏輯裝置及其他半導體裝置。
如上所述，對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提示者，並未意圖限定發明之範圍。該等新穎之實施形態能夠以其他各種形態而實施，且於不脫離發明主旨之範圍可進行各種省略、置換及變更。該等實施形態及其變化包含於發明之範圍及主旨，且包含於申請專利範圍所記載之發明及其均等範圍內。
10‧‧‧半導體裝置
12‧‧‧接合載置台
14‧‧‧XY平台
16‧‧‧支架
18‧‧‧臂部
20‧‧‧Z馬達
22‧‧‧超音波換能器
26‧‧‧焊頭
30‧‧‧楔形接合工具
30a‧‧‧插通孔
32‧‧‧捲盤
34‧‧‧導線
36‧‧‧夾板支架
38‧‧‧夾板托架
40‧‧‧夾板移動機構
44‧‧‧夾板開閉裝置
50‧‧‧電腦
60‧‧‧配線基板
100‧‧‧導線接合裝置
501‧‧‧控制部(CPU)
502‧‧‧記憶體
504‧‧‧接合程式
505‧‧‧控制資料
506‧‧‧夾板開閉介面電路
507‧‧‧超音波換能器介面電路
508‧‧‧Z馬達驅動介面電路
509‧‧‧載置台驅動介面電路
510‧‧‧內部匯流排

Claims (6)

  1. 一種導線接合裝置，其包含：載置台，其可載置配線基板，上述配線基板包含：第1接合墊、及設有第2接合墊之半導體晶片；臂部，其包含超音波換能器，該臂部可安裝工具，該工具包含位於上述載置台側之第1腳、及與上述第1腳並排設置之第2腳，且於上述第1腳與上述第2腳之間形成有插通口；夾板(clamper)；及控制部，其控制上述臂部與上述夾板之動作及導線之接合；上述導線能以穿過上述工具之插通口而向上述第1腳側突出之方式導出；上述控制部控制上述臂部；使上述工具於朝向上述載置台之方向移動而使其位於上述第1接合墊上，以上述第1腳壓接上述導線之突出部分而形成第1接合；一面使上述工具於與朝向上述載置台之方向為相反方向且斜上方向移動，一面陸續送出上述導線；一面使上述工具再次於朝向上述載置台之方向移動，一面於導線形成環；使上述工具位於上述第2接合墊上；將上述導線之突出部分壓接於上述第2接合墊而形成第2接合；且將上述導線以上述夾板夾住之狀態下，使於朝向上述載置台之方向的相反方向移動，形成上述導線之斷裂部。
  2. 如請求項1之導線接合裝置，其中 上述控制部係：使上述工具於與朝向上述載置台之方向為相反方向移動後，且於進而藉由使上述工具於上述相反方向且斜上方向移動而陸續送出上述導線之前，進行以使上述工具於下方向移動之方式操作臂部，在上述導線形成扭結之控制。
  3. 如請求項1或2之導線接合裝置，其中上述控制部進行如下控制：於形成上述第1接合時，藉由上述第1腳將上述導線壓接於第1接合墊，於形成上述第2接合時，藉由上述第2腳將上述導線壓接於第2接合墊。
  4. 一種半導體裝置，其包含：配線基板；半導體晶片，其配置於上述配線基板上，並包含端部；第1接合墊，其設置於上述配線基板上；第2接合墊，其設置於上述半導體晶片上；及導線，其連接上述第1接合墊及上述第2接合墊，並包含：第1壓接部，其設置於上述第1接合墊上；尾部，其位於比上述第1壓接部更靠上述端部側；第2壓接部，其設置於上述半導體晶片上；及斷裂部，其位於自上述第2壓接部觀察時上述端部之相反側。
  5. 如請求項4之半導體裝置，其中於上述導線，設置有扭結。
  6. 如請求項4或5之半導體裝置，其中上述第1接合墊之形狀為長方形，上述長方形包含位於比上述 第1壓接部更靠上述端部側之一邊；上述尾部朝向著包含上述一邊之寬度範圍內之方向；上述第2接合墊之形狀為長方形，上述長方形包含位於自上述第2壓接部觀察時上述端部相反側之一邊；且上述斷裂部朝向著包含上述一邊之寬度範圍內之方向。
TW104107075A 2014-09-16 2015-03-05 導線接合裝置及半導體裝置 TWI615907B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014187680A JP2016062962A (ja) 2014-09-16 2014-09-16 ワイヤボンディング装置、及び半導体装置

Publications (2)

Publication Number Publication Date
TW201611927A TW201611927A (en) 2016-04-01
TWI615907B true TWI615907B (zh) 2018-02-21

Family

ID=55798081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107075A TWI615907B (zh) 2014-09-16 2015-03-05 導線接合裝置及半導體裝置

Country Status (3)

Country Link
JP (1) JP2016062962A (zh)
CN (1) CN105990167B (zh)
TW (1) TWI615907B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739379B (zh) 2019-04-24 2021-09-11 日商新川股份有限公司 半導體裝置、半導體裝置的製造方法、以及打線接合裝置
JP2022049485A (ja) 2020-09-16 2022-03-29 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422568A (en) * 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
JPS61214531A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd ウエツジおよびそれを用いたワイヤボンダ
CN1841690A (zh) * 2005-03-09 2006-10-04 雅马哈株式会社 使用引线框架制造物理量传感器的方法及使用的焊接装置
TWI350573B (en) * 2003-08-14 2011-10-11 Advanced Interconnect Tech Ltd Semiconductor device package and method for manufacturing same
TW201327700A (zh) * 2011-11-04 2013-07-01 Invensas Corp 接合楔
TWI404148B (zh) * 2006-01-06 2013-08-01 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
TW201421592A (zh) * 2012-11-16 2014-06-01 Shinkawa Kk 打線裝置以及半導體裝置的製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4422568A (en) * 1981-01-12 1983-12-27 Kulicke And Soffa Industries, Inc. Method of making constant bonding wire tail lengths
JPS61214531A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd ウエツジおよびそれを用いたワイヤボンダ
TWI350573B (en) * 2003-08-14 2011-10-11 Advanced Interconnect Tech Ltd Semiconductor device package and method for manufacturing same
CN1841690A (zh) * 2005-03-09 2006-10-04 雅马哈株式会社 使用引线框架制造物理量传感器的方法及使用的焊接装置
TWI404148B (zh) * 2006-01-06 2013-08-01 Renesas Electronics Corp Semiconductor device and manufacturing method thereof
TW201327700A (zh) * 2011-11-04 2013-07-01 Invensas Corp 接合楔
TW201421592A (zh) * 2012-11-16 2014-06-01 Shinkawa Kk 打線裝置以及半導體裝置的製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吳玉祥、戴志明，「楔形銲嘴與超音波銲線接合過程之研究」，中華技術學院學報，第36期，2007年6月，第181~196頁 *
吳玉祥、戴志明，「楔形銲嘴與超音波銲線接合過程之研究」，中華技術學院學報，第36期，2007年6月，第181~196頁。

Also Published As

Publication number Publication date
CN105990167A (zh) 2016-10-05
TW201611927A (en) 2016-04-01
CN105990167B (zh) 2019-08-02
JP2016062962A (ja) 2016-04-25

Similar Documents

Publication Publication Date Title
US9793236B2 (en) Wire-bonding apparatus and method of manufacturing semiconductor device
WO2014171160A1 (ja) 半導体装置および半導体装置の製造方法
JP4860128B2 (ja) ワイヤボンディング方法
US20080124547A1 (en) Partially insulation coated metal wire for wire bonding and wire bonding method for semiconductor package using the same
SG172906A1 (en) Wire bonding apparatus and wire bonding method
TWI615907B (zh) 導線接合裝置及半導體裝置
US9922952B2 (en) Method for producing semiconductor device, and wire-bonding apparatus
US9887174B2 (en) Semiconductor device manufacturing method, semiconductor device, and wire bonding apparatus
JP4666592B2 (ja) 半導体装置の製造方法
TWI555103B (zh) Semiconductor device and wedge - shaped engagement device
TWI527137B (zh) A bonding tool, a bonding device, and a semiconductor device
TWI543284B (zh) 半導體裝置的製造方法以及打線裝置
US9355989B2 (en) Wire bonding device and method of eliminating defective bonding wire
TW201308458A (zh) 導線接合裝置及半導體裝置之製造方法
JP2006310523A (ja) 半導体装置及びその製造方法、並びに、回路基板の接続方法
JP6973831B2 (ja) ワイヤボンディング装置
TWI816255B (zh) 打線結構、打線結構形成方法以及電子裝置
TWI581349B (zh) Semiconductor device manufacturing method
JPS58148432A (ja) ワイヤボンデイング方法
JPS59144141A (ja) ワイヤボンデイング装置
JP2006245495A (ja) ワイヤボンディング用キャピラリ及びワイヤボンディング装置