CN105981158B - 将sonos集成到cmos流程中的方法 - Google Patents

将sonos集成到cmos流程中的方法 Download PDF

Info

Publication number
CN105981158B
CN105981158B CN201480068500.7A CN201480068500A CN105981158B CN 105981158 B CN105981158 B CN 105981158B CN 201480068500 A CN201480068500 A CN 201480068500A CN 105981158 B CN105981158 B CN 105981158B
Authority
CN
China
Prior art keywords
layer
nvm
transistor
dielectric stack
charge trapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480068500.7A
Other languages
English (en)
Other versions
CN105981158A (zh
Inventor
克里希纳斯瓦米·库马尔
范卡特拉曼·普拉哈卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Longitudinal Flash Storage Solutions Co., Ltd.
Original Assignee
Longitudinal Flash Storage Solutions Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Longitudinal Flash Storage Solutions Co Ltd filed Critical Longitudinal Flash Storage Solutions Co Ltd
Publication of CN105981158A publication Critical patent/CN105981158A/zh
Application granted granted Critical
Publication of CN105981158B publication Critical patent/CN105981158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

描述了一种形成包括非易失性存储器(NVM)和MOS晶体管的存储单元的方法。在一个实施方案中，该方法包括：在衬底上的电介质堆叠之上沉积和图案化栅极层，以形成NVM晶体管的栅极，电介质堆叠包括覆盖衬底的表面的隧穿层、覆盖隧穿层的电荷俘获层和覆盖电荷俘获层的阻挡层；形成暴露NVM晶体管的源极和漏极(S/D)区的掩模；穿过掩模刻蚀电介质堆叠，以通过在NVM晶体管的S/D区中去除阻挡层和电荷俘获层的至少第一部分使电介质堆叠变薄；以及穿过变薄的电介质堆叠，将掺杂物注入到NVM晶体管的S/D区中以形成相邻于NVM晶体管的栅极的轻掺杂漏极。

Description

将SONOS集成到CMOS流程中的方法
相关申请的交叉引用
本申请是2014年6月16日提交的申请序列号为14/305,137的美国专利申请的继续申请，其根据美国法典第35卷第119条第e款要求享有在2014年1月21日提交的申请序列号为61/929,723的美国临时专利申请的优先权益，该美国临时专利申请以引用的方式并入本文。
技术领域
本公开一般涉及半导体设备，以及更具体地涉及包括嵌入了或集成地形成了基于SONOS的非易失性存储器(NVM)晶体管和金属氧化物半导体(MOS)晶体管的存储单元以及制造该存储单元的方法。
背景
对于许多应用来说，如片上系统(SOC)体系结构，期望的是基于在单个芯片上或衬底上的金属氧化物半导体(MOS)场效应晶体管和非易失性存储器(NVM)设备集成逻辑设备和接口电路。MOS晶体管一般是使用标准的或基准的互补金属氧化物半导体(CMOS)的过程流程进行制造的。NVM设备可包括基于硅-氧化物-氮化物-氧化物-半导体(SONOS)的晶体管，其包括电荷俘获栅极堆叠，其中存储的或俘获的电荷改变非易失性存储器晶体管的阈值电压以按逻辑1或0来存储信息。在SOC的体系结构里，这些不同的晶体管的集成是具有挑战性的,并且在将晶体管缩放到更小的几何形状时变得更成问题。
概述
描述了形成包括非易失性存储器(NVM)和MOS晶体管的存储单元的方法。在一个实施方案中，该方法包括：在衬底上的电介质堆叠之上沉积和图案化栅极层以形成NVM晶体管的栅极，电介质堆叠包括覆盖衬底的表面的隧穿层、覆盖隧穿层的电荷俘获层和覆盖电荷俘获层的阻挡层；形成暴露NVM晶体管的源极和漏极(S/D)区的掩模；穿过掩模刻蚀电介质堆叠，以通过去除在NVM晶体管的S/D区中的阻挡层和电荷俘获层的至少第一部分,以使电介质堆叠变薄；以及，穿过变薄的电介质堆叠，将掺杂物注入到NVM晶体管的S/D区，以形成邻近NVM晶体管的栅极的轻掺杂漏极。
附图简述
本发明的实施方案，根据以下的详细描述和根据附图和下面提供的附加的权利要求，本发明的实施方案将被更加充分地理解，其中：
图1是示出了用于制造包括非易失性存储器(NVM)晶体管和金属氧化物半导体(MOS)晶体管的存储单元的方法的实施方案的流程图，其包括在使用NVM LDD掩模形成邻近NVM晶体管的栅极的轻掺杂漏极(LDD)之前去除或使在NVM晶体管的源极和漏极区中的电介质堆叠变薄；
图2A-2R是示出了在根据图1的方法制造存储单元期间的存储单元的一部分的横截面图的框图；
图3是示出了用于利用NVM LDD掩模制造包括NVM晶体管和MOS晶体管的存储单元的方法的另一个实施方案的流程图，并且其包括在形成邻近于NVM晶体管的栅极的LDD之前形成第一间隔；
图4A-4G是示出了在根据图3的方法制造存储单元期间的存储单元的一部分的横截面图的框图；
图5是示出了用于利用单独的掩模来去除或变薄电介质堆叠来制造包括NVM晶体管和MOS晶体管的存储单元的方法的另一个实施方案的流程图；以及
图6A-6E是示出了在根据图5的方法制造存储单元期间的存储单元的一部分的横截面图的框图。
详细描述
本文参照附图描述了将非易失性存储器(NVM)晶体管集成到互补金属氧化物半导体(CMOS)里的制造过程或过程流程以生产存储单元的方法的实施方案。然而，特定的实施方案可在没有这些具体细节中的一个或多个细节的情况下实施，或结合其他已知的方法、材料和装置来实施。在下面的描述中，阐述了许多具体的细节，诸如具体的材料、尺寸和过程参数等，以提供对本发明的透彻理解。在其它实例中，公知的半导体设计和制造技术并没有被特别详细地描述，以避免不必要地使本发明变模糊的描述。对于贯穿本说明书的“实施方案”参考是指结合实施方案描述的特定特征、结构、材料或特性被包括在本发明的至少一个实施方案中。因此，在贯穿本说明书的各个地方出现的短语“在实施方案中”不一定是指本发明的同一实施方案。此外，特定的特征、结构、材料或特性可以以任何合适的方式与一个或多个实施方案结合。
术语“在......之上(over)”、“在......之下(under)”、“在......之间(between)”和“在......上(on)”，如本文所用，是指一个层相对于另一各层的相对位置。因此，例如，一个层沉积或放置在另一个层之上或之下可以是直接与该另一个层接触或可具有一个或多个中间层。而且，例如，一个层沉积或放置在多个层之间可以是直接与该多个层接触或可以具有一个或多个中间层。与此相反，在第二层“上”的第一层是与该第二层接触的。此外，一个层相对于另一个层的相对位置的提供，假定的是相对于起始衬底而不是考虑衬底的绝对方向进行操作沉积、修改和去除膜。
NVM晶体管可以包括使用硅-氧化物-氮化物-氧化物-硅(SONOS)或金属-氧化物-氮化物-氧化物-硅(MONOS)技术实现的存储器晶体管或设备。
参考图1和图2A到2R，现在将详细地描述将NVM晶体管集成或嵌入到CMOS过程流程的方法的实施方案。图1是示出如果在将离子注入到NVM晶体管的源极或漏极(S/D)区以形成NVM晶体管的LDD之前，利用NVM晶体管的轻掺杂漏极(LDD)掩模或NVM LDD掩模来从NVM晶体管的源极和漏极区使电介质堆叠变薄(如果不是去除的话)的方法或过程流程的实施方案的流程图。在本实施方案中，在使电介质堆叠变薄之前，第一间隔(间隔部1)形成于邻近NVM和金属氧化物半导体(MOS)晶体管的栅极的侧壁。图2A-2R是示出在根据图1的方法制造存储单元的期间的包括NVM晶体管和MOS晶体管的存储单元200的一部分的横截面图的框图。
参照图1和图2A，过程开始于在晶圆或衬底204中形成许多隔离结构202(步骤102)。隔离结构202使形成的存储单元与在衬底204的邻接的区域(未示出)中形成的存储单元隔离，和/或使在衬底的第一或NVM区208里形成的NVM晶体管206与在邻接的第二或MOS区212中形成的一个或多个MOS晶体管210隔离(其中只有一个示出)。隔离结构202包括电介质材料，例如氧化物或氮化物，并且可以通过任何包括但不限于浅沟槽隔离(STI)或硅的局部氧化(LOCOS)的常规技术形成。衬底204可以是任何适用于半导体设备制造的单晶或多晶的材料组成的块晶，或者可以包括合适的材料在衬底上形成的顶外延层。合适的材料包括但不限于硅、锗、硅-锗或III-V族化合物半导体材料。
一般地，如在示出的实施方案中，衬垫氧化层214形成在NVM区208及MOS区中的衬底204的表面216之上。衬垫氧化层214可以是厚度从约10纳米(nm)到约20纳米的二氧化硅(SiO2)，并可以通过热氧化过程或利用现场水汽生成(insitu steam generation，ISSG)生长。
参照图1和图2B，掺杂物然后穿过衬垫氧化层214被注入到衬底204以在NVM区208中形成阱，并且形成将在MOS区212中形成的MOS晶体管210的沟道218(步骤104)。可选地或可替代地，该阱可形成在MOS区212中，或同时形成在NVM区208和MOS区212中。被注入的掺杂物可以是任何类型和任何浓度的，并且可以以任何能量进行注入，包括形成NVM晶体管206和/或MOS晶体管210的阱或深阱所必需的和形成MOS晶体管的沟道所必需的能量。在图2B所示的特定实施方案中，合适的离子种类的掺杂物被注入以在NVM区中形成深N阱220。还应该理解的是，通过沉积掩模层(例如在衬底204的表面216上方的光刻胶或PR层)和在使用合适的离子种类前使用标准的光刻技术图案化掩模层来形成阱。
MOS晶体管210的沟道218在衬底204的MOS区212中形成。随着阱注入，通过沉积和图案化掩模层(例如在衬底204的表面216上方的光刻胶层)及以适当的能量注入适当的离子种类至适当的浓度形成沟道218。例如，可以以约10千电子伏(keV)到约100千电子伏(keV)的能量以及约l×10l2/cm-2到约l×10l4/cm-2的剂量注入BF2以形成N型MOS(NMOS)晶体管。P型MOS(PMOS)晶体管同样可以通过以任何合适的剂量和能量注入砷或磷离子来形成。
接着，参照图1和图2C，图案化的隧道掩模222在MOS区212上形成或形成为覆盖MOS区212，以及适当的能量和浓度的掺杂物被注入通过在隧道掩模中的窗口或开口以形成NVM晶体管206的沟道224，且覆盖NVM区208的隧道掩模和衬垫氧化层214被去除(步骤106)。隧道掩模222可以包括光刻胶层，或由图案化的氮化物或硅氮化物层形成的硬掩模。
在一个实施方案中，沟道224可以以约50到约500千电子伏(keV)的能量和约5×1011/cm-2到约5×10l2/cm-2的剂量注入硼离子(BF2)，以形成p沟道NVM晶体管206。可替代地，砷或磷可被注入通过衬垫氧化层214以形成n沟道NVM晶体管206。
例如，在湿清洗过程中，使用10:1的含有表面活性剂的缓冲氧化物刻蚀(BOE)，在NVM区208之上的衬垫氧化层214被穿过隧道掩模222去除。可替代地，湿清洗过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程进行。光刻胶隧道掩模222可以使用氧等离子而被干法去胶(ash)或剥离(strip)。硬掩模可以使用湿法或干法刻蚀过程被去除。
参照图1以及图2D-2E，多个电介质层，比如统一地表示为ONO层226的多个氧化物氮化物氧化物(ONO)层，形成或沉积在衬底204的表面216之上，ONO掩模(未示出)形成在ONO层上或覆盖在ONO层上，并且ONO层被刻蚀以从MOS区212去除ONO层，在NVM区208中形成电介质堆叠228(步骤108)。
参照图2E中所示的ONO层226的细节，电介质或ONO沉积开始于至少在衬底204的NVM区208中的NVM晶体管206的沟道224之上的隧穿层230的形成。隧穿层230可以是任何材料并具有任何适当的厚度以允许电荷载流子在所施加的栅极偏压下隧穿到上覆盖的电荷俘获层而当NVM晶体管206是无偏的时保持对泄漏的合适的势垒。在某些实施方案中，隧穿层230是二氧化硅、氮氧化硅或它们的组合，并且可以通过热氧化过程使用ISSG或自由基氧化来生长。
在一个实施方案中，二氧化硅隧穿层230可以在热氧化过程中热生长。例如，二氧化硅层可以利用干氧化在750摄氏度(℃)到800℃的含氧气体或空气中(例如氧气(O2)气体)生长。热氧化过程被实施的持续时间大约为50到150分钟，以通过氧化和消耗暴露的衬底的表面实现具有厚度为从约1.0纳米(nm)到大约3.0纳米的隧穿层230的生长。
在另一个实施方案中，二氧化硅隧穿层230可以在自由基氧化过程中生长，其涉及将氢气(H2)和氧气(O2)气体在没有点火事件的情况下以彼此大约1:1的比率流动到处理室，例如等离子体的形成，其或者一般被用于热解H2和O2以形成蒸汽。然而，H2和O2被允许在温度大约在约900℃到约1000℃的范围内在压力大约在约0.5托到约5托的范围内反应以在衬底的表面上形成自由基，例如，OH基、HO2基或O双基。自由基氧化过程被实施持续大约1到10分钟，以通过氧化和消耗曝露的衬底的表面而实现具有厚度从约1.0纳米(nm)到大约4.0纳米的隧穿层230的生长。应当理解的是，在这个附图中和在随后的图中，为清楚起见，隧穿层230的厚度是相对于衬垫氧化层214被夸大了大约7倍之厚。在自由基氧化过程中生长的隧穿层230是较致密的，并且以比由湿氧化技术形成的隧穿层基本上在每立方厘米上更少的氢原子组成，甚至减小了厚度。在某些实施方案中，自由基氧化过程在批量处理的室中或能够处理多个衬底的炉膛中进行以提供高品质的隧穿层230而不影响制造设施可能需要的吞吐量(晶圆/小时)。
在另一个实施方案中，隧穿层230是通过化学气相沉积(CVD)或原子层沉积来进行沉积的，隧穿层230包括电介质层，其可以包括，但不限于二氧化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化锆、硅酸铪、硅酸锆、铪氧氮化物、氧化铪锆和氧化镧。在另一个实施方案中，隧穿层230是包括至少一个底层和一个顶层的多层隧穿层，该底层的材料例如但不限于二氧化硅或氮氧化硅，而该顶层的高k材料可以包括，但不限于氮化硅、氧化铝、氧化铪、氧化锆、硅酸铪、硅酸锆、铪氧氮化物、氧化铪锆和氧化镧。
再次参照图2E，电荷俘获层232形成在隧穿层230上或覆盖在隧穿层230上。一般地，如在示出的实施方案中，电荷俘获层是包括多个层的多层电荷俘获层，多个层包括更靠近隧穿层230的至少一个富氧的、基本上在下部的游离的电荷陷阱或第一电荷俘获层232a，以及相对于第一电荷俘获层在上部的或富硅的且贫氧的第二电荷俘获层232b，并且包括分布在多层电荷俘获层的大部分的电荷陷阱。
多层电荷俘获层232的第一电荷俘获层232a可包括氮化硅(Si3N4)、富硅氮化硅或硅氧氮化物(SiOxNy(Hz))。例如，第一电荷俘获层232a可以包括具有在约1.5纳米到约4.0纳米之间的厚度的氧氮化硅层，该氧氮化硅层通过CVD过程使用在比率上和在流速上适合于提供富硅和富氧的氮氧化物层的二氯硅烷(DCS)/氨气(NH3)和一氧化二氮(N2O)/NH3气体混合物来形成。
多层电荷俘获层的第二电荷俘获层232b然后在第一电荷俘获层232a之上形成。第二电荷俘获层232b可包括具有不同于第一电荷俘获层232a的氧、氮和/或硅的化学计量组成的硅氮化物和硅氧氮化物层。第二电荷俘获层232b可以包括具有在约2.0纳米和约10.0纳米之间的厚度的氧氮化硅层，且第二电荷俘获层232b可以通过CVD过程使用包括在比率上和在流速上适合于提供富硅和贫氧的顶部氮化物层的DCS/NH3和N2O/NH3的气体混合物的过程气体而被形成或被沉积。
如本文所用，术语“富氧”和“富硅”是相对于化学计量的氮化硅，或“氮化物”，在本领域中通常采用为具有(Si3N4)的化合物且具有大约为2.0的折射率(RI)。因此，“富氧”的氧氮化硅是指从化学计量的氮化硅向着更高的硅和氧重量百分比转变(即减少氮)。因此富氧的氧氮化硅膜更像二氧化硅并且RI朝着纯二氧化硅的RI(1.45)减少。类似地，本文描述的作为“富硅”的膜是指从化学计量的氮化硅向着更高的硅重量百分比和比“富氧”膜氧更少的转变。因此富硅的氧氮化硅膜更像硅并且RI朝着纯硅的RI(3.5)增加。
再次参照图2E，电介质层的数目还包括形成在电荷俘获层232上或覆盖在电荷俘获层232上的阻挡电介质层或阻挡层234。在一个实施方案中，阻挡层234可以包括在下面的第二电荷俘获层232b的氮化硅的被氧化的部分，其随后通过现场水汽生成(ISSG)，或自由基氧化而被氧化以形成阻挡层234。在其他实施方案中，阻挡层234可包括氧化硅(SiO2)或氮氧化硅(SiON)，通过CVD而被沉积，并在一批或单一的具有或不具有诸如等离子体的点火事件的衬底处理室进行的。阻挡层234可以是具有基本上均匀的成分的单层氧化硅、具有在化学计量的成分上渐变的单层氮氧化硅或如在下面的实施方案中描述的，可以是包括至少一个下部的或覆盖第二电荷俘获层232b的第一阻挡层，以及覆盖第一阻挡层的第二阻挡层的多层阻挡层。
在一个实施方案中，阻挡层234可以包括通过CVD过程使用N20/NH3和DCS/NH3气体混合物形成的厚度在2.0纳米和4.0纳米之间的氮化硅、富硅氮化硅或富硅氮氧硅层。
ONO掩模(未示出)可包括光刻胶层，其被使用标准的光刻技术进行图案化以暴露MOS区212中的ONO层226，以及使用包括一个或多个步骤的任何合适的湿法刻蚀或干法刻蚀过程从MOS区212去除ONO层到在衬垫氧化层214上停止。例如，在一个实施方案中，干法刻蚀过程可包括，例如，在低压和适度的高功率(1600W)条件下使用氧气(O2)和如CHF3的含氟气体的第一刻蚀步骤，接着是在低压刻蚀和在适度的功率(大约500W)条件下在如CF4或CHF3的含氟气体的等离子体中的第二刻蚀步骤。
参照图1和图2F，进行栅氧化层或GOx预清洗，且MOS晶体管210的栅氧化层或GOx236形成在MOS区212中(步骤110)。GOx预清洗从MOS区212去除衬垫氧化层214。该清洗过程使在MOS区212中的衬底204准备用于栅氧化层生长。在一个示例性的实现中，衬垫氧化层214在使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)的湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀化学作用所进行的湿法清洗过程中被去除。在其他的实施方案中，为了仅去除阻挡层234的无用的部分，清洗处理化学作用被选择。
在一些实施方案中，在MOS区212中形成多个MOS晶体管的栅氧化层的氧化过程是双栅氧化过程以能够制造在MOS区212中的衬底204的表面216之上的用于高电压(HV)晶体管(比如输入-输出场效应晶体管(I/O FET))的第一厚栅氧化层和在另一个MOS区中的用于低电压(LV)晶体管的第二薄栅氧化层。应该理解的是，形成栅氧化层236的氧化过程将对阻挡层234几乎没有不利的影响。
接着，参照图1和图2G，栅极层被沉积和图案化以同时形成MOS晶体管210的栅极240和NVM晶体管206的栅极242(步骤112)。通常，栅极层是沉积在衬底204的基本上整个表面和所有的层及其形成的结构之上的保形层。然后使用标准的光刻技术形成图案化的光刻胶掩模(未示出)，栅极层被刻蚀以从未受掩模保护的区域去除栅极层并停止于栅氧化层236和电介质堆叠(阻挡层234)的上表面。
在一个实施方案中，栅极层包括掺杂的多晶硅或多晶硅层，该掺杂的多晶硅或多晶硅层使用化学气相沉积(CVD)沉积成厚度大约为30纳米到100纳米并使用标准的多晶硅刻蚀化学过程(比如CHF3或C2H2或HBr/O2)进行刻蚀，这对于栅氧化层236和电介质堆叠228的基础材料非常有选择性。多晶硅可以利用分别用于N-SONOS和P-SONOS的磷或硼中的任一个通过能量范围在20千电子伏特到50千电子伏特并且剂量范围在1×1015/平方厘米到5×1015/平方厘米的离子注入进行掺杂。
可选地，栅极层可以是多层栅极层，包括除多晶硅之外或代替多晶硅的如铝、钛或它们的混合物或合金的高逸出功的金属或P+金属组成的一个或多个层。
接着，参照图1，在这些实施方案中，其中栅极层是或者包括多晶硅层，方法还包括再氧化多晶硅以修复在刻蚀栅极层期间在栅极240、242的边缘处出现的任何损坏(步骤114)。栅极240、242被氧化的部分也作为多晶硅之上的钝化层，并且用于随后的掺杂物注入的屏蔽。在一些实施方案中，再氧化过程可包括将衬底204以及在其上形成的多晶硅栅极240、242在温度从大约900℃到大约1100℃的氧气中至少暴露大约5分钟到30分钟，以再氧化靠近栅极的被暴露的表面的多晶硅的一部分至大约1纳米到5纳米的深度。
参照图1和图2H和图2I，第一间隔层244被沉积和刻蚀以形成邻近MOS晶体管210和NVM晶体管206的多晶硅栅极240、242的第一侧壁间隔246(间隔部1)(步骤116)。第一间隔层244可包括电介质材料(例如氧化硅(SIO2)或氮化硅(SiN))的保形层，使用在本文中描述的任何已知的CVD技术，保形层被沉积至厚度为从大约10纳米至大约30纳米。在一个实施方案中，其中，间隔层244包括氮化硅，刻蚀可以以多种不同的方式实现或进行，包括，例如，以适度的功率(大约500W)在含氟气体(诸如CF4或CHF3)的等离子体中的低压的毯式刻蚀或间隔刻蚀。因为没有使用掩模且刻蚀是高度地各向异性的，基本上所有的间隔层244被从暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面刻蚀或去除，留下临近MOS晶体管210和NVM晶体管206的栅极的侧壁的第一间隔246。
接着，参考图1和图2J，MOS LDD掩模248被沉积和图案化，以及漏极扩展或LDD 250在MOS晶体管210的源极和漏极(S/D)区中通过以合适的能量和合适的浓度注入合适的离子种类(由箭头252代表)而被形成(步骤118)。例如，P型MOS晶体管210的LDD 250可通过以下方式来形成：沉积光刻胶并利用标准光刻技术图案化该光刻胶以在MOS LDD掩模248中形成MOS晶体管210的S/D区通过其而被暴露的开口以及以大约10到大约100千电子伏特(keV)的能量和大约1×1012/平方厘米到大约5×1014/平方厘米的剂量注入硼离子(BF2)通过光刻胶掩模。可选地，通过以20千电子伏到70千电子伏(KeV)的能量和2×1012/平方厘米到大约5×1012/平方厘米的剂量注入砷或磷，可以形成通过在MOS LDD掩模248中相同的开口的P型MOS晶体管210的袋形注入或环状注入(未示出)来形成。相似地，N型MOS晶体管210的LDD250可通过穿过适当地被图案化的光刻胶掩模以大约10千电子伏到大约100千电子伏特(keV)的能量和大约1×1012/平方厘米到大约5×1014/平方厘米的剂量注入砷或磷来形成。N型MOS晶体管210的环状注入或袋形注入也可利用硼(BF2)以5千电子伏到大约50千电子伏特的能量和1×1012/平方厘米到5×1012/平方厘米的剂量来完成穿过掩模。
参照图1和图2K，掩模254(例如ONO或NVM LDD掩模)在衬底204之上形成，暴露NVM晶体管206的源极和漏极(S/D)区(步骤120)。NVM LDD掩模254可以包括光刻胶层，或由从图案化的氮化物或硅氮化物层形成的硬掩模。
接着，参照图1和图2L到图2M，覆盖S/D区和通过在掩模254中的开口暴露的电介质堆叠228通过在NVM晶体管206的S/D区中去除阻挡层234和电荷俘获层232的至少第一部分而被刻蚀以使电介质堆叠变薄(步骤122)。在NVM晶体管206的S/D区中的电介质堆叠228从最初的大约175埃
Figure BDA0001018673870000111
的总堆叠厚度(这对注入到S/D区有不利的影响)向下变薄到大约30埃到大约40埃的厚度(这对注入到S/D区没有不利的影响)。在一些实施方案中，在电荷俘获层232中是包括第一电荷俘获层和第二电荷俘获层232a和232b的多层电荷俘获层，基本上整个上部的、第二电荷俘获层232b或大约90埃的电荷俘获层被去除。
在一个实施方案中，变薄是使用标准的氧化物刻蚀完成的，例如使用10:1的含有表面活性剂的缓冲氧化物刻蚀(BOE)的湿法刻蚀过程。可替代地，湿法刻蚀过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程进行。应该注意的是，虽然上述的刻蚀的化学过程对氮化物有选择性，已经发现以上述的浓度，上述过程还刻蚀在下面的电荷俘获层232的氮化硅或氮氧化硅，即使是以较慢的速度。
可替代地，使电介质堆叠228变薄可在多个步骤过程中完成，其中上述的氧化刻蚀后面跟随着氮化物刻蚀，例如，以适度功率(大约500W)在含氟气体(如CF4或CHF3)中的低压刻蚀。
在又一个替代实施方案中，使电介质堆叠228变薄可在单个步骤或多个步骤过程中完成，其中阻挡层234或阻挡层和至少一部分电荷俘获层232是在干刻蚀过程中去除的。在一个实施方案中，其中阻挡层234包括氧化物、电荷俘获层232包括氮化硅或氮氧化硅，干法刻蚀过程可包括，例如，以低压和适度的高功率(1600W)利用氧气(O2)和含氟气体(如CHF3)的第一刻蚀步骤，随后是如上文所述的第二步骤氮化物刻蚀。
接着，参照图1和图2N，在NVM晶体管206的S/D区中通过以合适的能量和合适的浓度穿过前述的ONO或NVM LDD掩模254中的开口注入合适的离子种类(由箭头258代表)，漏极扩展或LDD256被形成(步骤124)，并且NVM LDD掩模254被去除。光刻胶NVM LDD掩模254可通过使用如上述的氧等离子体的干法去胶或剥离而被去除。在一个实施方案中，LDD注入256可通过以大约5千电子伏到大约25千电子伏特(keV)的能量和大约5×1012/平方厘米到大约2×1014/平方厘米的剂量注入砷和磷来形成。可选地，P型NVM晶体管206的袋形注入或环状注入260可以通过以20千电子伏到70千电子伏(KeV)的能量和1×1012/平方厘米到大约5×1012/平方厘米的剂量注入砷或磷在NVM LDD掩模254中穿过相同的开口来形成。类似地，N型NVM晶体管206的袋形注入或环状注入260可以通过以10千电子伏到30千电子伏(KeV)的能量和1×1012/平方厘米到大约5×1012/平方厘米的剂量注入硼来形成。
接着，参照图1和图2O到图2P，第二间隔层被沉积和刻蚀以形成邻近NVM晶体管和MOS晶体管的第一侧壁间隔246的第二间隔262(步骤126)。第二间隔层可包括电介质材料(例如氧化硅(SiO2)或氮化硅(SiN))的保形层，使用在本文中描述的任何已知的CVD技术，保形层被沉积的厚度从大约10纳米至大约50纳米。如上述的关于第一间隔246的间隔刻蚀，没有使用掩模，并且因为刻蚀是高度地各向异性的，基本上全部第二间隔层从被暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面表面被刻蚀或去除，留下邻近MOS晶体管210和NVM晶体管206的栅极的侧壁的第二间隔262。
可选地或优选地，用于形成第二间隔262的刻蚀的化学过程、功率和持续时间被选择以进一步使NVM晶体管206的S/D区中的电介质堆叠228的一部分变薄或去除该电介质堆叠228的一部分。例如，在一个实施方案中，第二间隔层包括氮化硅以及刻蚀是利用在含氟气体(比如CF4或CHF3)的等离子体中的以适度的功率(大约500W)的低压毯式刻蚀或间隔刻蚀进行的，且基本上全部的下部的、第一电荷俘获层232a或大约25埃的电荷俘获层被去除，如图2P所示。
参照图1和图2Q，图案化的掩模(未示出)被形成，并且深处的源极和漏极注入被进行以形成NVM晶体管206和MOS晶体管210的源极和漏极(S/D)区264(步骤128)。图案化的掩模可包括被图案化以仅暴露NVM晶体管206和MOS晶体管210的S/D区的光刻胶掩模或硬掩模。对于PMOS，硼或BF2以20千电子伏特-50千电子伏特的能量和2×1015/平方厘米到5×1015/平方厘米的剂量被使用。对于NMOS，磷或砷以30千电子伏特-75千电子伏特的能量和2×1015/平方厘米到5×1015/平方厘米的剂量被使用。
参照图1和图2R，在NVM晶体管206的S/D区中剩下的任何电介质堆叠228以及在MOS晶体管210的S/D区中剩下的任何GOx236被去除，并且硅化物266形成在所有的S/D区中的衬底204的表面216之上(步骤130)。一般地，电介质堆叠228和GOx236可通过在本文中描述的任何氧化物和/或氮化物刻蚀而被去除。在一个特定的实施方案中，电介质堆叠228和GOx236通过湿法过程使用HF或对衬底204的材料有高度选择性的标准清洗(SC1)和SC2而被去除。SC1通常使用50℃到80℃的1:1:5的氢氧化氨(NH4OH)、过氧化氢(H2O2)和水(H2O)的溶液进行大约10分钟。SC2是短暂浸入到50℃到80℃的1:1:10的HCl、H2O2和H2O的溶液中。在硅化物形成的时候在S/D区中的衬底204的表面216上剩下的任何的电介质堆叠228和GOx236的去除是期望的，因为否则用于形成硅化物的金属和衬底的硅之间的硅化反应被阻挡且没有硅化物将被形成。硅化物过程可能是在本领域中通常使用的任何过程，通常包括预清洗刻蚀、镍金属沉积、退火和湿法剥离。接着是第二退火。
最后，标准的或基准的CMOS过程流程被继续以基本上完成存储器200的前端设备的制造。
现在将参考图3和图4A到图4G详细地描述将NVM晶体管集成或嵌入到CMOS过程流程的方法的另一个实施方案。图3是示出了NVM晶体管LDD掩模或NVM LDD掩模在注入离子到S/D区之前从NVM晶体管的S/D区使电介质堆叠变薄(如果不是去除的话)的方法或过程流程的实施方案的流程图，且其中在使电介质堆叠变薄之后，邻近NVM晶体管和MOS晶体管的栅极的侧壁处形成第一间隔(间隔部1)。图4A到图4G是示出了在根据图3的方法制造存储单元期间的包括NVM晶体管和MOS晶体管的存储单元200的一部分的横截面的框图。
正如上述的方法或过程流程，过程开始于在晶圆或衬底204中形成许多隔离结构202，注入掺杂物穿过衬垫氧化层214到衬底204形成在一个或多个NVM或MOS区中的阱，且形成将在MOS区形成的NVM晶体管和MOS晶体管的沟道，所有这些都如在图1中的步骤102到106和图2A到图2C中所描述的。接着，电介质堆叠228被沉积和图案化，如在步骤108中所描述的和在图2D和图2E中所显示的。最后，进行GOx预清洗以及GOx236被沉积，如在步骤108中所描述的和在图2F中所显示的。这时，存储单元200基本上和在图2F所示的以及上述内容中的情况相同。
参照图3和图4A，该方法继续，栅极层的沉积和图案化(未示出)以同时形成MOS晶体管210的栅极240和NVM晶体管206的栅极242(步骤302)。通常，栅极层是在衬底204和所有层及其上形成的结构的基本上整个表面之上沉积的导电的、保形层。然后图案化的光刻胶掩模(未示出)被使用标准的光刻技术来形成，且栅极层被刻蚀以从未受掩模保护的区域去除栅极层且该去除停止于栅氧化物236和电介质堆叠(阻挡层234)的上表面。
如上所述，栅极层可包括掺杂的多晶硅层和/或一个或多个金属层。
参照图3和图4B,掩模254(例如ONO或NVM LDD掩模)在衬底204之上形成，暴露NVM晶体管206的源极和漏极(S/D)区(步骤304)。
接着，参照图3和图4C到图4D,上覆于S/D区且穿过在掩模254中的开口被暴露的电介质堆叠228被刻蚀以通过去除在NVM晶体管206的S/D区中的阻挡层234和电荷俘获层232的至少第一部分而使电介质堆叠变薄(步骤306)。如上所述，在NVM晶体管206的S/D区中的电介质堆叠228从最初的大约175埃
Figure BDA0001018673870000151
的总的堆叠厚度(这对注入到S/D区有不利的影响)向下变薄到大约30埃到大约40埃的厚度(这对注入到S/D区没有不利的影响)。在一些实施方案中，电荷俘获层232是包括第一电荷俘获层和第二电荷俘获层232a和232b的多层电荷俘获层，基本上整个上部的、第二电荷俘获层232b或大约90埃的电荷俘获层被去除。
在一个实施方案中，使用标准的氧化物刻蚀来完成变薄，例如使用10:1的含有表面活性剂的BOE的湿法刻蚀过程。可替代地，湿法刻蚀过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程来进行。应该注意的是，虽然上述的刻蚀化学过程以上述的浓度对氮化物有选择性，但是已经发现其也刻蚀在电荷俘获层232的下面的氮化硅或氮氧化硅，尽管是以较慢的速度。
可选地，使电介质堆叠228变薄可在多个步骤过程中完成，其中，上述的氧化刻蚀后面跟着是氮化物刻蚀，例如，以适度的功率(大约500W)在含氟气体(如CF4或CHF3)的等离子体里的低压刻蚀。
在又一个可选实施方案中，使电介质堆叠228变薄可在单个步骤或多个步骤的过程中完成，其中阻挡层234或者阻挡层和至少一部分电荷俘获层232是在干法刻蚀过程中被去除的。在一个实施方案中，在阻挡层234包括氧化物、电荷俘获层232包括氮化硅或氮氧化硅时，干法刻蚀过程可包括，例如，以低压和适度高的功率(1600W)利用氧气(O2)和含氟气体(如CHF3)的第一刻蚀步骤，然后是如上所述的第二氮化物刻蚀步骤。
接着，参照图3和图4E，在NVM晶体管206的S/D区中，通过以合适的能量和合适的浓度注入适当的离子种类穿过前述的ONO或NVM LDD掩模254中的开口(由箭头258表示)，形成漏极扩展或LDD 256(步骤308)，并且NVM LDD掩模254被去除。如上所述，光刻胶NVM LDD掩模254可通过使用氧等离子体来干法去胶或剥离而被去除。在一个实施方案中，LDD注入256可通过以大约5千电子伏特到大约25千电子伏特(keV)的能量和大约5×1012/平方厘米到大约2×1014/平方厘米的剂量注入砷和磷来形成。可选地，P型NVM晶体管206的袋形注入或环状注入260可以通过以20千电子伏到70千电子伏(KeV)的能量和2×1012/平方厘米到大约5×1012/平方厘米的剂量穿过在NVM LDD掩模254中的相同的开口注入砷或磷来形成。类似地，N型NVM晶体管206的袋形注入或环状注入260可以通过以10千电子伏到30千电子伏特(keV)的能量和1×1012/平方厘米到大约3×1012/平方厘米的剂量注入(BF2)来形成。
在其中栅极层或包括多晶硅层的那些实施方案中，多晶硅可被再氧化以修复在栅极层的刻蚀期间或使在NVM晶体管206的S/D区中的电介质堆叠变薄的期间在栅极240、242的边缘发生的任何损坏(步骤310)。在一个实施方案中，再氧化过程可包括将衬底204和在其上形成的多晶硅栅极240、242暴露在温度为大约900℃到大约1100℃的氧气中至少大约5分钟到30分钟，以再氧化邻近被暴露的栅极的表面的多晶硅的一部分至深度为大约1纳米到大约5纳米。
参照图3和图4F，第一间隔层(未在该图中示出)被沉积和刻蚀以形成邻近MOS晶体管210和NVM晶体管206的多晶硅栅极240、242的第一侧壁间隔246(间隔部1)(步骤312)。如上所述，第一间隔层244可包括电介质材料(例如氧化硅(SiO2)或氮化硅(SiN))的保形层，该保形层使用在本文中描述的任何已知的CVD技术而被积至厚度为大约10纳米至大约30纳米。在实施方案中，其中，间隔层244包括氮化硅，刻蚀可以以多种不同的方式来实现或进行，包括，例如，以适度的功率(大约500W)在含氟气体(诸如CF4或CHF3)的等离子体中的低压毯式刻蚀或间隔刻蚀。因为没有使用掩模且刻蚀是高度地各向异性的，所以基本上所有的间隔层244从被暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面被刻蚀或去除，留下临近MOS晶体管210和NVM晶体管206的栅极的侧壁的第一间隔246。
接着，参照图3和图4G，MOS LDD掩模248被沉积和图案化，以及漏极扩展或LDD250在MOS晶体管210的源极和漏极(S/D)区中通过以合适的能量和合适的浓度注入合适的离子种类(由箭头252代表)而被形成(步骤314)。如上所述，P型MOS晶体管210的LDD 250可以通过以大约10千电子伏特到大约100千电子伏特(keV)的能量和大约1×1012/平方厘米到大约5×1014/平方厘米的剂量注入硼离子(BF2)来形成，以及可通过以大约10千电子伏特到大约100千电子伏特(keV)的能量和大约1×1012/平方厘米到大约5×1014/平方厘米的剂量注入砷和磷形成N型MOS晶体管的LDD。可选地，MOS晶体管210的袋形注入或环状注入可通过以如上所述的合适的能量和合适的浓度注入合适的离子种类来形成。
最后，深度源极和漏极注入被执行以形成NVM晶体管206和MOS晶体管210的源极和漏极(S/D)区264，在NVM晶体管206的S/D区中剩下的任何电介质堆叠228以及在MOS晶体管210的S/D区中剩下的任何GOx 236被去除，在全部S/D区中的衬底204的表面216之上形成硅化物266，以及标准的或基准的CMOS过程流程被继续以基本上完成存储单元200的前端设备的制造(步骤316)。如上所述，电介质堆叠228和GOx 236可通过在本文中描述的任何氧化物和/或氮化物刻蚀(包括使用HF或标准的清洗(SC1)和SC2的湿法过程)被去除。硅化物过程可以是在本领域中通常使用的任何过程，通常包括预清洗刻蚀、镍金属沉积、退火和湿法剥离。
参考图5和图6A到图6E，现在将详细地描述将NVM晶体管集成或嵌入到CMOS过程流程的方法的另一个实施方案。图5是示出了一个方法或过程流程的实施方案的流程图，其中在形成邻近NVM晶体管和MOS晶体管的栅极的侧壁的第一间隔(间隔部1)以及将离子注入到NVM晶体管的S/D区中形成LDD 256之前，单独的掩模，而非NVM LDD掩模254，被用来从NVM晶体管的S/D区使电介质堆叠变薄(如果不是去除的话)。图6A到图6E是示出了在根据图5的方法制造存储单元期间的包括NVM晶体管和MOS晶体管的存储单元200的一部分的横截面框图。
正如上述的方法和过程流程，过程开始于在晶圆或衬底204中形成多个隔离结构202，将掺杂物穿过衬垫氧化层214注入到衬底204，在一个或多个NVM或MOS区中形成阱，以及形成将被形成在MOS区中的NVM和MOS晶体管的沟道，全都如在图1的步骤102到106和图2A到图2C中所描述的那样。接着，电介质堆叠228被沉积和图案化，如在步骤108里所描述的和在图2D和图2E所示。最后，进行GOx预清洗以及GOx 236被沉积，如在步骤108里所描述的和在图2F所示。这时，存储单元200基本上和图2F所示的和以上描述的存储单元相同。
参照图5和图64A，该方法继续沉积和图案化栅极层(未示出)以同时形成MOS晶体管210的栅极240和NVM晶体管206的栅极242(步骤502)。通常，栅极层是在衬底204的基本上整个表面之上沉积的导电的保形层，并且所有层和结构在其上形成。然后，图案化的光刻胶掩模(未示出)被使用标准的光刻技术来形成，且栅极层被刻蚀以从未受掩模保护区域去除栅极层并停止于栅氧化层236和电介质堆叠(阻挡层234)的上表面。如上所述，栅极层可包括掺杂的多晶硅层和/或一个或多个金属层。
参照图5和图6B，掩模268形成在衬底204之上，暴露了NVM晶体管206的源极和漏极(S/D)区(步骤504)。正如上述的NVM LDD掩模254那样，掩模268可以包括光刻胶层或由图案化的氮化物或硅氮化物层形成的硬掩模。在所示的实施方案中掩模268包括使用标准的光刻法过程而被图案化的光刻胶的层。
接着，参照图5和图4C到图6D，覆盖S/D区并被穿过在掩模268中的开口暴露的电介质堆叠228，被刻蚀以通过去除在NVM晶体管206的S/D区中的阻挡层234和电荷俘获层232的至少第一部分，而使电介质堆叠变薄(步骤506)。如上所述，在NVM晶体管206的S/D区中的电介质堆叠228从最初的大约175埃的总堆叠厚度(这对注入到S/D区有不利的影响)向下变薄到大约30埃到大约40埃的厚度(这对随后的将掺杂物注入到NVM晶体管的S/D区中没有不利的影响)。在一些实施方案中，在电荷俘获层232是包括第一电荷俘获层和第二电荷俘获层232a和232b的多层电荷俘获层，基本上整个上部的、第二电荷俘获层232b或大约90埃的电荷俘获层被去除。
在一个实施方案中，使用标准的氧化物刻蚀来实现变薄，例如使用10:1的含有表面活性剂的BOE的湿法刻蚀过程。可替代地，湿法刻蚀过程可以使用20:1的BOE湿法刻蚀、50:1的氢氟酸(HF)湿法刻蚀、衬垫刻蚀或者任何其他类似的基于氢氟酸的湿法刻蚀的化学过程进行。应该注意的是，虽然上述的刻蚀的化学过程在上述浓度下对氮化物是有选择性，但是已经发现上述过程也刻蚀在电荷俘获层232下面的氮化硅或氮氧化硅，尽管是以较慢的速度。
可替代地，使电介质堆叠228变薄可在多个步骤过程中完成，其中上述的氧化刻蚀后面跟随着氮化物刻蚀，例如，以适度的功率(大约500W)在含氟气体(如CF4或CHF3)的等离子体里的低压刻蚀。
在又一个可选实施方案中，使电介质堆叠228变薄可在单个步骤或多个步骤过程中完成，其中阻挡层234或阻挡层和至少一部分电荷俘获层232是在干法刻蚀过程中被去除的。在一个实施方案中，在阻挡层234包括氧化物、电荷俘获层232包括氮化硅或氮氧化硅时，干法刻蚀过程可包括，例如，以低压和适度高的功率(1600W)利用氧气(O2)和含氟气体(如CHF3)进行第一刻蚀步骤，然后进行如上所述的第二氮化物刻蚀步骤。
接着，掩模268被去除，并且在栅极层是或包括多晶硅层的那些实施方案中，多晶硅可被再氧化以修复在刻蚀栅极层期间在栅极240、242的边缘处出现的任何损坏(步骤508)。如上所述，掩模268可通过使用氧等离子体干法去胶或剥离而被去除。再氧化过程可包括将衬底204和在其上形成的多晶硅栅极240、242暴露在温度从大约900℃到1100℃的氧气中至少大约5分钟到30分钟，以再氧化靠近被暴露的栅极的表面的多晶硅的一部分至大约1纳米到5纳米的深度。
参照图5和图6E，第一间隔层(未在这个图中显示)被沉积和刻蚀以形成邻近MOS晶体管210和NVM晶体管206的多晶硅栅极240、242的第一侧壁间隔246(间隔部1)(步骤510)。如上所述，第一间隔层244可包括电介质材料(例如氧化硅(SiO2)或氮化硅(SiN))的保形层，该保形层使用在本文中描述的任何已知的CVD技术而被沉积到厚度为大约10纳米至大约30纳米。在一个实施方案中，其中，间隔层244包括氮化硅，刻蚀可以以多种不同的方式实现或进行，包括，例如，以适度的功率(大约500W)在含氟气体(诸如CF4或CHF3)的等离子体里进行低压的毯式刻蚀或间隔刻蚀。因为没有使用掩模且刻蚀是高度地各向异性的，基本上全部间隔层244被刻蚀或从被暴露的栅氧化层236和电介质堆叠228的表面以及平行于衬底204的表面216的栅极240、242的水平面被去除，留下临近MOS晶体管210和NVM晶体管206的栅极的侧壁的第一间隔246。
接着，MOS LDD掩模和NVM LDD掩模可在衬底204的表面216之上顺序地形成，并进行适当的注入以形成MOS晶体管和NVM晶体管的轻掺杂漏极扩展(LDD 250和256)和袋形注入或环状注入260，如在上面的步骤118和124中描述的那样。
最后，进行深度源极和漏极注入以形成NVM晶体管206和MOS晶体管210的源极和漏极(S/D)区264，并且在NVM晶体管206的S/D区中剩下的任何电介质堆叠228和在MOS晶体管210的S/D区中剩下的任何GOx 236被去除。硅化物266然后可形成在所有的S/D区中的衬底204的表面216之上，以及继续标准的或基准的CMOS过程流程以基本上完成存储单元200的前端设备的制造(步骤514)。
尽管本方法的实施方案使用单独的掩模来使在NVM晶体管的S/D区之上的电介质堆叠变薄，但是单独的掩模的使用以及在变薄后进行的多晶硅再氧化(步骤508)大大降低了在下面的层的刻蚀缺陷。同样，应该理解的是，单独的掩模268可使用和用于形成NVM LDD掩模254的相同的掩模板而被形成或图案化，从而避免将多余的掩模引入到过程流程里而带来很多费用。
这样，描述了包括嵌入了或集成地形成了基于ONO的NVM晶体管和MOS晶体管的用于制造存储单元的方法的实施方案。尽管本公开已参照特定的示例性实施方案进行描述，但明显的是，对这些实施方案可以作出各种修改和改变而不背离本公开的广泛的精神范围。因此，本说明书和附图应被视为是示例性的，而不是限制性的。
根据37C.F.R.§1.72(b)提供了本公开的摘要，该37C.F.R.§1.72(b)要求摘要允许读者快速弄清本技术公开的一个或多个实施方案的本质。其被提交时为了有助于理解，而不是用来解释或限制要求主张的范围或含义。另外，在前述的详细描述中，可以看出，出于简化本公开的目的，各个特征被一起组合在在单个实施方案中。然而，本公开的这个方法不是要被解释为反映所要求保护的实施方案需要比明确地列举在每个权利要求中的特征更多的特征。相反，如以下权利要求所反映的，发明主题依赖于比单个公开实施方案的所有特征更少的特征。因此，下面的权利要求以此方式并入详细的描述，其中每一条权利要求以其自身作为单独的实施方案。
说明书中对一个实施方案或实施方案的参考指的是，结合实施方式描述的特定的特征、结构或特性被包括在电路和方法至少一个实施方案中。在说明书中各个地方出现的短语一个实施方案不一定都指代相同的实施方案。

Claims (15)

1.一种形成包括非易失性存储器NVM晶体管和金属氧化物半导体MOS晶体管的存储单元的方法，包括：
在衬底上的电介质堆叠之上沉积和图案化栅极层以形成所述NVM晶体管的栅极，所述电介质堆叠包括覆盖所述衬底的表面的隧穿层、覆盖所述隧穿层的电荷俘获层以及覆盖所述电荷俘获层的阻挡层；
形成暴露所述NVM晶体管的源极和漏极S/D区的掩模；
穿过所述掩模刻蚀所述电介质堆叠，以通过去除在所述NVM晶体管的S/D区中的所述电荷俘获层的至少第一部分和所述阻挡层而使所述电介质堆叠变薄；以及
穿过所述变薄的电介质堆叠将掺杂物注入到所述NVM晶体管的S/D区中，以形成邻近NVM晶体管的栅极的轻掺杂漏极LDD，
其中，沉积和图案化所述栅极层还包括在所述衬底的表面之上在其上没有所述电介质堆叠的区域中沉积和图案化所述栅极层，以同时形成在互补型金属硅CMOS晶体管的栅极，
其中，所述方法还包括：
在所述NVM晶体管的栅极、CMOS晶体管的栅极和所述衬底的表面之上沉积第一间隔层，以及各向异性地刻蚀所述第一间隔层以形成邻近所述NVM晶体管和所述CMOS晶体管的栅极的侧壁的第一间隔部，以及
在所述NVM晶体管的栅极、CMOS晶体管的栅极和所述衬底的表面之上沉积第二间隔层，并且各向异性地刻蚀所述第二间隔层以形成邻近所述NVM晶体管和所述CMOS晶体管的所述第一间隔部的第二间隔部，其中，所述第二间隔层包括氮化硅SiN，并且，其中，刻蚀所述第二间隔层包括去除所述NVM晶体管的S/D区中的所述电荷俘获层的至少第二部分。
2.根据权利要求1所述的方法，其中，所述电荷俘获层是至少包括覆盖所述隧穿层的第一电荷俘获层和覆盖所述第一电荷俘获层的第二电荷俘获层的多层电荷俘获层，并且，其中，去除所述电荷俘获层的所述至少第一部分包括去除所述NVM晶体管的S/D区中的所述第二电荷俘获层。
3.根据权利要求1所述的方法，其中，刻蚀所述电介质堆叠包括使所述电介质堆叠变薄到不会对随后将掺杂物注入到所述NVM晶体管的S/D区中有不利的影响的厚度。
4.根据权利要求3所述的方法，其中，刻蚀所述电介质堆叠包括使所述电介质堆叠从
Figure FDA0002175252750000021
的厚度变薄到
Figure FDA0002175252750000022
至
Figure FDA0002175252750000023
的厚度。
5.根据权利要求1所述的方法，其中，沉积和刻蚀所述第一间隔层以形成第一间隔部是在形成暴露所述NVM晶体管的S/D区的所述掩模之前完成的。
6.根据权利要求1所述的方法，其中，在穿过所述掩模刻蚀所述电介质堆叠以使所述电介质堆叠变薄之后在所述NVM晶体管的所述S/D区中剩下的所述隧穿层和所述电荷俘获层的第二部分保护在所述S/D区中的所述衬底的表面在所述第一间隔部和所述第二间隔部的形成期间免受损坏。
7.根据权利要求1所述的方法，其中，栅极层包括多晶硅，并且，其中，所述方法还包括在沉积和图案化所述栅极层之后再氧化所述多晶硅，以形成所述NVM晶体管的多晶硅栅极。
8.根据权利要求7所述的方法，其中，所述电介质堆叠包括氧化物-氮化物-氧化物ONO堆叠，并且所述NVM晶体管包括硅-氧化物-氮化物-氧化物-硅SONOS晶体管。
9.根据权利要求1所述的方法，其中，所述隧穿层或所述阻挡层中的至少一个包括高k材料。
10.根据权利要求1所述的方法，其中，在使所述电介质堆叠变薄之前被形成暴露所述NVM晶体管的S/D区的所述掩模是LDD掩模，并且其中，将掺杂物注入到所述NVM晶体管的S/D区包括穿过在所述LDD掩模中的开口进行注入。
11.一种形成包括非易失性存储器NVM晶体管和金属氧化物半导体MOS晶体管的存储单元的方法，包括：
在衬底的第一区中沉积电介质堆叠，所述电介质堆叠包括覆盖所述衬底的表面的隧穿层、覆盖所述隧穿层的电荷俘获层和覆盖所述电荷俘获层的阻挡层；
在所述第一区中的所述电介质堆叠之上和在所述衬底的表面之上在所述衬底的其上没有沉积所述电介质堆叠的第二区中沉积栅极层；
图案化所述栅极层以同时形成在所述第一区中的所述NVM晶体管的栅极和在所述第一区中的互补型-金属-氧化物-硅CMOS晶体管的栅极；
形成具有暴露所述NVM晶体管的源极和漏极S/D区的开口的掩模；
穿过所述掩模中的开口刻蚀所述电介质堆叠，以通过去除在所述NVM晶体管的S/D区中的所述电荷俘获层的至少第一部分和所述阻挡层来使所述电介质堆叠变薄；以及
穿过变薄的电介质堆叠，将掺杂物注入到所述NVM晶体管的S/D区中，以形成邻近所述NVM晶体管的栅极的轻掺杂漏极LDD，
其中，栅极层包括多晶硅，并且，其中，所述方法还包括在所述NVM晶体管的栅极、CMOS晶体管的栅极和所述衬底的表面之上沉积间隔层，以及各向异性地刻蚀所述间隔层以形成邻近所述NVM晶体管和所述CMOS晶体管的栅极的侧壁的间隔部，以及再氧化所述多晶硅，
其中，在将掺杂物注入到所述NVM晶体管的S/D区中之后完成沉积和刻蚀所述间隔层以形成间隔部并再氧化所述多晶硅，并且其中，在穿过所述掩模刻蚀所述电介质堆叠以使所述电介质堆叠变薄之后，在所述NVM晶体管的所述S/D区中剩下的所述隧穿层和所述电荷俘获层的第二部分保护在所述S/D区中的所述衬底的表面在所述间隔部的形成期间免受损坏。
12.根据权利要求11所述的方法，其中，所述电荷俘获层是至少包括覆盖所述隧穿层的第一电荷俘获层和覆盖所述第一电荷俘获层的第二电荷俘获层的多层电荷俘获层，并且其中，去除所述电荷俘获层的所述至少第一部分包括去除所述NVM晶体管的S/D区中的所述第二电荷俘获层。
13.根据权利要求11所述的方法，其中，在形成暴露所述NVM晶体管的S/D区的所述掩模之前，完成沉积和刻蚀所述间隔层以形成间隔部和再氧化所述多晶硅。
14.一种形成包括非易失性存储器NVM晶体管和金属氧化物半导体MOS晶体管的存储单元的方法，包括：
在衬底之上沉积和图案化多晶硅栅极层，以在电介质堆叠上形成所述NVM晶体管的栅极，所述电介质堆叠包括覆盖所述衬底的表面的隧穿层、覆盖所述隧穿层的电荷俘获层以及覆盖所述电荷俘获层的阻挡层，同时在所述衬底上的栅氧化层上形成互补型-金属-氧化物-硅CMOS晶体管的栅极；
形成暴露所述NVM晶体管的源极和漏极S/D区的掩模；
穿过所述掩模刻蚀所述电介质堆叠，以通过去除在所述NVM晶体管的S/D区中的所述电荷俘获层的至少第一部分和所述阻挡层，使所述电介质堆叠变薄；以及
再氧化所述多晶硅栅极层；
在所述NVM晶体管和CMOS晶体管的栅极和所述衬底的表面之上沉积间隔层，以及各向异性地干法刻蚀所述间隔层以形成邻近所述NVM晶体管和所述CMOS晶体管的栅极的侧壁的间隔部；以及
形成包括暴露所述NVM晶体管的S/D区的开口的轻掺杂漏极LDD掩模，以及穿过变薄的电介质堆叠，将掺杂物注入到所述NVM晶体管的S/D区中以形成邻近所述NVM晶体管的栅极的LDD，
其中，在将掺杂物注入到所述NVM晶体管的S/D区中之后完成沉积和刻蚀所述间隔层以形成间隔部并再氧化所述多晶硅栅极层，并且其中，在穿过所述掩模刻蚀所述电介质堆叠以使所述电介质堆叠变薄之后，在所述NVM晶体管的所述S/D区中剩下的所述隧穿层和所述电荷俘获层的第二部分保护在所述S/D区中的所述衬底的表面在所述间隔部的形成期间免受损坏。
15.根据权利要求14所述的方法，其中，形成所述LDD掩模还包括暴露所述CMOS晶体管的S/D区的开口，并且其中，注入掺杂物还包括穿过暴露所述CMOS晶体管的S/D区的这些开口注入掺杂物以同时形成邻近所述CMOS晶体管的栅极的LDD。
CN201480068500.7A 2014-01-21 2014-11-19 将sonos集成到cmos流程中的方法 Active CN105981158B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461929723P 2014-01-21 2014-01-21
US61/929,723 2014-01-21
US14/305,137 2014-06-16
US14/305,137 US8916432B1 (en) 2014-01-21 2014-06-16 Methods to integrate SONOS into CMOS flow
PCT/US2014/066397 WO2015112245A1 (en) 2014-01-21 2014-11-19 Methods to integrate sonos into cmos flow

Publications (2)

Publication Number Publication Date
CN105981158A CN105981158A (zh) 2016-09-28
CN105981158B true CN105981158B (zh) 2020-01-10

Family

ID=52101816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480068500.7A Active CN105981158B (zh) 2014-01-21 2014-11-19 将sonos集成到cmos流程中的方法

Country Status (6)

Country Link
US (2) US8916432B1 (zh)
KR (1) KR101878696B1 (zh)
CN (1) CN105981158B (zh)
DE (1) DE112014006222B4 (zh)
TW (2) TWI656608B (zh)
WO (1) WO2015112245A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2591472A (en) * 2020-01-28 2021-08-04 X Fab France Sas Method of forming asymmetric differential spacers for optimized MOSFET performance and optimized mosfet and SONOS co-integration

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
JP6518485B2 (ja) * 2015-03-30 2019-05-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
US9502307B1 (en) 2015-11-20 2016-11-22 International Business Machines Corporation Forming a semiconductor structure for reduced negative bias temperature instability
US9786664B2 (en) * 2016-02-10 2017-10-10 International Business Machines Corporation Fabricating a dual gate stack of a CMOS structure
US10115720B2 (en) 2016-04-15 2018-10-30 Magnachip Semiconductor, Ltd. Integrated semiconductor device and method for manufacturing the same
KR101780147B1 (ko) * 2016-04-15 2017-09-20 매그나칩 반도체 유한회사 다중 전압 반도체 소자 및 그 제조 방법
US9824895B1 (en) 2016-09-27 2017-11-21 Cypress Semiconductor Corporation Method of integration of ONO stack formation into thick gate oxide CMOS flow
CN106887433A (zh) * 2017-02-08 2017-06-23 上海华虹宏力半导体制造有限公司 Sonos工艺方法
CN106847678B (zh) * 2017-02-14 2020-01-24 上海华虹宏力半导体制造有限公司 一种解决ono结构刻蚀缺陷的方法
JP6889001B2 (ja) 2017-03-30 2021-06-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10872898B2 (en) * 2017-07-19 2020-12-22 Cypress Semiconductor Corporation Embedded non-volatile memory device and fabrication method of the same
JP2019079845A (ja) 2017-10-20 2019-05-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109801965B (zh) * 2017-11-17 2022-06-14 联华电子股份有限公司 具有双层间隙壁的晶体管及其形成方法
US10504990B2 (en) * 2017-11-21 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation features and methods of fabricating the same
JP2019102520A (ja) 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11355185B2 (en) * 2019-11-26 2022-06-07 Cypress Semiconductor Corporation Silicon-oxide-nitride-oxide-silicon multi-level non-volatile memory device and methods of fabrication thereof
WO2021142602A1 (en) * 2020-01-14 2021-07-22 Yangtze Memory Technologies Co., Ltd. Channel structure having tunneling layer with adjusted nitrogen weight percent and methods for forming the same
JP2021061450A (ja) * 2021-01-20 2021-04-15 セイコーエプソン株式会社 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1832115A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 闪存器件的栅极形成方法
CN101226965A (zh) * 2006-12-21 2008-07-23 三星电子株式会社 非易失性存储器件及其制造方法
CN101800200A (zh) * 2004-01-12 2010-08-11 斯班逊有限公司 Sonos记忆单元的互补位干扰改进及充电改进用的袋型布植

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2923995C2 (de) * 1979-06-13 1985-11-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von integrierten MOS-Schaltungen mit MOS-Transistoren und MNOS-Speichertransistoren in Silizium-Gate-Technologie
US4319395A (en) * 1979-06-28 1982-03-16 Motorola, Inc. Method of making self-aligned device
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US5120670A (en) * 1991-04-18 1992-06-09 National Semiconductor Corporation Thermal process for implementing the planarization inherent to stacked etch in virtual ground EPROM memories
JP3358663B2 (ja) * 1991-10-25 2002-12-24 ローム株式会社 半導体記憶装置およびその記憶情報読出方法
JP2925868B2 (ja) * 1992-12-11 1999-07-28 ローム株式会社 半導体装置の製造方法
KR0163932B1 (ko) * 1995-02-24 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 화소부분의 엘디디 구조 및 그 제조방법
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
US6069382A (en) * 1998-02-11 2000-05-30 Cypress Semiconductor Corp. Non-volatile memory cell having a high coupling ratio
US6348711B1 (en) * 1998-05-20 2002-02-19 Saifun Semiconductors Ltd. NROM cell with self-aligned programming and erasure areas
US6346442B1 (en) * 1999-02-04 2002-02-12 Tower Semiconductor Ltd. Methods for fabricating a semiconductor chip having CMOS devices and a fieldless array
US6399446B1 (en) * 1999-10-29 2002-06-04 Advanced Micro Devices, Inc. Process for fabricating high density memory cells using a metallic hard mask
US6410388B1 (en) * 2000-02-15 2002-06-25 Advanced Micro Devices, Inc. Process for optimizing pocket implant profile by RTA implant annealing for a non-volatile semiconductor device
US6417081B1 (en) * 2000-05-16 2002-07-09 Advanced Micro Devices, Inc. Process for reduction of capacitance of a bitline for a non-volatile memory cell
US6562683B1 (en) * 2000-08-31 2003-05-13 Advanced Micro Devices, Inc. Bit-line oxidation by removing ONO oxide prior to bit-line implant
US6465306B1 (en) * 2000-11-28 2002-10-15 Advanced Micro Devices, Inc. Simultaneous formation of charge storage and bitline to wordline isolation
US6468865B1 (en) * 2000-11-28 2002-10-22 Advanced Micro Devices, Inc. Method of simultaneous formation of bitline isolation and periphery oxide
US6642584B2 (en) * 2001-01-30 2003-11-04 International Business Machines Corporation Dual work function semiconductor structure with borderless contact and method of fabricating the same
TW580729B (en) * 2001-02-23 2004-03-21 Macronix Int Co Ltd Method of avoiding electron secondary injection caused by pocket implantation process
TW480677B (en) * 2001-04-04 2002-03-21 Macronix Int Co Ltd Method of fabricating a nitride read only memory cell
US6576511B2 (en) * 2001-05-02 2003-06-10 Macronix International Co., Ltd. Method for forming nitride read only memory
US20020182829A1 (en) * 2001-05-31 2002-12-05 Chia-Hsing Chen Method for forming nitride read only memory with indium pocket region
US6436768B1 (en) * 2001-06-27 2002-08-20 Advanced Micro Devices, Inc. Source drain implant during ONO formation for improved isolation of SONOS devices
US20030040152A1 (en) * 2001-08-22 2003-02-27 Chen-Chin Liu Method of fabricating a NROM cell to prevent charging
EP1300888B1 (en) * 2001-10-08 2013-03-13 STMicroelectronics Srl Process for manufacturing a dual charge storage location memory cell
US20030232507A1 (en) * 2002-06-12 2003-12-18 Macronix International Co., Ltd. Method for fabricating a semiconductor device having an ONO film
JP2004095889A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及びその製造方法
US6784483B2 (en) * 2002-09-04 2004-08-31 Macronix International Co., Ltd. Method for preventing hole and electron movement in NROM devices
JP4164324B2 (ja) * 2002-09-19 2008-10-15 スパンション エルエルシー 半導体装置の製造方法
JP2004193226A (ja) * 2002-12-09 2004-07-08 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6867463B2 (en) * 2002-12-24 2005-03-15 Macronix International Co., Ltd. Silicon nitride read-only-memory
JP4009856B2 (ja) * 2003-06-30 2007-11-21 セイコーエプソン株式会社 半導体記憶装置およびその製造方法
US7015101B2 (en) 2003-10-09 2006-03-21 Chartered Semiconductor Manufacturing Ltd. Multi-level gate SONOS flash memory device with high voltage oxide and method for the fabrication thereof
US7067362B2 (en) 2003-10-17 2006-06-27 Chartered Semiconductor Manufacturing Ltd. Integrated circuit with protected implantation profiles and method for the formation thereof
US6869844B1 (en) * 2003-11-05 2005-03-22 Advanced Micro Device, Inc. Method and structure for protecting NROM devices from induced charge damage during device fabrication
US6808991B1 (en) * 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6962849B1 (en) * 2003-12-05 2005-11-08 Advanced Micro Devices, Inc. Hard mask spacer for sublithographic bitline
US6989320B2 (en) * 2004-05-11 2006-01-24 Advanced Micro Devices, Inc. Bitline implant utilizing dual poly
US7176113B1 (en) * 2004-06-07 2007-02-13 Spansion Llc LDC implant for mirrorbit to improve Vt roll-off and form sharper junction
KR100663344B1 (ko) * 2004-06-17 2007-01-02 삼성전자주식회사 적어도 두 개의 다른 채널농도를 갖는 비휘발성 플래시메모리 소자 및 그 제조방법
US20070026621A1 (en) * 2004-06-25 2007-02-01 Hag-Ju Cho Non-volatile semiconductor devices and methods of manufacturing the same
JP4370223B2 (ja) * 2004-08-16 2009-11-25 パナソニック株式会社 半導体装置の製造方法
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060084219A1 (en) * 2004-10-14 2006-04-20 Saifun Semiconductors, Ltd. Advanced NROM structure and method of fabrication
US7238974B2 (en) * 2004-10-29 2007-07-03 Infineon Technologies Ag Semiconductor device and method of producing a semiconductor device
US7227234B2 (en) 2004-12-14 2007-06-05 Tower Semiconductor Ltd. Embedded non-volatile memory cell with charge-trapping sidewall spacers
US7405441B2 (en) * 2005-03-11 2008-07-29 Infineon Technology Ag Semiconductor memory
US7816728B2 (en) 2005-04-12 2010-10-19 International Business Machines Corporation Structure and method of fabricating high-density trench-based non-volatile random access SONOS memory cells for SOC applications
US20060281255A1 (en) * 2005-06-14 2006-12-14 Chun-Jen Chiu Method for forming a sealed storage non-volative multiple-bit memory cell
US7763935B2 (en) * 2005-06-23 2010-07-27 Macronix International Co., Ltd. ONO formation of semiconductor memory device and method of fabricating the same
US7804126B2 (en) * 2005-07-18 2010-09-28 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7678674B1 (en) * 2005-08-26 2010-03-16 Spansion Llc Memory cell dual pocket implant
US7642158B2 (en) * 2005-09-30 2010-01-05 Infineon Technologies Ag Semiconductor memory device and method of production
US7514323B2 (en) 2005-11-28 2009-04-07 International Business Machines Corporation Vertical SOI trench SONOS cell
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US7791129B2 (en) * 2006-01-25 2010-09-07 Nec Corporation Semiconductor device and method of producing the same including a charge accumulation layer with differing charge trap surface density
US20080116447A1 (en) * 2006-11-20 2008-05-22 Atmel Corporation Non-volatile memory transistor with quantum well charge trap
CN100590853C (zh) * 2006-12-15 2010-02-17 中芯国际集成电路制造(上海)有限公司 半导体存储器及其形成方法
KR100827450B1 (ko) * 2007-05-18 2008-05-07 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8093128B2 (en) * 2007-05-25 2012-01-10 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US8871595B2 (en) * 2007-05-25 2014-10-28 Cypress Semiconductor Corporation Integration of non-volatile charge trap memory devices and logic CMOS devices
US7838923B2 (en) * 2007-08-09 2010-11-23 Macronix International Co., Ltd. Lateral pocket implant charge trapping devices
US8120095B2 (en) 2007-12-13 2012-02-21 International Business Machines Corporation High-density, trench-based non-volatile random access SONOS memory SOC applications
US8722484B2 (en) 2008-01-14 2014-05-13 Tower Semiconductor Ltd. High-K dielectric stack and method of fabricating same
US7799670B2 (en) * 2008-03-31 2010-09-21 Cypress Semiconductor Corporation Plasma oxidation of a memory layer to form a blocking layer in non-volatile charge trap memory devices
US8163660B2 (en) * 2008-05-15 2012-04-24 Cypress Semiconductor Corporation SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
KR20100080244A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시메모리 소자 및 그 제조방법
CN101958323A (zh) 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 Sonos快闪存储器单元及其形成方法
US8409950B1 (en) 2010-11-08 2013-04-02 Northrop Grumman Systems Corporation Method for integrating SONOS non-volatile memory into a sub-90 nm standard CMOS foundry process flow
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer
US20140183618A1 (en) 2011-08-05 2014-07-03 X-Fab Semiconductor Foundries Ag Semiconductor device
US8685813B2 (en) * 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
US8629025B2 (en) * 2012-02-23 2014-01-14 United Microelectronics Corp. Semiconductor device and method for fabricating semiconductor device
US9627213B2 (en) 2012-04-05 2017-04-18 X-Fab Semiconductor Foundries Ag Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
US8722496B1 (en) 2013-01-31 2014-05-13 Tower Semiconductor Ltd. Method for making embedded cost-efficient SONOS non-volatile memory
US9082867B2 (en) * 2013-01-31 2015-07-14 Tower Semiconductor Ltd. Embedded cost-efficient SONOS non-volatile memory
US8796098B1 (en) * 2013-02-26 2014-08-05 Cypress Semiconductor Corporation Embedded SONOS based memory cells
US8883624B1 (en) * 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
US8916432B1 (en) * 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
US9202701B1 (en) * 2014-12-17 2015-12-01 United Microelectronics Corp. Method for manufacturing silicon—oxide—nitride—oxide—silicon (SONOS) non-volatile memory cell

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800200A (zh) * 2004-01-12 2010-08-11 斯班逊有限公司 Sonos记忆单元的互补位干扰改进及充电改进用的袋型布植
CN1832115A (zh) * 2005-03-10 2006-09-13 海力士半导体有限公司 闪存器件的栅极形成方法
CN101226965A (zh) * 2006-12-21 2008-07-23 三星电子株式会社 非易失性存储器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2591472A (en) * 2020-01-28 2021-08-04 X Fab France Sas Method of forming asymmetric differential spacers for optimized MOSFET performance and optimized mosfet and SONOS co-integration

Also Published As

Publication number Publication date
CN105981158A (zh) 2016-09-28
US9893172B2 (en) 2018-02-13
DE112014006222T5 (de) 2016-11-03
DE112014006222B4 (de) 2022-06-23
US8916432B1 (en) 2014-12-23
KR101878696B1 (ko) 2018-08-16
KR20160108308A (ko) 2016-09-19
WO2015112245A1 (en) 2015-07-30
TWI656608B (zh) 2019-04-11
US20150287811A1 (en) 2015-10-08
TW201923982A (zh) 2019-06-16
TW201530696A (zh) 2015-08-01
DE112014006222T9 (de) 2016-12-29

Similar Documents

Publication Publication Date Title
CN105981158B (zh) 将sonos集成到cmos流程中的方法
US10784277B2 (en) Integration of a memory transistor into High-k, metal gate CMOS process flow
US9922988B2 (en) Embedded SONOS based memory cells
US9911613B2 (en) Method of fabricating a charge-trapping gate stack using a CMOS process flow
US10418373B2 (en) Method of ONO stack formation
TWI779080B (zh) 具有高介電常數金屬閘極的埋藏sonos及其之製造方法
US10002878B2 (en) Complementary SONOS integration into CMOS flow
TWI761505B (zh) 製造半導體裝置的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190603

Address after: Dublin, Ireland

Applicant after: Longitudinal Flash Storage Solutions Co., Ltd.

Address before: American California

Applicant before: Cypress Semiconductor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant