CN105957892A - 屏蔽栅功率器件及其制造方法 - Google Patents

屏蔽栅功率器件及其制造方法 Download PDF

Info

Publication number
CN105957892A
CN105957892A CN201610284903.6A CN201610284903A CN105957892A CN 105957892 A CN105957892 A CN 105957892A CN 201610284903 A CN201610284903 A CN 201610284903A CN 105957892 A CN105957892 A CN 105957892A
Authority
CN
China
Prior art keywords
film
groove
oxide
bucking electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610284903.6A
Other languages
English (en)
Other versions
CN105957892B (zh
Inventor
肖胜安
李东升
曾大杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shangyangtong Technology Co ltd
Original Assignee
Sanrise Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanrise Technology Co ltd filed Critical Sanrise Technology Co ltd
Priority to CN201610284903.6A priority Critical patent/CN105957892B/zh
Publication of CN105957892A publication Critical patent/CN105957892A/zh
Application granted granted Critical
Publication of CN105957892B publication Critical patent/CN105957892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种屏蔽栅功率器件，导通区原胞的栅极结构包括：形成于沟槽中的屏蔽电极和沟槽栅电极，屏蔽电极和沟槽的底部表面和侧面之间的屏蔽介质膜的厚度在从沟槽的顶部到底部纵向上逐渐增加；在沿沟槽的宽度方向的剖面上，屏蔽电极的顶部呈上凸的弧形，在弧形底部呈顶角在底部的三角形结构或者呈下窄上宽的梯形结构；在器件反向偏置时，屏蔽电极对漂移区进行横向耗尽，从沟槽的顶部到底部方向上，屏蔽介质膜的厚度呈逐渐增加的结构使漂移区的电场强度分布的均匀性增加。本发明还公开了一种屏蔽栅功率器件的制造方法。本发明能提高器件的击穿电压，降低器件的比导通电阻，改善器件的性能，能提高器件的可靠性。

Description

屏蔽栅功率器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种屏蔽栅功率器件；本发明还涉及一种屏蔽栅功率器件的制造方法。
背景技术
如图1所示，是现有屏蔽栅功率器件的结构示意图；现有屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞包括：
形成于半导体衬底如硅衬底101表面的N型外延层102，在N型外延层102形成有沟槽511，屏蔽电极411由填充于所述沟槽511底部的多晶硅组成，沟槽栅电极421由填充于沟槽511的顶部的多晶硅组成；屏蔽电极411和沟槽511的底部表面和侧面之间隔离有屏蔽介质膜311；屏蔽电极411和沟槽栅电极421之间隔离有栅极间隔离介质膜321；沟槽栅电极421和沟槽511侧面之间隔离有栅介质膜331；其中，屏蔽介质膜311、栅极间隔离介质膜321和栅介质膜331都能为氧化膜。
P阱201形成于N型外延层102顶部并作为沟道区。由N+区组成的源区203形成于沟道区201的表面；层间膜106覆盖形成有沟槽栅电极421和源区203的N型外延层102表面。接触孔71穿过层间膜106和源区203接触，在接触孔71底部形成有由P+区组成的沟道引出区202；接触孔71和正面金属层图形化后形成的源极81连接。
在导通区的外侧形成有栅电极连接区和屏蔽电极连接区，屏蔽电极连接区用于将屏蔽电极411的电极引出，栅电极连接区用于实现将沟槽栅电极421的电极即栅极引出。
屏蔽电极连接区中形成有沟槽512，一般沟槽512和沟槽511同时形成且相互连通；在沟槽511中填充有多晶硅412，通常多晶硅412和屏蔽电极411同时形成，但是对多晶硅412不进行回刻，从而使多晶硅412填充于沟槽512的整个深度范围内；多晶硅412和沟槽512的底部表面和侧面之间隔离有介质膜312，通常介质膜312和屏蔽介质膜311同时形成。多晶硅412和屏蔽电极411接触连接。在多晶硅412的顶部形成有接触孔72，接触孔72也连接到源极81所对应的正面金属层，即源极81也同时作为屏蔽栅金属电极。由于沟槽512的顶部要形成接触孔72，故沟槽512的宽度 一般设置的比沟槽511的大。
栅电极连接区中形成有沟槽513，一般沟槽513和沟槽511同时形成且相互连通；通常在沟槽513中的填充结构也设置的和沟槽511中的一样，其中填充于沟槽513底部的多晶硅413和屏蔽电极411同时形成；填充于沟槽513顶部的多晶硅423和沟槽栅电极421同时形成；多晶硅413和沟槽513的底部的内部表面隔离的介质膜313和屏蔽介质膜311同时形成；多晶硅413和423之间的介质膜323和栅极间隔离介质膜321同时形成；多晶硅423和沟槽513顶部的侧面之间的介质膜333和栅介质膜331同时形成。在多晶硅423的顶部形成有接触孔73，接触孔73连接到正面金属层图形化后形成的栅极83。
现有屏蔽栅功率器件的漏极形成于半导体衬底101的底部，由P阱201底部的N型外延层102组成漂移区，屏蔽电极411与屏蔽电极411之间的漂移区102形成交替排列的结构，现有屏蔽栅功率器件在反向偏置状态下，屏蔽电极411和相邻的漂移区102会形成横向电场从而使得多晶硅屏蔽上411会对漂移区102进行横向耗尽，使得能被屏蔽电极411横向耗尽的区域的载流子浓度能够处于很高的浓度还能得到高的器件反向击穿电压，从而同时降低了器件的导通电阻和高的击穿电压，由于屏蔽电极411将栅极即沟槽栅电极421和漏区的漂移区隔断，使得器件的栅极-漏极之间的电容Cgd大幅减小，从而使得器件的开关损耗减低，并能适用更高频率的应用。
发明内容
本发明所要解决的技术问题是提供一种屏蔽栅功率器件，能提高器件的击穿电压并同时降低器件的比导通电阻，能提高器件的可靠性。为此，本发明还提供一种屏蔽栅功率器件的制造方法。
为解决上述技术问题，本发明提供的屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
沟槽，形成于第一导电类型外延层中，所述第一导电类型外延层形成于第一导电类型半导体衬底表面。
屏蔽电极，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极和所述沟槽的底部表面和侧面之间隔离有屏蔽介质膜，从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加；在沿所述沟槽的宽度方向的剖面上，所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底 部的三角形结构或者呈下底边比上底边短的梯形结构。
沟槽栅电极，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜。
沟道区由形成于所述第一导电类型外延层中的第二导电类型阱组成，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道。
所述沟道区底部的所述第一导电类型外延层组成漂移区；在所述屏蔽栅功率器件为反向偏置状态下，所述屏蔽电极对所述漂移区进行横向耗尽，从所述沟槽的顶部到底部方向上，所述屏蔽介质膜的厚度呈逐渐增加的结构使所述漂移区的电场强度分布的均匀性增加。
进一步的改进是，所述屏蔽介质膜由热氧化膜和化学气相淀积的氧化膜叠加形成。
进一步的改进是，所述沟槽的底部表面的所述屏蔽介质膜的厚度大于等于位于所述沟槽的侧面的所述屏蔽介质膜的厚度。
进一步的改进是，所述屏蔽电极的侧面的倾斜角为76度～85度。
进一步的改进是，源区由形成于所述第二导电类型阱表面的第一导电类型的重掺杂区组成，所述源区通过接触孔连接到由正面金属层组成的源极。
在所述导通区的外侧还包括屏蔽电极连接区和栅电极连接区。
所述屏蔽电极连接区中形成有和所述导通区的沟槽相连通的沟槽，所述屏蔽电极连接区的沟槽中也形成有屏蔽介质膜和屏蔽电极，所述导通区中的屏蔽电极和所述屏蔽电极连接区的屏蔽电极相连接并通过形成于所述屏蔽电极连接区的屏蔽电极顶部的接触孔连接到所述源极。
所述栅电极连接区中形成有和所述导通区的沟槽相连通的沟槽，所述栅电极连接区的沟槽中也形成有屏蔽介质膜、屏蔽电极、沟槽栅电极、栅极间隔离介质膜和栅介质膜，所述导通区中的沟槽栅电极和所述栅电极连接区的沟槽栅电极相连接并通过形成于所述栅电极连接区的沟槽栅电极顶部的接触孔连接到由正面金属层形成的栅极。
进一步的改进是，所述接触孔中填充的金属材料和所述正面金属层的金属材料相同；或者，所述接触孔中填充的金属材料和所述正面金属层的金属材料不同。
进一步的改进是，所述第一导电类型外延层为掺杂均匀的一层外延层结构；或者， 所述第一导电类型外延层由第一外延子层和第二外延子层叠加形成，所述第一外延子层和所述第二外延子层的掺杂浓度不同，所述第二外延子层位于所述第一外延子层的顶部，所述沟道区位于所述第二外延子层中，所述屏蔽电极位于所述第一外延子层中。
进一步的改进是，所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
为解决上述技术问题，本发明提供的屏蔽栅功率器件的制造方法包括如下步骤：
步骤一、提供一表面形成有第一导电类型外延层的第一导电类型半导体衬底，在所述半导体衬底表面依次形成由第一氧化膜、第二氮化膜和第三氧化膜叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽，所述沟槽位于所述第一导电类型外延层中。
步骤二、采用热氧化工艺在所述沟槽的侧面和底部表面形成第四热氧化膜。
步骤三、采用湿法刻蚀工艺去除所述第四热氧化膜，所述第三氧化膜也同时被去除；所述湿法刻蚀工艺完成后所述沟槽的开口宽度大于所述第二氮化膜的开口宽度，在横向上所述第二氮化膜的侧面会比对应的所述沟槽的侧面凸出。
步骤四、进行氧化膜生长在所述沟槽的侧面和底部表面形成第五氧化膜，在横向上所述第五氧化膜的侧面会比对应的所述第二氮化膜的侧面凸出或所述第五氧化膜的侧面和对应的所述第二氮化膜的侧面平齐。
步骤五、采用化学气相淀积工艺形成第六氧化膜，所述第六氧化膜将所述沟槽完全填充；所述第六氧化膜也延伸到所述第二氮化膜的表面。
步骤六、采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜的表面的氧化膜去除；采用干法刻蚀工艺对填充于所述沟槽中的氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽，由所述沟槽中剩余的氧化膜组成屏蔽介质膜；从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加。
在沿所述沟槽的宽度方向的剖面上，所述氧化膜沟槽呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。
步骤七、将所述第二氮化膜去除并淀积屏蔽电极，所述屏蔽电极将所述氧化膜沟槽完全填充。
步骤八、对所述屏蔽电极进行第一次回刻将位于所述沟槽外的所述第一氧化膜表 面的所述屏蔽电极的部分厚度去除，所述第一次回刻之后在所述沟槽外的所述第一氧化膜表面保留有部分厚度的所述屏蔽电极。
步骤九、通过光刻保护住屏蔽电极连接区，所述屏蔽电极连接区在横向上至少覆盖一个所述沟槽并延伸到该沟槽的外部；之后对所述屏蔽电极连接区之外的所述屏蔽电极进行第二次回刻，第二次回刻后使所述屏蔽电极位于所述沟槽底部。
步骤十、通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部。
步骤十一、对凸出所述屏蔽介质膜的所述屏蔽电极的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。
步骤十二、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；在所述屏蔽电极顶部的所述沟槽侧面形成栅介质膜；在所述屏蔽电极顶部形成沟槽栅电极，所述沟槽栅电极底部通过所述栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有所述栅介质膜。
进一步的改进是，步骤十一中所述栅介质膜为采用热氧化工艺形成的栅氧化膜，所述栅极间隔离介质膜为氧化膜；所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
进一步的改进是，步骤十中所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部的上凸部分的厚度为300埃～3000埃。
进一步的改进是，步骤十一中的所述圆弧化通过采用热氧化并去除热氧化层的工艺实现；或者，通过对所述屏蔽电极的顶部上凸部分进行刻蚀实现所述圆弧化，所述圆弧化的刻蚀包括各向同性的干法刻蚀或湿法刻蚀。
为解决上述技术问题，本发明提供的屏蔽栅功率器件的制造方法包括如下步骤：
步骤一、提供一表面形成有第一导电类型外延层的第一导电类型半导体衬底，在所述半导体衬底表面依次形成由第一氧化膜、第二氮化膜和第三氧化膜叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽，所述沟槽位于所述第一导电类型外延层中。
步骤二、采用热氧化工艺在所述沟槽的侧面和底部表面形成第四热氧化膜。
步骤三、采用湿法刻蚀工艺去除所述第四热氧化膜，所述第三氧化膜也同时被去除；所述湿法刻蚀工艺完成后所述沟槽的开口宽度大于所述第二氮化膜的开口宽度，在横向上所述第二氮化膜的侧面会比对应的所述沟槽的侧面凸出。
步骤四、进行氧化膜生长在所述沟槽的侧面和底部表面形成第五氧化膜，在横向上所述第五氧化膜的侧面会比对应的所述第二氮化膜的侧面凸出或所述第五氧化膜的侧面和对应的所述第二氮化膜的侧面平齐。
步骤五、采用化学气相淀积工艺形成第六氧化膜，所述第六氧化膜将所述沟槽完全填充；所述第六氧化膜也延伸到所述第二氮化膜的表面。
步骤六、采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜的表面的氧化膜去除；采用干法刻蚀工艺对填充于所述沟槽中的氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽，由所述沟槽中剩余的氧化膜组成屏蔽介质膜；从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加。
在沿所述沟槽的宽度方向的剖面上，所述氧化膜沟槽呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。
步骤七、将所述第二氮化膜去除并淀积屏蔽电极，所述屏蔽电极将所述氧化膜沟槽完全填充。
步骤八、对所述屏蔽电极进行第一次回刻将位于所述沟槽外的所述第一氧化膜表面的所述屏蔽电极材料去除。
步骤九、通过光刻保护住屏蔽电极连接区，之后对所述屏蔽电极连接区之外的所述屏蔽电极进行第二次回刻，第二次回刻后使所述屏蔽电极位于所述沟槽底部。
步骤十、通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部。
步骤十一、对凸出所述屏蔽介质膜的所述屏蔽电极的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。
步骤十二、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；在所述屏蔽电极顶部的所述沟槽侧面形成栅介质膜；在所述屏蔽电极顶部形成沟槽栅电极，所述沟槽栅 电极底部通过所述栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有所述栅介质膜。
为解决上述技术问题，本发明提供的屏蔽栅功率器件的制造方法包括如下步骤：
步骤一、提供一表面形成有第一导电类型外延层的第一导电类型半导体衬底，在所述半导体衬底表面依次形成由第一氧化膜、第二氮化膜和第三氧化膜叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽，所述沟槽位于所述第一导电类型外延层中。
步骤二、采用热氧化工艺在所述沟槽的侧面和底部表面形成第四热氧化膜。
步骤三、采用湿法刻蚀工艺去除所述第四热氧化膜，所述第三氧化膜也同时被去除；所述湿法刻蚀工艺完成后所述沟槽的开口宽度大于所述第二氮化膜的开口宽度，在横向上所述第二氮化膜的侧面会比对应的所述沟槽的侧面凸出。
步骤四、进行氧化膜生长在所述沟槽的侧面和底部表面形成第五氧化膜，在横向上所述第五氧化膜的侧面会比对应的所述第二氮化膜的侧面凸出或所述第五氧化膜的侧面和对应的所述第二氮化膜的侧面平齐。
步骤五、采用化学气相淀积工艺形成第六氧化膜，所述第六氧化膜将所述沟槽完全填充；所述第六氧化膜也延伸到所述第二氮化膜的表面。
步骤六、采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜的表面的氧化膜去除；采用干法刻蚀工艺对填充于所述沟槽中的氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽，由所述沟槽中剩余的氧化膜组成屏蔽介质膜；从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加。
在沿所述沟槽的宽度方向的剖面上，所述氧化膜沟槽呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。
步骤七、将所述第二氮化膜去除并淀积屏蔽电极，所述屏蔽电极将所述氧化膜沟槽完全填充。
步骤八、对所述屏蔽电极进行第一次回刻将位于所述沟槽外的所述第一氧化膜表面的所述屏蔽电极材料去除。
步骤九、对所述屏蔽电极进行第二次回刻，第二次回刻后使所述屏蔽电极位于所述沟槽底部。
步骤十、淀积第七氧化膜将所述沟槽填满，再通过光刻保护住屏蔽电极连接区， 通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极连接区的所述屏蔽电极顶部的所述第七氧化膜保留；所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部。
步骤十一、对凸出所述屏蔽介质膜的所述屏蔽电极的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。
步骤十二、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；在所述屏蔽电极顶部的所述沟槽侧面形成栅介质膜；在所述屏蔽电极顶部形成沟槽栅电极，所述沟槽栅电极底部通过所述栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有所述栅介质膜。
本发明利用屏蔽电极通过屏蔽介质膜能够实现对漂移区进行横向耗尽的特点，对屏蔽介质膜的沿沟槽的纵向的厚度进行了特别设计，通过使屏蔽介质膜在从沟槽的顶部到底部方向上呈厚度逐渐增加的结构，使得屏蔽电极在沿沟槽的宽度方向的剖面上呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构，这种屏蔽介质膜和屏蔽电极的结构能够对漂移区的电场强度进行调节并使漂移区的电场强度在纵向上分布更加均匀，而由于器件击穿电压的大小为电场强度沿纵向的位置的积分，故能够提高器件的击穿电压；击穿电压的提高能使得本发明的漂移区采用更高的掺杂浓度，故还能够降低器件比导通电阻。
另外，本发明通过对屏蔽电极的顶部进行圆弧化并使屏蔽电极的顶部呈上凸的弧形，屏蔽电极顶部的上凸的弧形结构能够带来如下有益效果：
首先、上凸的弧形结构能够使得屏蔽电极和沟槽栅电极之间的栅极间隔离介质膜的厚度更加均匀，特别是能够使得栅极间隔离介质膜的两侧没有尖角，这样就能使栅极间隔离介质膜附近不会有由于尖角带来的很强的局域电场，从而能提高器件的可靠性。
其次、屏蔽电极的上凸的结构，使得屏蔽电极的上凸部分能够和两侧的沟槽栅电极形成交叠，交叠区域的纵向深度内即作为沟槽栅电极的一个部分，同时也作为屏蔽电极的一部分，因此能有效地减低整个沟槽的深度，降低沟槽工艺的难度。也即，和现有技术相比，当形成具有相同深度的沟槽栅电极和相同深度的屏蔽电极时，现有技术的沟槽深度需要大于沟槽栅电极和屏蔽电极的深度和，而本发明通过沟槽栅电极和 屏蔽电极的交叠，能够使得沟槽深度得到减小，且和现有技术相比本发明的沟槽的深度会减小一个交叠区域的深度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有屏蔽栅功率器件的结构示意图；
图2A是本发明第一实施例屏蔽栅功率器件的结构示意图；
图2B是图2A中栅极结构的放大示意图；
图2C是图2B中的电场强度随漂移区的位置的变化曲线；
图3是本发明第二实施例屏蔽栅功率器件的结构示意图；
图4A-图4K是本发明第一实施例屏蔽栅功率器件的制造方法各步骤中的器件结构示意图。
具体实施方式
如图2A所示，是本发明第一实施例屏蔽栅功率器件的结构示意图；图2B是图2A中栅极结构的放大示意图；本发明第一实施例屏蔽栅功率器件以N型功率器件为例进行说明，将器件的掺杂类型进行N型和P型的互换即可得到P型功率器件的结构，本发明说明书中不对P型功率器件进行详细说明。本发明第一实施例屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
沟槽511，形成于N型外延层102中，所述N型外延层102形成于N型半导体衬底如硅衬底101表面。较佳为，所述半导体衬底101为N+掺杂，掺杂是磷或砷，所述半导体衬底101的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。N型外延层102的掺杂是磷或是砷，N型外延层102的电阻率根据器件的结构，器件的击穿电压来选取，一般击穿电压为100V～200V的器件所对应的所述N型外延层102电阻率选择0.16欧姆·厘米～0.3欧姆.厘米，厚度按照器件的击穿电压选取，电压越高，需要的外延的厚度越深。
所述N型外延层102为掺杂均匀的一层外延层结构；或者，所述N型外延层102由第一外延子层和第二外延子层叠加形成，所述第一外延子层和所述第二外延子层的掺杂浓度不同，所述第二外延子层位于所述第一外延子层的顶部，所述沟道区201位于所述第二外延子层中，所述屏蔽电极411a位于所述第一外延子层中。
屏蔽电极411a，由形成于所述沟槽511底部的电极材料层组成；所述屏蔽电极 411a和所述沟槽511的底部表面和侧面之间隔离有屏蔽介质膜311a，从所述沟槽511的顶部到底部方向上，位于所述沟槽511侧面的所述屏蔽介质膜311a的厚度呈逐渐增加；在沿所述沟槽511的宽度方向的剖面上，所述屏蔽电极411a的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极411a呈顶角在底部的三角形结构。在其他实施例中，也能为：在沿所述沟槽511的宽度方向的剖面上，所述屏蔽电极411a的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极411a呈下底边比上底边短的梯形结构。
沟槽栅电极421，由形成于所述沟槽511顶部的电极材料层组成；所述沟槽栅电极421底部通过栅极间隔离介质膜321a和所述屏蔽电极411a隔离；所述沟槽栅电极421和所述沟槽511的侧面之间隔离有栅介质膜331。
沟道区201由形成于所述N型外延层102中的P型阱201组成，被所述沟槽栅电极421侧面覆盖的所述沟道区201的表面用于形成沟道。
所述沟道区201底部的所述N型外延层102组成漂移区；在所述屏蔽栅功率器件为反向偏置状态下，所述屏蔽电极411a对所述漂移区进行横向耗尽，从所述沟槽511的顶部到底部方向上，所述屏蔽介质膜311a的厚度呈逐渐增加的结构使所述漂移区的电场强度分布的均匀性增加。
较佳为，所述屏蔽介质膜311a为化学气相淀积的氧化膜组成或者由热氧化膜和化学气相淀积的氧化膜叠加形成。
所述沟槽511的底部表面的所述屏蔽介质膜311a的厚度大于等于位于所述沟槽511的侧面的所述屏蔽介质膜311a的厚度；如图2中所示可知，厚度b表示所述沟槽511的底部表面的所述屏蔽介质膜311a的厚度，厚度a表示位于所述沟槽511的侧面各位置的所述屏蔽介质膜311a的厚度，本发明第一实施例中厚度b大于厚度a。所述屏蔽电极411a的侧面的倾斜角为76度～85度，本发明第一实施例中所述沟槽511的侧面为垂直结构。在其它实施例中，所述沟槽511的侧面也能为其它结构如为倾斜结构，倾斜角为90度是为垂直结构，侧面的倾斜角越小则侧面越倾斜，这时所述屏蔽电极411a的侧面的倾斜度要大于所述沟槽511的侧面倾斜度，要保证所述屏蔽介质膜311a的厚度在从沟槽511的顶部到底部的纵向上呈逐渐增加的结构，从而使所述漂移区的电场强度分布的均匀性增加。
源区203由形成于所述P型阱201表面的N型的重掺杂区即N+区组成，所述源区 203通过接触孔71连接到由正面金属层组成的源极81。
对于功率器件采用MOSFET时，在半导体衬底101的背面还形成有由N+区组成的漏区，在所述漏区的背面形成有和漏区相接触的背面金属层并由背面金属层引出漏极。
在所述导通区的外侧还包括屏蔽电极连接区和栅电极连接区。
所述屏蔽电极连接区中形成有和所述导通区的沟槽511相连通的沟槽512，所述屏蔽电极连接区的沟槽512中也形成有屏蔽介质膜312a和屏蔽电极412a，所述导通区中的屏蔽电极411a和所述屏蔽电极连接区的屏蔽电极412a相连接并通过形成于所述屏蔽电极连接区的屏蔽电极412a顶部的接触孔72连接到所述源极81。本发明第一实施例器件结构中，所述屏蔽电极连接区的屏蔽电极412a的顶部延伸到对应的沟槽512的外部，延伸到沟槽512的外部屏蔽电极用标记412b表示，由图2A所示可知，采用了屏蔽电极412b之后，接触孔72不需要和沟槽512完全对准，这样能够减小该接触孔的制作难度。
所述栅电极连接区中形成有和所述导通区的沟槽511相连通的沟槽513，所述栅电极连接区的沟槽513中也形成有屏蔽介质膜313a、屏蔽电极413a、沟槽栅电极423、栅极间隔离介质膜323和栅介质膜333，所述导通区中的沟槽栅电极421和所述栅电极连接区的沟槽栅电极423相连接并通过形成于所述栅电极连接区的沟槽栅电极423顶部的接触孔73连接到由正面金属层形成的栅极83。
本发明第一实施例中，所述接触孔71、72和73中填充的金属材料和所述正面金属层的金属材料相同；或者，所述接触孔71、72和73中填充的金属材料和所述正面金属层的金属材料不同。所述正面金属层的金属材料为金属铝，铝铜合金，或其它金属。
所述屏蔽电极411a、412a和413a的电极材料层为多晶硅，所述沟槽栅电极421和423的电极材料层为重掺杂的多晶硅；或者，所述屏蔽电极411a、412a和413a的电极材料层为金属钨硅，所述沟槽栅电极421和423的电极材料层为金属钨硅。
本发明第一实施例中，所述栅介质膜331和333都为热氧化膜，厚度为100埃～1000埃。所述栅极间隔离介质膜321a和323都为热氧化膜，或热氧化膜和淀积的氧化膜的组合，或其它介质膜及其组合。
图2A中，尺寸H0表示所述漂移区的纵向厚度，尺寸H1表示所述所述沟槽311a 的深度；尺寸L1表示一个原胞的宽度即步进，该宽度包括了所述沟槽311a的宽度和相邻所述沟槽311a之间的间距。
图2B中，界面A1A2对应于所述屏蔽电极411a顶部的上凸弧形之下的表面位置，界面B1B2对应于所述屏蔽电极411a的底部位置，界面O1O2对应于所述漂移区的顶部表面位置，界面C1C2对应于所述漂移区的底部表面位置。图2C是图2B中的电场强度随漂移区的位置的变化曲线；变化方向为图2B中的箭头线所示的从所述漂移区的顶部到底部，图2C中的横坐标O1对应于界面O1O2，坐标C1对应于界面C1C2；纵坐标为电场强度。曲线601为图1所示的现有结构的电场强度分布曲线即电场强度随漂移区的位置的变化曲线，由于漂移区杂质浓度高，电场强度分布接近一个三角形，当漂移区也即N型外延层102的电阻率0.16欧姆·厘米时，击穿电压低于50伏；曲线602为图2A所示的本发明第一实施例的器件的电场强度分布曲线，由于屏蔽介质膜311a厚度的优化，电场强度的均匀性得到了很大的改善，电场强度的分布是一个马鞍形，大幅提高了器件的击穿电压，当N型外延层102的电阻率0.16欧姆·厘米时，击穿电压高于110伏。比较图1和图2A所示可知，本发明第一实施例和现有结构的区别是本发明第一实施例的屏蔽介质膜313a和现有的屏蔽介质膜313不同，以及本发明第一实施例的屏蔽电极411a和现有的屏蔽电极411不同；导通区的其它结构都相同，也用相同的标记表示。由于本发明第一实施例对屏蔽介质膜313a和屏蔽电极411a做了相应的改进，屏蔽介质膜313a的顶部厚度薄底部宽的结构能够使得电场强度更加均匀，具体如曲线602和601所示，可知曲线602在漂移区中包围的面积更大，击穿电压也就更大；反之，如果击穿电压不改变，本发明第一实施例能够得到更高掺杂浓度的漂移区的掺杂浓度，所以能降低器件的比导通电阻。所以本发明第一实施例能改善器件的性能，例如对应于步进L1为2.6微米的情况，采用0.16欧姆·厘米的N型外延层102，器件的比导通电阻可以做到27mohm·mm2.击穿电压可以大于115伏，而现有技术的击穿电压低于50伏。
另外，本发明第一实施例器件通过对屏蔽电极411a的顶部进行圆弧化并使屏蔽电极411a的顶部呈上凸的弧形，屏蔽电极411a顶部的上凸的弧形结构能够带来如下有益效果：
首先、上凸的弧形结构能够使得屏蔽电极411a和沟槽栅电极421之间的栅极间隔离介质膜321a的厚度更加均匀，特别是能够使得栅极间隔离介质膜321a的两侧没 有尖角，这样就能使栅极间隔离介质膜321a附近不会有由于尖角带来的很强的局域电场，从而能提高器件的可靠性。
其次、屏蔽电极411a的上凸的结构，使得屏蔽电极411a的上凸部分能够和两侧的沟槽栅电极421形成交叠，交叠区域的纵向深度内即作为沟槽栅电极421的一个部分，同时也作为屏蔽电极411a的一部分，因此能有效地减低整个沟槽的深度，降低沟槽工艺的难度。也即，和现有技术相比，当形成具有相同深度的沟槽栅电极和相同深度的屏蔽电极时，现有技术的沟槽深度需要大于沟槽栅电极和屏蔽电极的深度和，而本发明第一实施例器件通过沟槽栅电极421和屏蔽电极411a的交叠，能够使得沟槽深度得到减小，且和现有技术相比本发明第一实施例器件的沟槽的深度会减小一个交叠区域的深度。
如图3所示，是本发明第二实施例屏蔽栅功率器件的结构示意图。本发明第二实施例器件和本发明第一实施例器件结构的区别为：
本发明第二实施例器件结构中，所述屏蔽电极连接区的屏蔽电极412a的顶部和对应的沟槽512的顶部相平,接触孔72需要和沟槽512完全对准，以实现接触孔72和屏蔽电极412a的接触。
在其它实施例中，也能为：所述屏蔽电极连接区的屏蔽电极412a的顶部低于对应的所述沟槽512的顶部，这时需要在屏蔽电极412a顶部的沟槽512中再填充介质膜如氧化膜，接触孔72需要穿过沟槽512顶部的介质膜和屏蔽电极412a相接触。
另外，本发明说明书中为了能够采用图2A所示的一幅图同时表示本发明第一实施例屏蔽栅功率器件的导通区的所述原胞、所述屏蔽电极连接区和所述栅电极连接区的结构，实际中，屏蔽栅功率器件的导通区的所述原胞、所述屏蔽电极连接区和所述栅电极连接区有可能不会出现在同一剖面结构中，也即在有些屏蔽栅功率器件中导通区的所述原胞、所述屏蔽电极连接区和所述栅电极连接区在剖面结构上位置并不相邻，而是互相具有独立。
如图4A至图4K所示，是本发明第一实施例屏蔽栅功率器件的制造方法各步骤中的器件结构示意图；本发明第一实施例屏蔽栅功率器件的制造方法用于制造图2A所示的本发明第一实施例器件结构，包括如下步骤：
步骤一、如图4A所示，提供一表面形成有N型外延层102的N型半导体衬底如硅衬底101，在所述半导体衬底101表面依次形成由第一氧化膜1、第二氮化膜2和 第三氧化膜3叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底101进行刻蚀形成沟槽511，所述沟槽511位于所述N型外延层102中。所述沟槽511为位于导通区中的沟槽，屏蔽电极连接区中的沟槽用标记512标示，栅电极连接区中的沟槽用标记513标示。
较佳为，所述第一氧化膜1的厚度为100埃～500埃，所述第二氮化膜2的厚度为1000埃～3000埃，所述第三氧化膜3的厚度为2000埃～10000埃。
所述半导体衬底11为N+掺杂，掺杂是磷或砷，所述半导体衬底11的电阻率为0.001欧姆·厘米～0.003欧姆·厘米。第一N型外延层12的掺杂是磷或是砷，第一N型外延层12的电阻率根据器件的结构，器件的击穿电压来选取，一般击穿电压为100V～200V的器件所对应的所述第一N型外延层12电阻率选择0.16欧姆·厘米～0.3欧姆·厘米，厚度按照器件的击穿电压选取，电压越高，需要的外延的厚度越深。
步骤二、如图4B所示，采用热氧化工艺在所述沟槽511的侧面和底部表面形成第四热氧化膜4。所述第四热氧化膜4的厚度为2000埃～6000埃。
步骤三、如图4C所示，采用湿法刻蚀工艺去除所述第四热氧化膜4，所述第三氧化膜3也同时被去除；所述湿法刻蚀工艺完成后所述沟槽511的开口宽度大于所述第二氮化膜2的开口宽度，在横向上所述第二氮化膜2的侧面会比对应的所述沟槽511的侧面凸出，图4C中的C表示凸出距离，凸出距离C为800埃～3000埃。
步骤四、如图4D所示，进行氧化膜生长在所述沟槽511的侧面和底部表面形成第五氧化膜5，在横向上所述第五氧化膜5的侧面会比对应的所述第二氮化膜2的侧面凸出或所述第五氧化膜5的侧面和对应的所述第二氮化膜2的侧面平齐。较佳为，所述第五氧化膜5的厚度为3000埃～8000埃。
步骤五、如图4E所示，采用化学气相淀积工艺形成第六氧化膜6，所述第六氧化膜6将所述沟槽511完全填充；所述第六氧化膜6也延伸到所述第二氮化膜2的表面；
步骤六、如图4F所示，采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜2的表面的氧化膜去除，去除的氧化膜主要为所述第六氧化膜6。
采用干法刻蚀工艺对填充于所述沟槽511中的氧化膜即所述第五氧化膜5和所述第六氧化膜6的叠加氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽7，由所述沟槽511中剩余的氧化膜组成屏蔽介质膜311a；从所述沟槽511的顶部到底部方向上，位于所述沟槽511侧面的所述屏蔽介质膜311a的厚度呈逐渐增加。
在沿所述沟槽511的宽度方向的剖面上，所述氧化膜沟槽7呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构。较佳为，所述氧化膜沟槽7的倾角为75度～85度。
步骤七、如图4G所示，将所述第二氮化膜2去除并淀积屏蔽电极8，所述屏蔽电极8将所述氧化膜沟槽7完全填充。屏蔽电极8为掺杂的多晶硅或金属钨硅或其他导体。
步骤八、如图4H所示，对所述屏蔽电极8进行第一次回刻将位于所述沟槽511外的所述第一氧化膜1表面的所述屏蔽电极8的部分厚度去除，所述第一次回刻之后在所述沟槽511外的所述第一氧化膜1表面保留有部分厚度的所述屏蔽电极8a，即所述第一次回刻之后采用标记8a表示屏蔽电极。
步骤九、如图4I所示，通过光刻保护住屏蔽电极连接区，所述屏蔽电极连接区在横向上至少覆盖一个所述沟槽512并延伸到该沟槽512的外部；之后对所述屏蔽电极连接区之外的所述屏蔽电极8a进行第二次回刻，第二次回刻后使所述屏蔽电极8a位于所述沟槽511底部。第二次回刻后，导通区的屏蔽电极用标记411a标示，屏蔽电极连接区的屏蔽电极用标记412a标示，屏蔽电极412a的延伸到沟槽512外部的部分用标记412b标示；栅电极连接区的屏蔽电极用标记413a标示；另外，导通区的屏蔽介质膜用标记311a标示，屏蔽电极连接区的屏蔽介质膜用标记312a标示，栅电极连接区的屏蔽介质膜用标记313a标示。
步骤十、如图4J所示，通过湿法刻蚀工艺将所述沟槽511和513的上部侧面以及所述沟槽511和513外的所述半导体衬底101表面的氧化膜去除，所述屏蔽电极411a的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜311a的顶部。
步骤十一、如图4K所示，对比所述屏蔽介质膜311a顶部凸出的所述屏蔽电极411a的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极411a的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极411a呈顶角在底部的三角形结构。这其它实施例中，也能为：在所述弧形底部的所述屏蔽电极411a呈下底边比上底边短的梯形结构。
步骤十二、如图4K所示，在所述屏蔽电极411a顶部表面形成栅极间隔离介质膜321a；在所述屏蔽电极411a顶部的所述沟槽511侧面形成栅介质膜331；在所述屏蔽电极411a顶部形成沟槽栅电极421，所述沟槽栅电极421底部通过所述栅极间隔离介质膜321a和所述屏蔽电极411a隔离；所述沟槽栅电极421和所述沟槽511的侧面之 间隔离有所述栅介质膜331。
较佳为，所述栅介质膜331为采用热氧化工艺形成的栅氧化膜；述栅极间隔离介质膜321a为氧化膜，采用热氧化工艺或淀积工艺形成；所述沟槽栅电极421的电极材料层为多晶硅或金属钨硅或其他导体材料。
上述步骤完成了对栅极结构的制造，为了形成一个完成的屏蔽栅功率器件，还需要采用如下步骤：
步骤十三、如图2A所示，所述N型外延层102中形成P型阱201，由所述P型阱201组成沟道区，被所述沟槽栅电极421侧面覆盖的所述沟道区201的表面用于形成沟道。所述沟道区201底部的所述N型外延层102组成漂移区；在所述屏蔽栅功率器件为反向偏置状态下，所述屏蔽电极411a对所述漂移区进行横向耗尽，从所述沟槽511的顶部到底部方向上，所述屏蔽介质膜311a的厚度呈逐渐增加的结构使所述漂移区的电场强度分布的均匀性增加。
形成N+注入在所述P型阱201表面形成源区203；形成层间膜；形成接触孔71、72和73；形成正面金属层并采用光刻刻蚀工艺对所述正面金属层进行图形化形成源极81和栅极83。所述源区203通过接触孔71连接到由正面金属层组成的源极81；所述屏蔽电极411a和412a相连接，通过所述屏蔽电极412a顶部的接触孔72连接到源极81；所述沟槽栅电极421和423相连接，通过所述沟槽栅电极423顶部的接触孔73连接到源极83。
对于功率器件采用MOSFET时，还包括在半导体衬底101的背面形成有由N+区组成的漏区的步骤以及在所述漏区的背面形成和漏区相接触的背面金属层的步骤，由背面金属层引出漏极。
较佳为，本发明步骤四中采用热氧化工艺形成第五氧化膜5；通过调整热氧化形成的第五氧化膜5的厚度以及淀积形成的第六氧化膜6的厚度，并调整步骤六中氧化膜沟槽7的干法刻蚀工艺，能够调整器件的屏蔽电极411a之下的屏蔽介质膜311a的厚度b，如图2B所示，从而使厚度b大大需要的厚度，甚至大于位于所述沟槽511的侧面的屏蔽介质膜311a的厚度a，从而提高器件的可靠性。
本发明第一实施例方法中，所述接触孔71、72和73中填充的金属材料和所述正面金属层的金属材料相同；或者，所述接触孔71、72和73中填充的金属材料和所述正面金属层的金属材料不同。所述正面金属层的金属材料为金属铝，铝铜合金，或其 它金属。这样进一步扩大了器件设计的弹性，便于器件的设计。
本发明第一实施例方法中，导通区中能够形成深度达6微米，宽度效应1.2微米的所述沟槽511，所述沟槽511的侧面屏蔽介质膜311a的厚度a能达到0.5微米，横向步进L1能达到2.6微米。
本发明第二实施例方法和本发明第一实施例方法的区别之处为，本发明第二实施例方法的步骤八至步骤九为：
步骤八、如图4H所示，对所述屏蔽电极8进行第一次回刻将位于所述沟槽511外的所述第一氧化膜1表面的所述屏蔽电极8材料去除；回刻后的所述屏蔽电极用标记8a标示。
步骤九、如图3和图4I所示，通过光刻保护住屏蔽电极连接区，之后对所述屏蔽电极连接区之外的所述屏蔽电极8a进行第二次回刻，第二次回刻后使所述屏蔽电极8a位于所述沟槽511底部，第二次回刻后，导通区的屏蔽电极用标记411a标示，屏蔽电极连接区的屏蔽电极用标记412a标示，栅电极连接区的屏蔽电极用标记413a标示；另外，导通区的屏蔽介质膜用标记311a标示，屏蔽电极连接区的屏蔽介质膜用标记312a标示，栅电极连接区的屏蔽介质膜用标记313a标示。注：和图4I不同，本发明第二实施例方法的步骤九中屏蔽电极连接区的屏蔽电极412a没有延伸到沟槽512之外。
本发明第三实施例方法和本发明第一实施例方法的区别之处为，本发明第三实施例方法的步骤八和步骤十为：
步骤八、如图4H所示，对所述屏蔽电极8进行第一次回刻将位于所述沟槽511外的所述第一氧化膜1表面的所述屏蔽电极8材料去除；回刻后的所述屏蔽电极用标记8a标示。
步骤九、对所述屏蔽电极8a进行第二次回刻，第二次回刻后使所述屏蔽电极8a位于所述沟槽底部。和图4I不同之处为，本发明第三实施例方法中，沟槽512中的屏蔽电极412a也和沟槽511中的屏蔽电极411a一样会刻蚀到位于沟槽的底部。
步骤十、淀积第七氧化膜将所述沟槽填满，再通过光刻保护住屏蔽电极连接区，通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极连接区的所述屏蔽电极顶部的所述第七氧化膜保留；所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部。也即：和图4I 所示不同之处为，本发明第三实施例方法经过步骤十之后通过步骤九形成的位于沟槽512底部的屏蔽电极412a和通过步骤十形成的第七氧化膜将沟槽512完全填充。
由于最后在屏蔽电极412a的顶部形成有第七氧化膜，故后续步骤十二中形成的沟槽栅电极421不会再形成于沟槽512的顶部。后续形成的接触孔72需要穿过第七氧化膜和底部的屏蔽电极412a相接触。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (14)

1.一种屏蔽栅功率器件，其特征在于：屏蔽栅功率器件的导通区由多个原胞周期性排列组成，各所述原胞的栅极结构包括：
沟槽，形成于第一导电类型外延层中，所述第一导电类型外延层形成于第一导电类型半导体衬底表面；
屏蔽电极，由形成于所述沟槽底部的电极材料层组成；所述屏蔽电极和所述沟槽的底部表面和侧面之间隔离有屏蔽介质膜，从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加；在沿所述沟槽的宽度方向的剖面上，所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
沟槽栅电极，由形成于所述沟槽顶部的电极材料层组成；所述沟槽栅电极底部通过栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有栅介质膜；
沟道区由形成于所述第一导电类型外延层中的第二导电类型阱组成，被所述沟槽栅电极侧面覆盖的所述沟道区的表面用于形成沟道；
所述沟道区底部的所述第一导电类型外延层组成漂移区；在所述屏蔽栅功率器件为反向偏置状态下，所述屏蔽电极对所述漂移区进行横向耗尽，从所述沟槽的顶部到底部方向上，所述屏蔽介质膜的厚度呈逐渐增加的结构使所述漂移区的电场强度分布的均匀性增加。
2.如权利要求1所述的屏蔽栅功率器件，其特征在于：所述屏蔽介质膜由热氧化膜和化学气相淀积的氧化膜叠加形成。
3.如权利要求1所述的屏蔽栅功率器件，其特征在于：所述沟槽的底部表面的所述屏蔽介质膜的厚度大于等于位于所述沟槽的侧面的所述屏蔽介质膜的厚度。
4.如权利要求1所述的屏蔽栅功率器件，其特征在于：所述屏蔽电极的侧面的倾斜角为76度～85度。
5.如权利要求1所述的屏蔽栅功率器件，其特征在于：源区由形成于所述第二导电类型阱表面的第一导电类型的重掺杂区组成，所述源区通过接触孔连接到由正面金属层组成的源极；
在所述导通区的外侧还包括屏蔽电极连接区和栅电极连接区；
所述屏蔽电极连接区中形成有和所述导通区的沟槽相连通的沟槽，所述屏蔽电极连接区的沟槽中也形成有屏蔽介质膜和屏蔽电极，所述导通区中的屏蔽电极和所述屏蔽电极连接区的屏蔽电极相连接并通过形成于所述屏蔽电极连接区的屏蔽电极顶部的接触孔连接到所述源极；
所述栅电极连接区中形成有和所述导通区的沟槽相连通的沟槽，所述栅电极连接区的沟槽中也形成有屏蔽介质膜、屏蔽电极、沟槽栅电极、栅极间隔离介质膜和栅介质膜，所述导通区中的沟槽栅电极和所述栅电极连接区的沟槽栅电极相连接并通过形成于所述栅电极连接区的沟槽栅电极顶部的接触孔连接到由正面金属层形成的栅极。
6.如权利要求5所述的屏蔽栅功率器件，其特征在于：所述接触孔中填充的金属材料和所述正面金属层的金属材料相同；或者，所述接触孔中填充的金属材料和所述正面金属层的金属材料不同。
7.如权利要求1所述的屏蔽栅功率器件，其特征在于：所述第一导电类型外延层为掺杂均匀的一层外延层结构；或者，所述第一导电类型外延层由第一外延子层和第二外延子层叠加形成，所述第一外延子层和所述第二外延子层的掺杂浓度不同，所述第二外延子层位于所述第一外延子层的顶部，所述沟道区位于所述第二外延子层中，所述屏蔽电极位于所述第一外延子层中。
8.如权利要求1所述的屏蔽栅功率器件，其特征在于：所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
9.一种屏蔽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一表面形成有第一导电类型外延层的第一导电类型半导体衬底，在所述半导体衬底表面依次形成由第一氧化膜、第二氮化膜和第三氧化膜叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽，所述沟槽位于所述第一导电类型外延层中；
步骤二、采用热氧化工艺在所述沟槽的侧面和底部表面形成第四热氧化膜；
步骤三、采用湿法刻蚀工艺去除所述第四热氧化膜，所述第三氧化膜也同时被去除；所述湿法刻蚀工艺完成后所述沟槽的开口宽度大于所述第二氮化膜的开口宽度，在横向上所述第二氮化膜的侧面会比对应的所述沟槽的侧面凸出；
步骤四、进行氧化膜生长在所述沟槽的侧面和底部表面形成第五氧化膜，在横向上所述第五氧化膜的侧面会比对应的所述第二氮化膜的侧面凸出或所述第五氧化膜的侧面和对应的所述第二氮化膜的侧面平齐；
步骤五、采用化学气相淀积工艺形成第六氧化膜，所述第六氧化膜将所述沟槽完全填充；所述第六氧化膜也延伸到所述第二氮化膜的表面；
步骤六、采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜的表面的氧化膜去除；采用干法刻蚀工艺对填充于所述沟槽中的氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽，由所述沟槽中剩余的氧化膜组成屏蔽介质膜；从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加；
在沿所述沟槽的宽度方向的剖面上，所述氧化膜沟槽呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
步骤七、将所述第二氮化膜去除并淀积屏蔽电极，所述屏蔽电极将所述氧化膜沟槽完全填充；
步骤八、对所述屏蔽电极进行第一次回刻将位于所述沟槽外的所述第一氧化膜表面的所述屏蔽电极的部分厚度去除，所述第一次回刻之后在所述沟槽外的所述第一氧化膜表面保留有部分厚度的所述屏蔽电极；
步骤九、通过光刻保护住屏蔽电极连接区，所述屏蔽电极连接区在横向上至少覆盖一个所述沟槽并延伸到该沟槽的外部；之后对所述屏蔽电极连接区之外的所述屏蔽电极进行第二次回刻，第二次回刻后使所述屏蔽电极位于所述沟槽底部；
步骤十、通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部；
步骤十一、对凸出所述屏蔽介质膜的所述屏蔽电极的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
步骤十二、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；在所述屏蔽电极顶部的所述沟槽侧面形成栅介质膜；在所述屏蔽电极顶部形成沟槽栅电极，所述沟槽栅电极底部通过所述栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有所述栅介质膜。
10.如权利要求9所述的屏蔽栅功率器件的制造方法，其特征在于：步骤十一中所述栅介质膜为采用热氧化工艺形成的栅氧化膜，所述栅极间隔离介质膜为氧化膜；所述屏蔽电极的电极材料层为多晶硅，所述沟槽栅电极的电极材料层为多晶硅；或者，所述屏蔽电极的电极材料层为金属钨硅，所述沟槽栅电极的电极材料层为金属钨硅。
11.如权利要求9所述的屏蔽栅功率器件的制造方法，其特征在于：步骤十中所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部的上凸部分的厚度为300埃～3000埃。
12.如权利要求9所述的屏蔽栅功率器件的制造方法，其特征在于：步骤十一中的所述圆弧化通过采用热氧化并去除热氧化层的工艺实现；或者，通过对所述屏蔽电极的顶部上凸部分进行刻蚀实现所述圆弧化，所述圆弧化的刻蚀包括各向同性的干法刻蚀或湿法刻蚀。
13.一种屏蔽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一表面形成有第一导电类型外延层的第一导电类型半导体衬底，在所述半导体衬底表面依次形成由第一氧化膜、第二氮化膜和第三氧化膜叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽，所述沟槽位于所述第一导电类型外延层中；
步骤二、采用热氧化工艺在所述沟槽的侧面和底部表面形成第四热氧化膜；
步骤三、采用湿法刻蚀工艺去除所述第四热氧化膜，所述第三氧化膜也同时被去除；所述湿法刻蚀工艺完成后所述沟槽的开口宽度大于所述第二氮化膜的开口宽度，在横向上所述第二氮化膜的侧面会比对应的所述沟槽的侧面凸出；
步骤四、进行氧化膜生长在所述沟槽的侧面和底部表面形成第五氧化膜，在横向上所述第五氧化膜的侧面会比对应的所述第二氮化膜的侧面凸出或所述第五氧化膜的侧面和对应的所述第二氮化膜的侧面平齐；
步骤五、采用化学气相淀积工艺形成第六氧化膜，所述第六氧化膜将所述沟槽完全填充；所述第六氧化膜也延伸到所述第二氮化膜的表面；
步骤六、采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜的表面的氧化膜去除；采用干法刻蚀工艺对填充于所述沟槽中的氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽，由所述沟槽中剩余的氧化膜组成屏蔽介质膜；从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加；
在沿所述沟槽的宽度方向的剖面上，所述氧化膜沟槽呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
步骤七、将所述第二氮化膜去除并淀积屏蔽电极，所述屏蔽电极将所述氧化膜沟槽完全填充；
步骤八、对所述屏蔽电极进行第一次回刻将位于所述沟槽外的所述第一氧化膜表面的所述屏蔽电极材料去除；
步骤九、通过光刻保护住屏蔽电极连接区，之后对所述屏蔽电极连接区之外的所述屏蔽电极进行第二次回刻，第二次回刻后使所述屏蔽电极位于所述沟槽底部；
步骤十、通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部；
步骤十一、对凸出所述屏蔽介质膜的所述屏蔽电极的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
步骤十二、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；在所述屏蔽电极顶部的所述沟槽侧面形成栅介质膜；在所述屏蔽电极顶部形成沟槽栅电极，所述沟槽栅电极底部通过所述栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有所述栅介质膜。
14.一种屏蔽栅功率器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一表面形成有第一导电类型外延层的第一导电类型半导体衬底，在所述半导体衬底表面依次形成由第一氧化膜、第二氮化膜和第三氧化膜叠加形成的硬质掩模层；采用光刻刻蚀工艺依次对所述硬质掩模层和所述半导体衬底进行刻蚀形成沟槽，所述沟槽位于所述第一导电类型外延层中；
步骤二、采用热氧化工艺在所述沟槽的侧面和底部表面形成第四热氧化膜；
步骤三、采用湿法刻蚀工艺去除所述第四热氧化膜，所述第三氧化膜也同时被去除；所述湿法刻蚀工艺完成后所述沟槽的开口宽度大于所述第二氮化膜的开口宽度，在横向上所述第二氮化膜的侧面会比对应的所述沟槽的侧面凸出；
步骤四、进行氧化膜生长在所述沟槽的侧面和底部表面形成第五氧化膜，在横向上所述第五氧化膜的侧面会比对应的所述第二氮化膜的侧面凸出或所述第五氧化膜的侧面和对应的所述第二氮化膜的侧面平齐；
步骤五、采用化学气相淀积工艺形成第六氧化膜，所述第六氧化膜将所述沟槽完全填充；所述第六氧化膜也延伸到所述第二氮化膜的表面；
步骤六、采用干法刻蚀或化学机械研磨工艺将所述第二氮化膜的表面的氧化膜去除；采用干法刻蚀工艺对填充于所述沟槽中的氧化膜进行刻蚀并形成侧面有一定倾角的氧化膜沟槽，由所述沟槽中剩余的氧化膜组成屏蔽介质膜；从所述沟槽的顶部到底部方向上，位于所述沟槽侧面的所述屏蔽介质膜的厚度呈逐渐增加；
在沿所述沟槽的宽度方向的剖面上，所述氧化膜沟槽呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
步骤七、将所述第二氮化膜去除并淀积屏蔽电极，所述屏蔽电极将所述氧化膜沟槽完全填充；
步骤八、对所述屏蔽电极进行第一次回刻将位于所述沟槽外的所述第一氧化膜表面的所述屏蔽电极材料去除；
步骤九、对所述屏蔽电极进行第二次回刻，第二次回刻后使所述屏蔽电极位于所述沟槽底部；
步骤十、淀积第七氧化膜将所述沟槽填满，再通过光刻保护住屏蔽电极连接区，通过湿法刻蚀工艺将所述沟槽的上部侧面以及所述沟槽外的所述半导体衬底表面的氧化膜去除，所述屏蔽电极连接区的所述屏蔽电极顶部的所述第七氧化膜保留；所述屏蔽电极的顶部凸出于湿法刻蚀后的氧化膜组成的屏蔽介质膜的顶部；
步骤十一、对凸出所述屏蔽介质膜的所述屏蔽电极的顶部部分进行圆弧化，该圆弧化后的所述屏蔽电极的顶部呈上凸的弧形，在所述弧形底部的所述屏蔽电极呈顶角在底部的三角形结构或者呈下底边比上底边短的梯形结构；
步骤十二、在所述屏蔽电极顶部表面形成栅极间隔离介质膜；在所述屏蔽电极顶部的所述沟槽侧面形成栅介质膜；在所述屏蔽电极顶部形成沟槽栅电极，所述沟槽栅电极底部通过所述栅极间隔离介质膜和所述屏蔽电极隔离；所述沟槽栅电极和所述沟槽的侧面之间隔离有所述栅介质膜。
CN201610284903.6A 2016-04-29 2016-04-29 屏蔽栅功率器件及其制造方法 Active CN105957892B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610284903.6A CN105957892B (zh) 2016-04-29 2016-04-29 屏蔽栅功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610284903.6A CN105957892B (zh) 2016-04-29 2016-04-29 屏蔽栅功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN105957892A true CN105957892A (zh) 2016-09-21
CN105957892B CN105957892B (zh) 2019-04-23

Family

ID=56913574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610284903.6A Active CN105957892B (zh) 2016-04-29 2016-04-29 屏蔽栅功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN105957892B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817720A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及制造方法
CN111081540A (zh) * 2019-12-30 2020-04-28 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法
CN111430463A (zh) * 2020-04-13 2020-07-17 福建省晋华集成电路有限公司 沟槽栅场效应晶体管及存储器
JPWO2021210600A1 (zh) * 2020-04-17 2021-10-21
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN101740394A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 半导体组件以及制造方法
CN101785091A (zh) * 2007-08-21 2010-07-21 飞兆半导体公司 屏蔽的栅极沟槽场效应晶体管的方法和结构
US8963240B2 (en) * 2013-04-26 2015-02-24 Alpha And Omega Semiconductor Incorporated Shielded gate trench (SGT) mosfet devices and manufacturing processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785091A (zh) * 2007-08-21 2010-07-21 飞兆半导体公司 屏蔽的栅极沟槽场效应晶体管的方法和结构
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
CN101740394A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 半导体组件以及制造方法
US8963240B2 (en) * 2013-04-26 2015-02-24 Alpha And Omega Semiconductor Incorporated Shielded gate trench (SGT) mosfet devices and manufacturing processes

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817720A (zh) * 2019-01-30 2019-05-28 上海华虹宏力半导体制造有限公司 沟槽栅功率mosfet及制造方法
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device
US12100764B2 (en) * 2019-02-07 2024-09-24 Rohm Co., Ltd. Semiconductor device
CN111081540A (zh) * 2019-12-30 2020-04-28 广州粤芯半导体技术有限公司 屏蔽栅沟槽功率器件的制造方法
CN111430463A (zh) * 2020-04-13 2020-07-17 福建省晋华集成电路有限公司 沟槽栅场效应晶体管及存储器
CN111430463B (zh) * 2020-04-13 2023-04-18 福建省晋华集成电路有限公司 沟槽栅场效应晶体管及存储器
JPWO2021210600A1 (zh) * 2020-04-17 2021-10-21
JP7229428B2 (ja) 2020-04-17 2023-02-27 三菱電機株式会社 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置

Also Published As

Publication number Publication date
CN105957892B (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
CN111933710B (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
CN105702739B (zh) 屏蔽栅沟槽mosfet器件及其制造方法
JP4777630B2 (ja) 半導体装置
CN105742185B (zh) 屏蔽栅功率器件及其制造方法
CN105810724A (zh) 屏蔽栅功率器件及其制造方法
CN103794649B (zh) 半导体器件和用于制造半导体器件的方法
CN105957892A (zh) 屏蔽栅功率器件及其制造方法
CN112614879A (zh) 碳化硅器件的元胞结构、其制备方法及碳化硅器件
TWI517415B (zh) 具有增進的溝槽保護之溝槽為基的裝置
CN105895709A (zh) 半导体器件和相关联的制造方法
CN111933685B (zh) 碳化硅mosfet器件的元胞结构、其制备方法及碳化硅mosfet器件
CN214848639U (zh) 半导体器件的元胞结构及半导体器件
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN111430240B (zh) 基于场板复合结构的GaN器件及其制备方法
CN108604551A (zh) 半导体装置以及用于制造这种半导体装置的方法
CN109326639B (zh) 具有体内场板的分离栅vdmos器件及其制造方法
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN116581150B (zh) 非对称双沟槽SiC MOSFET元胞结构、器件及制备方法
CN111916502B (zh) 一种具有高掺杂层的分裂栅功率mosfet器件及其制备方法
TW202407808A (zh) 功率半導體裝置及其製造方法
CN110212026A (zh) 超结mos器件结构及其制备方法
CN103378171A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN105977298B (zh) 屏蔽栅功率器件及其制造方法
US20220123140A1 (en) Sic super junction trench mosfet
CN114695511A (zh) 一种横向扩散金属氧化物半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd.

Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd.

CP01 Change in the name or title of a patent holder