CN105916801B - 用于mems器件的薄盖 - Google Patents

用于mems器件的薄盖 Download PDF

Info

Publication number
CN105916801B
CN105916801B CN201480058712.7A CN201480058712A CN105916801B CN 105916801 B CN105916801 B CN 105916801B CN 201480058712 A CN201480058712 A CN 201480058712A CN 105916801 B CN105916801 B CN 105916801B
Authority
CN
China
Prior art keywords
substrate
lid
depression
glass
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480058712.7A
Other languages
English (en)
Other versions
CN105916801A (zh
Inventor
E·凯尔维斯滕
T·埃贝福斯
N·斯维丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silex Microsystems AB
Original Assignee
Silex Microsystems AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silex Microsystems AB filed Critical Silex Microsystems AB
Publication of CN105916801A publication Critical patent/CN105916801A/zh
Application granted granted Critical
Publication of CN105916801B publication Critical patent/CN105916801B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/01—Switches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0118—Cantilevers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/095—Feed-through, via through the lid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/015—Imprinting
    • B81C2201/0153—Imprinting techniques not provided for in B81C2201/0152
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/03—Processes for manufacturing substrate-free structures
    • B81C2201/036—Hot embossing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0145—Hermetically sealing an opening in the lid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及一种器件，所述器件包括：基体基板(700)，所述基体基板具有安装于所述基体基板的微型的部件(702)。合适地所述器件设置有引线元件(704)，其用于向所述部件(702)传导信号和从所述部件(702)传导信号。所述器件还包括间隔构件(706)，其也能够用作用于上下传导信号的传导结构。还有玻璃材料的盖结构(708)，其设置在所述基体基板(700)的上方并优选地通过共晶接合经由所述间隔构件(706)与所述基体基板(700)接合，其中所述盖结构(708)包括通孔(710)，所述通孔(710)包括用于提供贯穿所述盖结构的电连接的金属。可以在将玻璃加热至软化且施加压力下，通过涉及将针压至玻璃中的预定深度的冲/压方法来制备通孔。然而，例如钻孔、蚀刻、喷丸的其它方法也是可行的。

Description

用于MEMS器件的薄盖
技术领域
本发明涉及MEMS工程，特别地，涉及提供一种具有基板(晶片(wafer))贯通互联(通孔)的、由诸如玻璃等的高阻抗材料制成的薄盖结构。
背景技术
对于MEMS结构和器件中的RF(Radio Frequency(射频))应用，支撑结构的介电性能极其重要，并且期望消除芯片或晶片上的相邻部件或元件之间的“串扰(cross-talk)”，其中芯片或晶片上设置有正在讨论的部件。另外，渗透常数(permeability constant)是控制基板与部件之间的联接的重要因素。
用于建立MEMS结构和器件的最常使用的材料是硅，硅是具有相对高的介电常数的材料。
然而，硅通常是掺杂的，以提高导电性，如此，导电性将导致诸如增加损失和非线性影响等的负面影响。
在RF应用和电容测量两者中，杂散电容是最重要的负面因素，并且传统的硅加工将固有地导致这种问题。
现有技术
申请人自己的瑞典专利申请No.1251236-4涉及一种在玻璃基板中制备金属通孔的方法。
台湾半导体制造公司已经在2013年12月9日至11日在华盛顿举办的国际电子器件会议(IEDM)(演讲号：13.4)上介绍了一种制备具有被金属化的通孔的玻璃中介层的方法。
发明内容
鉴于在上面讨论的应用中使用硅的缺点，发明人已经基于将诸如玻璃等的高阻抗材料作为结构的基材而设计出一种新的结构，以及用于制备该新的结构的必要特征的方法。根据本发明的方法的优点在于，能够将盖制备得非常薄。
本发明在所附方案中限定。
具体地，公开了一种制备具有盖结构的微型器件的方法，该方法包括以下步骤：提供基体基板，微电子部件和/或微机械部件安装或集成在所述基体基板上；提供玻璃材料、即非晶(即，无定形)材料的盖基板，其中所述玻璃材料在被加热时朝向液态玻璃化转变，优选地，所述玻璃材料为选自borofloat玻璃、石英、金属合金、离子熔体、AlOx和聚合物的材料；在所述盖基板中制备具有预定深度的微型的凹陷；使所述盖基板中的凹陷金属化；设置贯穿所述盖基板的电连接；将所述基体基板与所述盖基板接合在一起，使得所述基体基板上的部件与所述盖基板中的被金属化的凹陷之间存在电接触。盖晶片中的材料应当具有与其它晶片匹配的CTE(Coefficient of Thermal Expansion(热膨胀系数))，以便避免热失配和机械应力问题。
可选地，在使所述微型的凹陷金属化之后、但在制备贯穿所述盖基板的电连接之前，使所述基体基板与所述盖基板的制备所述微型的凹陷的一侧合适地接合。可选地，在使所述微型的凹陷金属化之后、并在制备贯穿所述盖基板的电连接之后，使所述基体基板与所述盖基板的制备所述微型的凹陷的一侧的相反侧接合。
优选地，设置电连接包括在所述盖基板的制备所述微型的凹陷的一侧的相反侧使所述盖基板变薄，并且露出所述微型的凹陷中的金属。可以在金属露出之前停止所述变薄，制备用于使所述金属露出的开口，并且使所述开口金属化，以提供接触并使所述贯穿连接部气密密封。
合适地，本方法还包括，通过在加热和压力下将从支撑基板突出的多根针冲或压入玻璃晶片来制备所述微型的凹陷。在制备所述凹陷之后，以在玻璃中留下孔的方式立即一起移除所述针及其支撑基板。可选地，在制备所述凹陷之后将所述金属/金属化的针留在玻璃材料中，以在玻璃中留下被金属填充或部分填充的孔的方式仅移除所述支撑晶片。
还公开了一种器件，所述器件包括：基体基板，所述基体基板具有安装于所述基体基板的微型的部件；引线元件，其用于向所述部件传导信号和从所述部件传导信号；间隔构件，其也能够用作用于上下传导信号的传导结构；玻璃材料的盖结构，其设置在所述基体基板的上方并优选地通过TC(热压缩(Thermo Compression))或共晶接合经由所述间隔构件与所述基体基板接合，其中所述盖结构包括通孔，所述通孔包括用于提供贯穿所述盖结构的电连接的金属。优选地，所述部件为MEMS或CMOS部件。
进一步的实施方式在从属方案中限定。
附图说明
图1示出能够利用所公开的方法得到的结构的示例；以及
图2a-l示出加工顺序的不同实施方式；
图3a-c示出制备微型凹陷的方法；
图3d-f示出用于完成器件的加工步骤；
图3g-i示出图3a-c所示的加工的实施方式；
图4a-b示出如何设置通孔的实施方式；
图5a-c示出制备微型凹陷的方法的进一步实施方式；
图6a是器件的概略图；
图6b是盖包括用于提供收纳部件用的凹部的实施方式；
图7示出用于提供收纳部件用的腔的可选实施方式；
图8示出用于制备凹入的接触用焊盘的具体实施方式的加工顺序；以及
图9示出实施例中说明的加工顺序。
具体实施方式
为了本申请和发明的目的，术语“玻璃”应当被宽泛地理解和广义地定义，并且除了传统的二氧化硅玻璃以外，还包括具有非晶(即，无定形)结构并在被加热时朝向液态玻璃化转变的所有固体。在该广义方面，玻璃可以由如下完全不同种类的材料制成：borofloat玻璃、石英、金属合金、AlOx和聚合物。
另外，与半导体工业中已知的术语一样，当使用术语“基板”时，应当认为其包含整个晶片，以及能够如本文所述地被加工的其它种类的不同尺寸的结构。
对于特定的方面和应用，所谓的borofloat玻璃是适当的，对于其它应用，石英材料是优选的。
用于RF应用的材料的重要性能在于，该材料是高阻抗的并呈现低的介电常数。
在图1中，示出(不是按比例地示出)了根据本发明制备的器件(即，MEMS器件10)的实施方式，MEMS器件10包括供部件14设置的基板12，部件14具有自由悬吊或悬伸元件或者膜，即部件14具有可以为例如RF开关、谐振器、惯性传感器或压力传感元件等的可动构件16。部件14被封入在腔中，根据应用，该腔可以具有采用真空形式的气氛或所选压力的惰性气体。该封入通过诸如共晶接合、焊接或热压缩等的金属接合技术形成，其中接合件19被形成为包围正在讨论的部件14的闭环，由此形成真空气密密封。
还示出了接合结构18，接合结构18形成基板-基板电互连并还能够用作器件的支撑结构和/或间隔结构。
盖结构20为具有在本文中称作通孔的电贯穿连接部(electrical throughconnection)22的玻璃基板(晶片)(如本文以上所定义的)，电贯穿连接部22实质上为延伸贯穿玻璃基板的凹部或孔。以下将详细公开制作这些通孔的示例。通孔在其内壁上具有金属覆盖层(metal coating)24，金属覆盖层24与位于玻璃基板20的上表面(当在图中观察时)的接触用焊盘26的扇入/扇出线(fan in/out wire)连接。
所示的盖基板结构的最终厚度可以低至30μm，尽管50μm-100μm是优选的，但是迄今为止，这在现有技术中还达不到。
通常，根据本发明制备的器件包括设置具有被称作通孔的贯穿连接部的盖基板。通孔自身能够以多种方式制备，并且用于制备通孔的方法不是本发明概念的一部分，尽管这些方法中的一些方法被认为自身有创造性。
因而，在示出实施方式的图2a-h中，图(图被示出为贯通结构的截面)中示出了方法的更普遍的方面。在这些图中，为了简便，未示出用于收纳部件的腔，但是应当理解，通常需要该腔，稍后说明示出该腔的实施方式。
在图2a中，为了制备盖，适当地设置(如本文以上所定义的)玻璃材料的基板(晶片)200。在图2b中，通过诸如钻孔、喷丸(blasting)、研磨、蚀刻、激光处理、将针压入基板等的任意适当的方法或这些方法的组合，在玻璃基板中制备孔202(一般意义上，孔202无需为圆形，在原理上，甚至可以为长形的槽)。
参见图2c，通过诸如镀覆、喷墨打印、蒸镀、溅射等的任意适当的方法或这些方法的组合，使孔中的壁206金属化。由于镀覆对本领域技术人员是熟知的，所以本文不对其进行讨论。
现在，存在两个可用于后续加工的选择。
第一选择为设置图2d的部件基板204(具有一些MEMS结构(未示出)的半导体晶片)，其中部件基板204与玻璃接合，以便提供部件与被金属化的通孔之间的接触，如果必要的话，通过设置适当的引线结构(未示出)来提供部件与被金属化的通孔之间的接触。然后，在图2e中，例如通过磨削、蚀刻、抛光或其组合，使盖基板200从制备通孔的一侧的相反侧变薄。
再次，在该选择中，存在如下两个进一步选择：能够使玻璃盖基板比图2e所示的进一步变薄、使得显露出位于通孔底部的金属(未示出)，或者如图2e所示地有间隔地在通孔上方停止磨削。然后，在图2f中，在通孔所在位置处局部地执行蚀刻(湿法或干法蚀刻)或研磨，以设置用于使金属露出的小的开口208。在图中，这些开口被示出为“漏斗”结构、即渐缩或倾斜结构，但是还可以将它们设置为具有实质上竖直的侧壁的孔。在图2g中，使这些开口金属化，优选地，以提供气密密封的方式向这些开口填充金属209。然而，仅覆盖开口的侧壁是足够的。此后或在使孔208金属化的同一步骤中，能够制备用于引线等的接触部，但是这本身不是本发明的一部分，并且这里将不作进一步说明。然而，在相关的优选实施方式中，这在某些细节上会被详细说明。
以下参照图5的具体实施方式进一步详细说明制备开口208的加工。
如所提及的，可选地，能够一直变薄直至通孔中的金属为止，这要求非常精确地限定通孔的深度，而这是难以实现的。
回到在图2c中的步骤之后的可选方案(即，将部件基板204与盖基板200接合)，代替在孔已经被金属化之后将部件基板204与盖接合，在图2h中，可以在已经如上所述完成通孔之后进行接合。然而，在该情况下，出于操作的目的，需要临时承载晶片211。
在通过使用针来制备通孔(将稍后说明)的一个实施方式中，该临时承载件将由该加工自动地提供。否则，如果例如使用钻孔或蚀刻来制备孔，则必须将如图2h所示的实际(real)临时承载件211安装至盖基板。这是可行的，但由于这会增加方法的加工步骤、会不经济，所以并非是优选的。
在另一实施方式中，如图2i-l中示意性示出的，使用冲或压工序来在盖基板中设置通孔，其中冲或压工序使用针来进行。
因而，如图2i所示，使用位于用作临时承载件的基板212上的包括多根针214的针母体(needle matrix)。优选地，针由硅或金属或者金属与硅的组合在硅晶片上制成。用于制备这种针的方法是已知的，本文将不对其进行讨论。在图2i中，使玻璃材料的基板200加热软化，并将针214压入玻璃材料。接下来，磨削玻璃基板200，使得露出针的硅。合适地，还磨掉针尖的一部分，以留下如图2j所示的结构。
现在，使部件MEMS或半导体基板204与盖基板200接合。在部件基板204接合之后，蚀刻掉硅材料(即，具有其针214的基板200)并留下图2k所示的结构、即MEMS基板204与具有空的通孔215的盖200。
在接下来的步骤中，在图2l中，通过例如镀覆的适当方法使通孔215金属化，以在通孔内侧的壁上提供金属覆盖层216。以这种方式，通过盖200确保了电连接。
在可选的实施方式中，可以在将母体压入玻璃基板之前使针214金属化(未示出)。如此，当在已经将针压入玻璃基板之后选择性地蚀刻掉硅时，针上的金属将留在孔中。在该实施方式中，于是将不需要单独的通孔的金属化。
然而，最终结果将与图2l中的结构相同。
可选地，仅蚀刻掉针承载件材料，而将针自身保留在孔中(未示出)。从加工的观点出发，由于所得到的晶片基本上是平面的且不存在可能导致加工问题的空隙，所以这是有利的。
参照图3a-f所示的加工顺序说明根据本发明的用于制备器件的方法的一个实施方式，其采用了基于针制备孔的方法。所制备的部件为RF开关，然而当然的是，本方法的普遍方面不限于此。
在图3a中，设置硅基板300，在硅基板300上或硅基板300中形成尖且实质上为锥形的70μm-100μm高的硅针302，硅针302通过DRIE和/或KOH蚀刻制成，或者形成通过镀覆制作而成的纯金属针，结果是得到承载件300和从承载件300突出的针302。能够通过如下方式以多种方式构造针：使用例如KOH蚀刻、DRIE蚀刻，或者通过将金属电镀在限定针的硅或聚合物模具结构中。
参见图3b，设置在升高的温度时具有适当软化性能的厚度为300μm-500μm的玻璃基板304，在大约650℃的温度和力(>10kN)的作用下将针压入或冲入该玻璃基板。玻璃可以为所谓的borofloat玻璃(具有诸如Na等的离子的硼磷基玻璃)，borofloat玻璃为购自计划光学公司(Planoptik)、肖特公司(Schoot)、康宁公司(Corning)、豪雅公司(Hoya)及其它公司的商标名为等的玻璃。
当已经将针向下压在玻璃中时，可以通过折断来将承载件简单地移除，然后蚀刻掉残留在玻璃中的针302。蚀刻掉整个结构(即，基板和针)是可行的。
如果使用冲压方法，则针正好被压入玻璃，并且此后在同一工序中直接与玻璃分离，由此在玻璃中留下凹陷306。由此，在随后的加工步骤中无需移除任何残余的硅。
如果需要移除硅，则通过TMAH/KOH/磨削/抛光或其组合来适当地进行，以产生与图3c所示的结构一样的结构。
接下来，如图3d所示，通过提供使用合适的光刻的镀覆掩模(未示出)，在凹陷306中的壁上镀覆例如Cu或Au的金属308，并且在同一镀覆步骤中，还合适地设置接触用焊盘310。还设置用于提供接合和密封支架和电接触部的金属结构。金属可以为例如AuSn、CuSn等的锡(Sn)基焊料合金或用于TC接合的例如Au、Cu、Al等的纯金属或这些的组合。
图3d所示的结构为最后将形成最终产品的盖结构的中间结构307。
接下来，参见图3e，将以RF开关312示例的MEMS部件建立在由硅或玻璃合适地制成的部件基板305上，由于该部件仅是示例性的且是现有技术，所以将不对其细节进行讨论。
还利用本领域技术人员已知的方法制备Ni/Au接触用焊盘和密封环。将图3e中的结构称作功能部件结构。
将图3d中的中间盖结构翻至并利用已知的对准技术对准地定位在图3e中的功能部件结构上。
使用热和压力，借助于设置于各结构的接合材料，通过共晶接合或TC接合或这些的组合使这两个结构接合在一起。
然而，如上已经示出的，应当注意，还可以使用诸如热压缩或焊接等的其它接合方法。申请人自己的WO 2010/059118中说明了这些方法，将其全部内容并入本文。
简言之，通过热压缩或焊接来实现盖结构与另一基板的典型接合，并且必须设置接合用焊盘。
特别地，还要求提供密封结构，以便能够使盖对位于盖内部的部件提供气密密封。
为了实现这方面，晶片在正面侧被覆盖有通过例如层叠而施加的抗蚀膜，并且孔和区域向上开口，以提供限定接合用焊盘/接合/密封结构的掩模。然后，通过例如电镀借助掩模施加堆叠的金属层结构。该结构由Ni的第一层、Au的第二层和Sn的最后层适当地构成，然而该结构由诸如AgSn、CuSn、AgCuSn、PbSn等的提及的几个其它焊料合金适当地构成也是可行的。
通过以上公开的方法确保了晶片通孔的气密密封。
通过磨削和/或蚀刻使玻璃基板304变薄，以露出凹陷306中的金属308。通过进一步适当的掩模和镀覆，在玻璃盖上设置接触部314，从而形成如图3f所示的包括密封的腔且具有金属通孔的玻璃盖的结构，该结构具有用于RF应用的优异性能。
然而，通常难以控制通孔的深度，结果，由于某些通孔将比其它通孔先露出，因此如上所述的磨削以使金属露出不总是可行的。因此，可选地，参见图4a，可以仅使玻璃变薄至如下程度：在通孔上方留下10μm-30μm的玻璃材料。然后，通过磨削和/或湿法HF蚀刻打开接触孔416，在图4b中，将如此形成的凹陷金属化，以形成接触用焊盘418。后一过程不具体到以上实施方式，而是能够用在本文所述的一般方法的任意实施方式中。
在通过将针压入玻璃材料来制备凹陷的过程中，如在图3a-c中，被移位的材料将不可避免地必须去到某处，并且发生的是，在基板的表面的由针320生成的孔的周围将会产生微小的“隆起”316。这示出在图3g中，但不是按比例示出的。
该影响可能会在平面性为期望性能的诸如金属化和接合步骤等的随后加工中产生问题。因此，在优选的实施方式中，参见图3h，基板被预处理成在基板中设置凹部318。这些凹部将在针被压入基板材料时收纳隆起，由于隆起材料将不延伸至外场(field)(即，基板表面319的周围)上方，因而至少在足够程度上确保了基板的平面性。
这示出在图3i中，图3i为基板及其凹部318的一部分的放大图，示出了针320在其被压入基板304的过程期间位于凹部318的边界内，使得被移位的材料限制在凹部中，并且不会延伸至基板的“外场表面”319的上方。
作为上述冲或压的方法的可选方案，还可以使用其它技术来制备孔，特别地，盖结构中的材料(例如，石英和无碱玻璃)不易受热软化为传统的玻璃材料。
光刻、即掩模和蚀刻为MEMS和半导体工程中的标准方法，并且本领域技术人员能够设计出用于在所选择的盖基板材料中生成孔的合适的配置(set-up)，该孔具有适于本发明的期望尺寸(直径、深度、节距)。
还可以采用喷丸、研磨、(激光)钻孔和EDM(Electro Discharge Machining(放电加工))技术。
图6a是包括具有金属通孔的玻璃盖的结构的示意图。该图为图1中示出的结构的概略。
因而，通常器件可以包括基体基板700，基体基板700具有安装于其的例如MEMS或CMOS部件的一些部件702。存在用于向所述部件702传导信号和从所述部件702传导信号的引线元件704。分别设置有也能够用作用于上下传导信号的传导结构的内间隔构件706和外间隔构件707。外间隔构件707适当地形成用于密封目的的封闭，即外间隔构件707绕着部件702形成闭环，内间隔构件706用于电连接，因此能够被以柱等形式设置。在基体基板700的上方，设置有玻璃的盖结构708，如上面所讨论的，盖结构708经由所述间隔构件706、707与基体基板700接合、优选地通过共晶接合。间隔件706、707在基体基板与盖之间提供了有限且良好限定的距离。
间隔件中的一些可以为限定预定高度的实际刚性元件。其它构件(如以上适当示出的外构件707)可以用作密封元件，在这种情况下其围绕部件702以形成密封的腔，并且无需必须自身是刚性的，而是依靠其它间隔件限定高度。
盖结构708包括通孔710，通孔710包括贯穿所述盖结构的用于提供电连接的金属，以及与通孔中的金属连接的接触用焊盘712。
在图6b中，示出图6a所示的结构的进一步实施方式。这里，部件702具有使得间隔构件706的长度不足以将部件收纳在基板之间的高度。因此，在盖708中制备凹部714。该凹部为部件702提供足够的空间，例如，如果部件702包括能够沿上下方向移动的可动构件。
该特征、即在基板中设置凹部的特征可用在本发明的所有实施方式中，并且如图7所示，可以将凹部设置在基体基板、盖基板或两者中。
因而，在图7a中，基体基板800具有定位在凹部804(凹部804位于基体基板中)中的部件802，盖806被接合以提供密封的腔。
在图7b(使用与图7a相同的附图标记)中，凹部804设置在盖基板806中，而在图7c中，凹部804设置在基板800和806两者中。
部件802可以为一体或离散部件，可以为MEMS和CMOS结构两者(机械结构、电学结构(IC)、光学结构(激光、LED)等)。
在进一步的实施方式中，提供简化加工的特征。
即，最终结构极薄的玻璃盖将难以被进一步加工。例如，设置接触用焊盘和/或重新分配层(RDL(redistribution layer))要求光刻、蚀刻等，这会将结构置于大的损坏风险中。能够抑制这种后续加工是有益的。
因此，本发明提供一种用于在使玻璃通孔晶片与部件晶片接合之前制造这种接触部/RDL的方法，由此接触用焊盘将在最终产品中凹入。现在将参照图8对其进行说明。
如能够在示出作为图8b至图8e中的加工的最终结果的结构(即，玻璃通孔晶片1000与部件晶片1010联接)的图8a中看出的，接触用焊盘/RDL1018被设置在凹陷或槽1011内，使得接触用焊盘/RDL1018不延伸至晶片的表面上方。
事实上，焊盘/RDL1018甚至是在将承载件晶片1002安装至玻璃晶片1000之前并在制备通孔之前制成的。现在将参照图8b-e对其进行说明。
因而，如图8b所示，对玻璃晶片1000进行掩模和蚀刻，以设置凹陷1011。
再次进行适当的掩模，并且对凹陷的底部进行电镀，以设置期望的金属接触部1018。
现在，如图8d所示，使玻璃晶片1000与承载件晶片1002接合，并且使玻璃变薄。通过与图7中说明的类似的过程，如图8e所示，在玻璃晶片中制备通孔1004。
现在，使部件晶片与在图8e中的结构接合，并且当最后移除承载件时，焊盘1018会显露出来，从而得到了焊盘/RDL以不延伸至表面上方的方式凹入的最终结构(图8a)。
现在将采用实施例的方式说明本发明的一个实施方式。
实施例
图9示出用于制备具有玻璃的盖结构的MEMS器件的加工工序，其中该玻璃具有TGV(Through Glass Vias(贯穿玻璃通孔))。
使玻璃晶片900与硅的承载件晶片902接合。玻璃晶片可以为具有400μm-600μm的典型厚度的标准的玻璃晶片，在玻璃晶片与承载件902接合之后，通过磨削和CMP将该厚度变薄至大约100μm(50μm-200μm)。可选地，可以使薄的玻璃晶片(50μm-200μm)与承载件接合。
在玻璃晶片900中制备(例如，通过干法或湿法蚀刻)具有50μm-100μm的直径的通孔904，通孔904可以下降至预定深度、即在玻璃内停止(如图所示的盲孔)，或者可以使用承载件902作为停止层而贯穿玻璃的整个厚度，参见图9a。
在玻璃晶片900上溅射或蒸镀0.01μm-1μm厚(优选地，0.1μm厚)的晶种层(未示出)，随后使用利用由光刻限定的掩模的电镀使通孔金属化906。金属的厚度为5μm-10μm并在通孔(未填充)中生成金属内衬908。
如图9b所示，与玻璃通孔晶片900类似，具有有源部件(active component)912的基体晶片910也具有电镀的金属层913。金属层形成用于生成晶片的主接合/联接结构的密封环914。金属层还提供晶片之间的电连接。当随后将这两层金属层(Au-Au、Cu-Cu或其组合)接合在一起时，它们还在晶片之间建立空间915，由此形成在大多数情况下足以收纳有源部件912的腔916。还可以将腔蚀刻在晶片900或910中，以便收纳较大的结构或改善真空性能。
参见图9c-d，使晶片对准并使用热压缩接合而接合。
部件(基体)晶片910为比300μm厚、即具有足以在没有承载件的情况下进行操作的厚度的玻璃晶片。
在图9e中，在接合之后，通过磨削和蚀刻而将硅承载件902从通孔晶片900移除。由此，部件晶片910将提供确保能够在没有支撑件的情况下操作的机械稳定性。
蚀刻玻璃，以显露出通孔。
溅射晶种层，并且通过电镀3μm-5μmAu来形成焊盘918和RDL(重新分配层)，从而给出图9e所示的最终结构。
可选地，对于要求低芯片高度的特定应用，最后还可以施加磨削/变薄步骤，以将晶片910变薄至100μmm-200μm范围。
在可选的实施方式中，如图9a地使用临时承载件902制备通孔904，但是然后，参见图9c’，将承载件902安装在制备通孔的一侧的相反侧。参见图9d’，制备接触用焊盘和引线结构。使部件晶片910与来自图9d’的结构接合，从而在移除支撑件902之后获得了图9e’所示的最终结构。
切割晶片，以将晶片分成多个单个部件。

Claims (11)

1.一种制备具有盖结构的微型器件的方法，该方法包括：
提供基体基板，微电子部件和/或微机械部件安装或集成在所述基体基板上；
提供包括非晶或无定形材料的玻璃材料的盖基板，其中所述玻璃材料在被加热时朝向液态玻璃化转变；
在所述盖基板中制备具有预定深度的微型的凹陷；
仅使所述盖基板中的凹陷的壁金属化；
设置贯穿所述盖基板的电连接；
将所述基体基板与所述盖基板接合在一起，使得所述基体基板上的部件与所述盖基板中的被金属化的凹陷之间存在电接触，
设置电连接包括在所述盖基板的制备所述微型的凹陷的一侧的相反侧使所述盖基板变薄，在金属露出之前停止所述变薄，制备用于使所述金属露出的开口，并且使所述开口金属化，以提供接触并使贯穿连接部气密密封。
2.根据权利要求1所述的方法，其特征在于，所述玻璃材料为选自borofloat玻璃、石英、金属合金、AlOx和聚合物的材料。
3.根据权利要求1所述的方法，其特征在于，在使所述微型的凹陷金属化之后、但在制备贯穿所述盖基板的电连接之前，使所述基体基板与所述盖基板的制备所述微型的凹陷的一侧接合。
4.根据权利要求1所述的方法，其特征在于，在使所述微型的凹陷金属化之后、并在制备贯穿所述盖基板的电连接之后，使所述基体基板与所述盖基板的制备所述微型的凹陷的一侧的相反侧接合。
5.根据权利要求1所述的方法，其特征在于，通过在加热和压力下将从支撑基板突出的多根针冲或压入所述盖基板来制备所述微型的凹陷。
6.根据权利要求5所述的方法，其特征在于，在制备所述凹陷之后，以在所述盖基板中留下孔的方式立即一起移除所述针及其支撑基板。
7.根据权利要求5所述的方法，其特征在于，在制备所述凹陷之后将所述针留在所述盖基板中，以在盖基板材料中留下被金属填充的孔的方式仅移除所述支撑基板。
8.根据权利要求1所述的方法，其特征在于，通过蚀刻、喷丸或激光钻孔来制备所述微型的凹陷。
9.根据权利要求1-8中任一项所述的方法，其特征在于，所述基体基板、所述盖基板或两者设置有凹陷(804)，所述凹陷(804)用于在两个基板接合在一起时形成收纳所述部件(802)的腔。
10.根据权利要求1-8中任一项所述的方法，其特征在于，在使所述盖基板与承载件接合之前并且在制备所述贯穿连接部之前，使所述盖基板设置有用于收纳金属接触部的凹陷，其中将所述金属接触部选择性地沉积在所述凹陷的底部。
11.根据权利要求10所述的方法，其特征在于，所述方法包括对玻璃晶片的盖基板进行掩模和蚀刻，以设置凹陷；对所述凹陷的底部进行掩模和电镀，以设置期望的金属接触部；使所述玻璃晶片与承载件晶片接合，并使玻璃变薄。
CN201480058712.7A 2013-08-26 2014-08-26 用于mems器件的薄盖 Active CN105916801B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
SE1350972 2013-08-26
SE1350972-4 2013-08-26
SE1350980-7 2013-08-27
SE1350980 2013-08-27
PCT/SE2014/050973 WO2015030657A1 (en) 2013-08-26 2014-08-26 Thin capping for mems devices

Publications (2)

Publication Number Publication Date
CN105916801A CN105916801A (zh) 2016-08-31
CN105916801B true CN105916801B (zh) 2017-10-10

Family

ID=52587047

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480058712.7A Active CN105916801B (zh) 2013-08-26 2014-08-26 用于mems器件的薄盖

Country Status (6)

Country Link
US (1) US9718674B2 (zh)
EP (1) EP3038974B1 (zh)
CN (1) CN105916801B (zh)
HK (1) HK1224275A1 (zh)
SE (1) SE538311C2 (zh)
WO (1) WO2015030657A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112016003737T5 (de) * 2015-08-18 2018-05-03 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102016200497A1 (de) * 2016-01-15 2017-07-20 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Bauelements
DE102017223372A1 (de) * 2017-12-20 2019-06-27 Robert Bosch Gmbh Laserbondverfahren und mikromechanische Vorrichtung mit Laserbondverbindung
CN114388366B (zh) * 2022-03-22 2022-05-31 湖北江城芯片中试服务有限公司 封装壳体的制备方法及封装芯片的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1900680A2 (en) * 2006-09-15 2008-03-19 Samsung Electro-Mechanics Co., Ltd. Cap wafer having electrodes
CN101261977A (zh) * 2007-02-25 2008-09-10 罗门哈斯电子材料有限公司 电子器件的封装和形成的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7416961B2 (en) 2001-03-14 2008-08-26 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for structuring a flat substrate consisting of a glass-type material
US20040016995A1 (en) 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
US20040259325A1 (en) 2003-06-19 2004-12-23 Qing Gan Wafer level chip scale hermetic package
US7230512B1 (en) * 2003-08-19 2007-06-12 Triquint, Inc. Wafer-level surface acoustic wave filter package with temperature-compensating characteristics
KR100594716B1 (ko) * 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US7204737B2 (en) * 2004-09-23 2007-04-17 Temic Automotive Of North America, Inc. Hermetically sealed microdevice with getter shield
KR100599088B1 (ko) * 2005-06-20 2006-07-12 삼성전자주식회사 반도체 소자 패키지용 캡 및 그 제조방법
KR100831405B1 (ko) * 2006-10-02 2008-05-21 (주) 파이오닉스 웨이퍼 본딩 패키징 방법
SE534510C2 (sv) 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
US8569090B2 (en) * 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
US8987059B2 (en) * 2012-01-04 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods of forming same
SE537869C2 (sv) 2012-11-01 2015-11-03 Silex Microsystems Ab Substratgenomgående vior
US9630832B2 (en) * 2013-12-19 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1900680A2 (en) * 2006-09-15 2008-03-19 Samsung Electro-Mechanics Co., Ltd. Cap wafer having electrodes
CN101261977A (zh) * 2007-02-25 2008-09-10 罗门哈斯电子材料有限公司 电子器件的封装和形成的方法

Also Published As

Publication number Publication date
US20160207758A1 (en) 2016-07-21
CN105916801A (zh) 2016-08-31
EP3038974A4 (en) 2017-07-26
HK1224275A1 (zh) 2017-08-18
EP3038974B1 (en) 2020-12-16
US9718674B2 (en) 2017-08-01
EP3038974A1 (en) 2016-07-06
WO2015030657A1 (en) 2015-03-05
SE538311C2 (sv) 2016-05-10
SE1351530A1 (sv) 2015-02-27

Similar Documents

Publication Publication Date Title
US10155659B2 (en) Vacuum sealed MEMS and CMOS package
CN105916801B (zh) 用于mems器件的薄盖
TWI417973B (zh) 具微機電元件之封裝結構之製法
US7151426B2 (en) Latching micro magnetic relay packages and methods of packaging
TWI229888B (en) Three-dimensional integrated CMOS-MEMS device and process for making the same
US20040259325A1 (en) Wafer level chip scale hermetic package
TWI409885B (zh) 具微機電元件之封裝結構及其製法
CN109037160A (zh) 半导体装置封装
CN105600738B (zh) 一种用于晶圆级封装的密闭结构及其制造方法
US20120126419A1 (en) Substrate Arrangement and a Method of Manufacturing a Substrate Arrangement
US20090194861A1 (en) Hermetically-packaged devices, and methods for hermetically packaging at least one device at the wafer level
TW201917859A (zh) 半導體封裝及其製作方法
Lee et al. A cavity chip interconnection technology for thick MEMS chip integration in MEMS-LSI multichip module
CN208444041U (zh) 三维集成光互连芯片
CN112262100A (zh) 晶片级封装件和制造方法
CN115053331A (zh) 高带宽模块
CN108336066A (zh) 半导体结构及其制造方法
Zoschke et al. Cap fabrication and transfer bonding technology for hermetic and quasi hermetic wafer level MEMS packaging
CN105347288A (zh) 一种用于晶圆级封装的多器件密闭结构及其制造方法
Zoschke et al. Capping technologies for wafer level MEMS packaging based on permanent and temporary wafer bonding
Manier et al. Wafer level packaging of MEMS and 3D integration with CMOS for fabrication of timing microsystems
EP1437036B1 (en) Latching micro magnetic relay packages and methods of packaging
Manier et al. Wafer level packaging for hermetical encapsulation of MEMS resonators
Kröhnert et al. Versatile hermetically sealed sensor platform for high frequency applications
TWI482548B (zh) 線路結構的製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant