CN105347288A - 一种用于晶圆级封装的多器件密闭结构及其制造方法 - Google Patents

Abstract

本申请公开了一种用于晶圆级封装的多器件密闭结构，在第一晶圆上具有硅材料的环形第一凸起包围第一器件，第一器件的电极覆盖在第一凸起的某处顶部；在第二晶圆上具有第二器件，第二器件的电极对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起作为侧墙将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和第一凸起构成了多器件密闭结构。本申请省略了硅通孔工艺，从而降低了工艺难度，减少了制造成本。

Description

一种用于晶圆级封装的多器件密闭结构及其制造方法

技术领域

本申请涉及一种半导体器件的晶圆级封装技术，特别是涉及一种将两个以上的半导体器件封装在一个芯片内的晶圆级封装技术。

背景技术

MEMS(微机电系统)是将微电子与机械工程融合在一起的一种工业技术。MEMS器件(device)尺寸通常在20微米到1毫米之间，由尺寸通常在1到100微米之间的组件(component)构成。MEMS通常包括一个处理数据的中心单元(例如微处理器，microprocessor)和多个与外界环境相互作用的组件(例如微传感器，microsensor)。MEMS具有微型化、智能化、多功能、高集成度的特点，常见应用包括加速度计(accelerometer)、陀螺仪(gyroscope)、麦克风、压力传感器、滤波器等。

MEMS制造工艺是在半导体制造工艺的基础上发展起来的，包括淀积、热氧化、光刻、刻蚀、深刻电铸模造(LIGA)、硅微加工、非硅微加工和精密机械加工等技术。所述淀积技术包括化学气相淀积(CVD)和物理气相淀积(PVD)。所述光刻技术包括电子束曝光(Electronbeamlithography)、离子束曝光(Ionbeamlithography)、离子径迹(Iontrack)、X射线光刻(X-raylithography)、金刚石图形化(Diamondpatterning)等。所述刻蚀技术包括干法刻蚀和湿法腐蚀。

一片晶圆(wafer，也称硅片)可以同时制造多个半导体器件，这些器件在晶圆上制造完成后通常经过测试与拣选就进入装配与封装阶段。新兴的晶圆级封装(WLP，wafer-levelpackaging)技术是先在整个晶圆上进行封装，再对封装好的晶圆进行切割以得到封装芯片(chip)，且封装芯片与裸片(die)在尺寸上一致。晶圆级封装通常符合芯片尺寸封装(CSP，chipscalepackage)的定义，因此也称为晶圆级芯片尺寸封装(WLCSP)。传统的封装技术则是先切割晶圆得到裸片，再对裸片进行封装得到封装芯片。为了与晶圆级封装技术相对应，传统的封装技术可称为芯片级封装。由于MEMS器件易被破坏，采用晶圆级封装技术更为适宜，但也可采用芯片级封装技术。

出于保护目的，大部分MEMS器件以及部分IC(集成电路)器件需要位于密闭结构中。请参阅图1，这是一种现有的用于对半导体器件进行晶圆级封装的单器件密闭结构。在基底晶圆(devicewafer)1上具有半导体器件2，所述半导体器件2包括MEMS器件以及除MEMS器件以外的IC器件。每个半导体器件2都具有用于输入输出的电极3，即焊垫(weldingpad)。在盖帽晶圆(capwafer)4上具有环形凸起5。将盖帽晶圆4与基底晶圆1进行晶圆键合(waferbonding)，每个半导体器件2都被环形凸起5所包围，环形凸起5与两片晶圆便构成了保护每个半导体器件2的密闭结构。优选地，所述密闭结构具有气密性，内部可以为真空或者填充气体。每个半导体器件2的电极3由环形凸起5内部的接触孔电极6对外引出到盖帽晶圆4外侧的电极7。

在本文件中，各种电极的位置可以凸出于晶圆或基板表面，也可以与晶圆或基板表面齐平，还可以凹陷于晶圆或基板内部。为便于理解，各幅示意图中的电极均表示为凸出于晶圆或基板表面的形式。

上述用于晶圆级封装的密闭结构的制造方法包括如下各个步骤：

第1步，请参阅图1a，在基底晶圆1上制造完成半导体器件2，半导体器件2在基底晶圆1上具有电极3。

第2步，请参阅图1b，采用光刻和刻蚀工艺对盖帽晶圆4进行刻蚀，在盖帽晶圆4上残留有硅材料形成环形凸起5。环形凸起5的内部形成一个腔体，该腔体对应包围在每个半导体器件2的外围。

第3步，请参阅图1c，采用晶圆键合工艺使倒置的盖帽晶圆4与正置的基底晶圆1连为一体。此时，环形凸起5与基底晶圆1连为一体并在每个半导体器件2的外围形成环形侧壁，该环形侧壁与两片晶圆一起构成了每个半导体器件2外围的密闭结构。环形凸起5或者与盖帽晶圆4直接连接，或者通过半导体器件2的电极3与盖帽晶圆4连接。晶圆键合时可根据需要将密闭结构抽成真空，或者填充气体。晶圆键合所选用的键合材料例如为玻璃、金属(此时为共晶键合)、有机高分子材料等，也可省略键合材料(此时为直接键合，directbongding)。

第4步，请参阅图1d，采用光刻和刻蚀工艺在环形凸起5中刻蚀通孔，通孔底部在半导体器件2的电极3上。然后在通孔中形成接触孔电极6，例如采用钨塞工艺。接触孔电极6与半导体器件2的电极3之间形成电学连接。

第5步，请参阅图1，采用金属化工艺在盖帽晶圆4上方(此时盖帽晶圆4为倒置)形成与接触孔电极6具有电性连接的电极7。最后对基底晶圆1和盖帽晶圆4进行切割以得到芯片，每颗芯片包括一个半导体器件2及其外围由基底芯片单元、环形凸起5和盖帽芯片单元构成的密闭结构。

上述用于晶圆级封装的单器件密闭结构及其制造方法是采用两片晶圆键合的方式实现对单个半导体器件的密闭保护，并且在晶圆键合之前还需要在盖帽晶圆上刻蚀以形成腔体，同时采用硅通孔(TSV，ThroughSiliconVia)手段将半导体器件的输入输出焊垫引出来。无论是晶圆刻蚀、晶圆键合、硅通孔技术、引线键合都面临着技术难度大、设备昂贵且制造成本高、工艺复杂且周期耗时长的问题。某些MEMS器件和/或IC器件受限于上述工艺技术，还面临着良品率低、体积大的问题。

除了上述用于晶圆级封装的单器件密闭结构及其制造方法，还有一些技术文献公开了其他用于晶圆级封装的单器件密闭结构、多器件密闭结构及其制造方法。

公开号为CN1463911A、公开日为2003年12月31日的中国发明专利申请公开了一种微机电元件的晶圆级封装装置，并提供了两个实施例。在第一实施例中，所述封装装置包括微机电元件晶圆和封装晶圆，微机电元件制作在微机电元件晶圆上。在微机电元件晶圆上排列有多个晶片(即芯片)单元，在晶片单元的输入输出焊垫上设置第一焊料凸块，在晶片单元外围设置环形焊料凸块作为第一保护环。在封装晶圆上贯穿设置多个金属导体柱，在金属导体柱两端均设置第二焊料凸块，在封装晶圆表面设置环形焊料凸块作为第二保护环。将第一焊料凸块、第一保护环分别对应粘合安装在第二焊料凸块、第二保护环上。最终，微机电元件位于由两块晶圆作为两个底面、由第一保护环和第二保护环作为侧壁的密闭结构中。第一焊料凸块、第二焊料凸块和金属导体柱将微机电元件的输入输出焊垫引出到封装晶圆外侧。在第二实施例中，所述封装装置包括基板和封装晶圆，微机电元件制作在封装晶圆上，其余与第一实施例相同。该文献以金属材料的焊料凸块与两片晶圆一起构成晶圆级封装的单器件密闭结构，工艺较为复杂且成本较高，还需要用到硅通孔技术进行引线。

公开号为CN101123231A、公开日为2008年2月13日的中国发明专利申请公开了一种微机电系统的晶圆级芯片尺寸封装结构与制造方法，并提供了两个实施例。在第一实施例中，所述封装结构包括微机电系统晶圆和保护外盖。在微机电系统晶圆上制作有微机电系统，并设置有焊垫。在保护外盖上由苯并环丁烯(BCB)通过光刻工艺形成空腔壁。空腔壁压合在焊垫上，使得微机电系统位于由两块晶圆作为两个底面、由空腔壁和焊垫作为侧壁的密闭结构中。与焊垫侧面接触的外引线将微机电系统的输入输出焊垫引出到微机电系统晶圆外侧。在第二实施例中，在保护外盖上由玻璃胶通过丝网印刷工艺形成空腔壁，其余与第一实施例相同。该文献以高分子材料的空腔壁与两片晶圆一起构成晶圆级封装的单器件密闭结构，并且引线结构较为复杂，工艺步骤较多且成本较高。

公开号为CN101533832A、公开日为2009年9月16日的中国发明专利申请公开了一种微机电系统器件与集成电路的集成芯片与集成方法。所述集成芯片包括：在第一衬底上生成的微机电系统器件、环绕微机电系统器件生成的第一封装环、在第二衬底上生成的与微机电系统器件相对应的集成电路、环绕集成电路生成且与第一封装环融合对接的第二封装环。最终，微机电系统器件和集成电路一起位于由两块衬底作为两个底面、由第一封装环和第二封装环作为侧壁的密闭结构中。微机电系统器件和集成电路之间形成有必要的电学连接，而对外的电学连接则由第一衬底或第二衬底的通孔引出。该文献也是以金属材料的封装环与两片晶圆一起构成晶圆级封装的多器件密闭结构，工艺较为复杂且成本较高，也需要用到硅通孔技术进行引线。

发明内容

由以上记载可知，现有方案均是采用晶圆键合方式，以金属材料或高分子材料作为键合材料来形成用于晶圆级封装的单器件或多器件密闭结构。所述密闭结构均以两片晶圆作为两个底面、以金属材料或高分子材料作为侧壁，其制造成本较高、工艺较复杂。本申请所要解决的技术问题提供一种可用于半导体器件的晶圆级封装的多器件密闭结构，通过特殊的结构设计来降低工艺成本、减少工艺步骤，同时提供易于实现的引线方案。

为解决上述技术问题，本申请用于晶圆级封装的多器件密闭结构之一是在第一晶圆上具有硅材料的环形第一凸起且包围第一器件，第一器件的电极覆盖在第一凸起的某处顶部；在第二晶圆上具有第二器件，第二器件的电极对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起作为侧墙将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和第一凸起构成了多器件密闭结构。

本申请用于晶圆级封装的多器件密闭结构之二是在第一晶圆上具有硅材料的第一凸起，在第二晶圆上具有硅材料的第二凸起，第一凸起与第二凸起组合后构成了环形；在第一晶圆上还具有第一器件；第一器件的电极或者覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上还具有第二器件；第二器件的电极或者覆盖在第二凸起的某处底部，或者对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起与第二凸起组合后作为侧墙所围成的腔体将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。

本申请用于晶圆级封装的多器件密闭结构的制造方法之一包括如下步骤：

首先，在第一晶圆形成环形的第一凸起，并在第一凸起围成的腔体中制作完成第一器件，第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部；在第二晶圆上制造完成第二器件，第二器件在第二晶圆上的电极对应着第一凸起的某处位置；

然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起作为侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；

最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。

本申请用于晶圆级封装的多器件密闭结构的制造方法之二包括如下步骤：

首先，在第一晶圆形成第一凸起，并制作完成第一器件；第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上形成第二凸起，并制造完成第二器件；第二器件在第二晶圆上的电极覆盖在第二凸起的某处顶部，或者对应着第一凸起的某处位置；

然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起和第二凸起组合后构成环形侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；

最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。

与现有的用于晶圆级封装的多器件密闭结构相比，本申请采用硅材料的凸起作为侧壁形成密闭结构，避免了金属材料可能导致的污染问题。本申请还省略了硅通孔工艺，从而降低了工艺难度，减少了制造成本。本申请改用溅射、电镀、蒸发等工艺对外引线，或者利用器件电极向外延伸部分作为芯片电极，或者在硅材料凸起的外侧形成水平方向上电性连接的芯片电极，芯片电极可以延展到任一晶圆上。

附图说明

图1是现有的用于晶圆级封装的密闭结构的示意图。

图1a至图1d是现有的用于晶圆级封装的密闭结构的制造方法的各步骤示意图。

图2是本申请用于晶圆级封装的多器件密闭结构的实施例一的示意图；

图2a至图2d是实施例一进行晶圆键合的四种情形示意图；

图2e至图2h是实施例一的制造方法的各步骤示意图；

图3是本申请用于晶圆级封装的多器件密闭结构的实施例二的示意图；

图3a至图3d是实施例二的制造方法的各步骤示意图；

图4是本申请用于晶圆级封装的多器件密闭结构的实施例三的示意图；

图4a至图4f是实施例三的制造方法的各步骤示意图；

图5是本申请用于晶圆级封装的多器件密闭结构的实施例四的示意图；

图5a至图5f是实施例四的制造方法的各步骤示意图。

图中附图标记说明：1为基底晶圆；2为半导体器件；3为基底晶圆上的电极；4为盖帽晶圆；5为环形凸起；6为接触孔电极；7为盖帽晶圆上的电极；10为第一晶圆；11为第一凸起；12为第一器件；13为第一器件的电极；20为第二晶圆；21为第二凸起；22为第二器件；23为第二器件的晶圆；25为导电材料(芯片电极)。

具体实施方式

请参阅图2，这是本申请用于晶圆级封装的多器件密闭结构的实施例一。在第一晶圆10上具有环形的第一凸起11，由硅材料制成。第一凸起11围成的腔体中具有第一器件12，所述第一器件12包括MEMS器件、IC器件等。第一器件12的电极13至少覆盖在第一凸起11的某处顶部并向外延伸到第一凸起11的外缘之外。在第二晶圆20上具有第二器件22，所述第二器件22包括MEMS器件、IC器件等。第二器件22的电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11作为侧墙将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和第一凸起11构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。

上述实施例一在晶圆键合时包括如下四种情形：

情形一请参阅图2a，第一凸起11的某处顶部未覆盖第一器件12的电极13，第二晶圆20的对应位置也没有第二器件22的电极23，则该处的第一凸起11顶部直接与第二晶圆20连为一体。

情形二请参阅图2b，第一凸起11的某处顶部未覆盖第一器件12的电极13，第二晶圆20的对应位置具有第二器件22的电极23，则该处的第一凸起11顶部通过电极23与第二晶圆20连为一体。

情形三请参阅图2c，第一凸起11的某处顶部覆盖有第一器件12的电极13，第二晶圆20的对应位置没有第二器件22的电极23，则该处的第一凸起11顶部通过电极13与第二晶圆20连为一体。

情形四请参阅图2d，第一凸起11的某处顶部覆盖有第一器件12的电极13，第二晶圆20的对应位置也具有第二器件22的电极23，则该处的第一凸起11顶部通过电极13和电极23与第二晶圆20连为一体。

以上四种情形表明，晶圆键合时第一凸起11构成多器件密闭结构的侧壁。在第一凸起11和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23。

上述多器件密闭结构的实施例一的制造方法包括如下步骤：

第1步，请参阅图2e，在第一晶圆10上先形成环形的第一凸起11，例如采用光刻和刻蚀工艺。然后在第一凸起11所围成的腔体中制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。电极13至少覆盖在第一凸起11的某处顶部，还向外延伸到第一凸起11的外缘之外。

第2步，请参阅图2f，在第二晶圆20上制造完成第二器件22，第二器件22对应着第一凸起11所围成的腔体之内。第二器件22在第二晶圆20上具有电极23，电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。

可选地，这一步中电极23也可向外延伸到第一凸起11的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极23限制在第一凸起11的外缘以内。

上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。

第3步，请参阅图2g，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时由第一凸起11作为侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11与对应位置的电极23连为一体。晶圆键合方式可以为共晶键合、热压力键合、阳极键合、胶体粘附键合等，键合材料可以是光刻胶、聚酰亚胺、Au-Au、Au-Cu、Au-Si、Au-Sn、Ge-Si、Si-Si、Cu-Cu、Cu-Sn等。如采用胶体粘附键合，则在键合前需要在键合位置(第一凸起11顶部)涂布胶体键合材料。

第4步，请参阅图2h，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20～200μm之间。

第5步，请参阅图2，采用光刻和刻蚀工艺，在需要对外进行电性连接的位置刻蚀穿透第二晶圆20形成窗口，从而暴露出需要对外进行电性连接的电极13和电极23。这一步只要采用常规刻蚀工艺，不用硅通孔工艺，因而可以大幅降低制造成本，缩短工艺时间。需要对外进行电性连接的电极13和电极23可以通过窗口与封装基板或其他外围设备进行电性连接。最后对第一晶圆10和第二晶圆20进行切割以得到芯片，每颗芯片包括至少一个第一器件12和至少一个第二器件22及其外围的多器件密闭结构。

与现有的用于晶圆级封装的密闭结构相比，本申请的实施例一首先可在一个密闭结构内封装两个以上的半导体器件，优选为配合使用的半导体器件，从而减小了体积，节省了制造成本，缩短了工艺周期。其次本申请的实施例一省略了硅通孔工艺，可改为溅射、电镀、蒸发等工艺来制造芯片电极，从而减小了工艺难度，易于制造实现。当第一器件的电极需要对外进行电性连接时，在窗口中已暴露出水平延伸的第一器件的电极。当第二器件的电极需要对外进行电性连接时，可通过制作芯片电极的方式，如图4f和图4所示。最后，本申请的实施例一采用硅材料的第一凸起作为密闭结构的侧壁，避免了金属材料的侧壁可能导致的污染。

请参阅图3，这是本申请用于晶圆级封装的多器件密闭结构的实施例二。在第一晶圆10上具有硅材料的第一凸起11，在第二晶圆20上具有硅材料的第二凸起21，第一凸起11与第二凸起21组合后构成了环形。在第一晶圆10上还具有第一器件12，所述第一器件12包括MEMS器件、IC器件等。第一器件12的电极13或者覆盖在第一凸起11的某处顶部并向外延伸到第一凸起11的外缘之外，或者对应着第二凸起21的某处位置并向外延伸到第二凸起21的外缘之外。在第二晶圆20上还具有第二器件22，所述第二器件22包括MEMS器件、IC器件等。第二器件22的电极或者覆盖在第二凸起21的某处底部限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11与第二凸起21组合后作为侧墙所围成的腔体将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。

与实施例一类似，上述实施例二在晶圆键合时也包括多种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。第二凸起21的某处底部或者直接与第一晶圆10连为一体，或者通过电极23与第一晶圆10连为一体，或者通过电极13与第一晶圆10连为一体，或者通过电极13和电极23与第一晶圆10连为一体。这些情形表明，晶圆键合时第一凸起11和第二凸起21构成多器件密闭结构的侧壁。在第一凸起11的顶部和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23，在第二凸起21的底部和第一晶圆10之间也可具有第一器件12的电极13和/或第二器件22的电极23。

上述多器件密闭结构的实施例二的制造方法包括如下步骤：

第1步，请参阅图3a，在第一晶圆10上先形成第一凸起11，例如采用光刻和刻蚀工艺。然后在第一晶圆10上制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且向外延伸到第一凸起11的外缘之外，或者对应着第二凸起22的某处位置且向外延伸到第二凸起22的外缘之外。

第2步，请参阅图3b，在第二晶圆20上先形成第二凸起21，例如采用光刻和刻蚀工艺。然后在第二晶圆20上制造完成第二器件22，第二器件22在第二晶圆20上具有电极23。第二器件22的电极23或者覆盖在第二凸起21的某处顶部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。

可选地，这一步中电极23也可向外延伸到第一凸起11和/或第二凸起21的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极23限制在第一凸起11和/或第二凸起21的外缘以内。

上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。

第3步，请参阅图3c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时第一凸起11与第二凸起21组合后构成了环形的侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体，或者第二凸起21与第一晶圆10连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接，或者该位置的第二凸起21底部的电极23与对应位置的电极13连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体，或者该位置的第二凸起21底部与对应位置的电极13连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11的顶部与对应位置的电极23连为一体，或者该位置的第二凸起21底部的电极23与第一晶圆10连为一体。晶圆键合方式可以为共晶键合、热压力键合、阳极键合、胶体粘附键合等，键合材料可以是光刻胶、聚酰亚胺、Au-Au、Au-Cu、Au-Si、Au-Sn、Ge-Si、Si-Si、Cu-Cu、Cu-Sn等。如采用胶体粘附键合，则在键合前需要在键合位置(第一凸起11顶部以及第二凸起21底部)涂布胶体键合材料。

第4步，请参阅图3d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20～200μm之间。

第5步，请参阅图3，采用光刻和刻蚀工艺，在需要对外进行电性连接的位置刻蚀穿透第二晶圆20形成窗口，从而暴露出需要对外进行电性连接的电极13和电极23。这一步只要采用常规刻蚀工艺，不用硅通孔工艺，因而可以大幅降低制造成本，缩短工艺时间。需要对外进行电性连接的电极13和电极23可以通过窗口与封装基板或其他外围设备进行电性连接。最后对第一晶圆10和第二晶圆20进行切割以得到芯片，每颗芯片包括至少一个第一器件12和至少一个第二器件22及其外围的多器件密闭结构。

上述实施例二与实施例一的主要区别在于：实施例一中多器件密闭结构的侧壁仅为第一凸起，只需在一片晶圆上制造；实施例二中多器件密闭结构的侧壁由第一凸起和第二凸起组合构成，需要分别在两片晶圆上制造，并在晶圆键合时组合构成环形。实施例二中第一凸起和第二凸起通常在水平方向上组合形成环形，例如1/2环形与1/2环形、1/4环形与3/4环形等，两者组合后构成了完整的环形。实施例二中第一凸起和第二凸起也可在垂直方向上组合形成环形，例如第一凸起和第二凸起均为环形，两者组合后构成了高度叠加的环形。当第一器件的电极需要对外进行电性连接时，在窗口中已暴露出水平延伸的第一器件的电极。当第二器件的电极需要对外进行电性连接时，可通过制作芯片电极的方式，如图4f和图4所示。

请参阅图4，这是本申请用于晶圆级封装的多器件密闭结构的实施例三。在第一晶圆10上具有环形的第一凸起11，由硅材料制成。第一凸起11围成的腔体中具有第一器件12，所述第一器件12包括MEMS器件、IC器件等。第一器件12的电极13至少覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内。在第二晶圆20上具有第二器件22，所述第二器件22包括MEMS器件、IC器件等。第二器件22的电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11作为侧墙将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和第一凸起11构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。导电材料形成的芯片电极25在第一凸起11的外侧与电极13和/或电极23在水平方向上形成电性连接。

与实施例一相同，上述实施例三在晶圆键合时也包括四种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。这些情形表明，晶圆键合时第一凸起11构成多器件密闭结构的侧壁。在第一凸起11的顶部和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23。

上述多器件密闭结构的实施例三的制造方法包括如下步骤：

第1步，请参阅图4a，在第一晶圆10上先形成环形的第一凸起11，例如采用光刻和刻蚀工艺。然后在第一凸起11所围成的腔体中制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。电极13至少覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内。

第2步，请参阅图4b，在第二晶圆20上制造完成第二器件22，第二器件22对应着第一凸起11所围成的腔体之内。第二器件22在第二晶圆20上具有电极23，电极23对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。

可选地，这两步中电极13、电极23也可向外延伸到第一凸起11的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极13、电极23限制在第一凸起11的外缘以内。

上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称可以互换。

第3步，请参阅图4c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时由第一凸起11作为侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11与对应位置的电极23连为一体。

第4步，请参阅图4d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20～200μm之间。

第5步，请参阅图4e，采用光刻和刻蚀工艺，在需要对外进行电性连接的位置刻蚀穿透第二晶圆20形成窗口，从而暴露出需要对外进行电性连接的电极13和电极23。这一步只要采用常规刻蚀工艺，不用硅通孔工艺，因而可以大幅降低制造成本，缩短工艺时间。

第6步，请参阅图4f，在第二晶圆20之上制作一层或多层导电材料25，例如采用通过溅射、蒸发、电镀等工艺。导电材料25在所述窗口中形成在第一凸起11的外侧，从而与需要对外进行电性连接的电极13和/或电极23形成电性连接。导电材料25例如是Al、Cu、Au、Ag、Pt、AlCu、AlSi、AlSiCu、Ti、TiW、TiN、W、Cr、Ni中的一种或多种。

第7步，请参阅图4，采用光刻和刻蚀工艺将多余的导电材料25去除，形成第一器件12和/或第二器件22与封装基板或其他外围设备进行电性连接所需的芯片电极25。最后对第一晶圆10和第二晶圆20进行切割以得到芯片，每颗芯片包括至少一个第一器件12和至少一个第二器件22及其外围的多器件密闭结构。

上述实施例三与实施例一的主要区别在于：实施例一中第一器件的电极水平延伸到第一晶圆的外缘，可直接用于对外进行电性连接。第二器件的电极需要制造在水平方向上形成电性连接的芯片电极。实施例三中第一器件的电极也被限制在第一凸起的某处顶部外缘以内，第一器件的电极和第二器件的电极均需要制造在水平方向上形成电性连接的芯片电极。此外，实施例三最终形成的芯片电极与芯片边缘之间留有一定距离，该距离可用来切割芯片，减少芯片面积。

请参阅图5，这是本申请用于晶圆级封装的多器件密闭结构的实施例四。在第一晶圆10上具有硅材料的第一凸起11，在第二晶圆20上具有硅材料的第二凸起21，第一凸起11与第二凸起21组合后构成了环形。在第一晶圆10上还具有第一器件12，所述第一器件12包括MEMS器件、IC器件等。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内，或者对应着第二凸起21的某处位置且限制在第二凸起21的外缘以内。在第二晶圆20上还具有第二器件22，所述第二器件22包括MEMS器件、IC器件等。第二器件22的电极23或者覆盖在第二凸起21的某处底部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。第一晶圆10与第二晶圆20之间通过晶圆键合连为一体，第一凸起11与第二凸起21组合后作为侧墙所围成的腔体将至少一个第一器件12和至少一个第二器件22包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。优选地，第一器件12与第二器件22需要配合使用。导电材料形成的芯片电极25在第一凸起11和/或第二凸起21的外侧与电极13和/或电极23在水平方向上形成电性连接。

与实施例二相同，上述实施例四在晶圆键合时也包括多种情形。第一凸起11的某处顶部或者直接与第二晶圆20连为一体，或者通过电极23与第二晶圆20连为一体，或者通过电极13与第二晶圆20连为一体，或者通过电极13和电极23与第二晶圆20连为一体。第二凸起21的某处底部或者直接与第一晶圆10连为一体，或者通过电极23与第一晶圆10连为一体，或者通过电极13与第一晶圆10连为一体，或者通过电极13和电极23与第一晶圆10连为一体。这些情形表明，晶圆键合时第一凸起11和第二凸起21构成多器件密闭结构的侧壁。在第一凸起11和第二晶圆20之间还可具有第一器件12的电极13和/或第二器件22的电极23，在第二凸起21和第一晶圆10之间也可具有第一器件12的电极13和/或第二器件22的电极23。

上述多器件密闭结构的实施例四的制造方法包括如下步骤：

第1步，请参阅图5a，在第一晶圆10上先形成第一凸起11，例如采用光刻和刻蚀工艺。然后在第一晶圆10上制作完成第一器件12，第一器件12在第一晶圆10上具有电极13。第一器件12的电极13或者覆盖在第一凸起11的某处顶部且限制在第一凸起11的外缘以内，或者对应着第二凸起21的某处位置且限制在第二凸起21的外缘以内。

第2步，请参阅图5b，在第二晶圆20上先形成第二凸起21，例如采用光刻和刻蚀工艺。然后在第二晶圆20上制造完成第二器件22，第二器件22在第二晶圆20上具有电极23。第二器件22的电极23或者覆盖在第二凸起21的某处顶部且限制在第二凸起21的外缘以内，或者对应着第一凸起11的某处位置且限制在第一凸起11的外缘以内。

可选地，这两步中电极13、电极23也可向外延伸到第一凸起11和/或第二凸起21的外缘之外，那么在第5步中通过光刻和刻蚀工艺将电极13、电极23限制在第一凸起11和/或第二凸起21的外缘以内。

上述第1步与第2步的顺序可以互换，或者同时进行。第一晶圆10与第二晶圆20的名称也可互换。

第3步，请参阅图5c，将第二晶圆20倒置，与第一晶圆10进行晶圆键合。此时第一凸起11与第二凸起21组合后构成了环形的侧壁，与两片晶圆一起构成了多器件密闭结构。所述多器件密闭结构将至少一个第一器件12和至少一个第二器件22包围且密封住。在各器件均无电极的位置，第一凸起11与第二晶圆20连为一体，或者第二凸起21与第一晶圆10连为一体。在两器件之间需要进行电性连接的位置，该位置的第一凸起11顶部的电极13与对应位置的电极23连为一体并形成电性连接，或者该位置的第二凸起21底部的电极23与对应位置的电极13连为一体并形成电性连接。在第一器件12需要对外进行电性连接的位置，该位置的第一凸起11顶部的电极13与第二晶圆20连为一体，或者该位置的第二凸起21底部与对应位置的电极13连为一体。在第二器件22需要对外进行电性连接的位置，该位置的第一凸起11顶部与对应位置的电极23连为一体，或者该位置的第二凸起21底部的电极23与第一晶圆10连为一体。

第4步，请参阅图5d，减薄第二晶圆20的厚度，例如采用研磨(Lapping)、轮磨(Grinding)或化学机械研磨(CMP)等工艺。减薄后的第二晶圆20的优选厚度在20～200μm之间。

第5步，请参阅图5e，采用光刻和刻蚀工艺，在需要对外进行电性连接的位置刻蚀穿透第二晶圆20形成窗口，从而暴露出需要对外进行电性连接的电极13和电极23。这一步只要采用常规刻蚀工艺，不用硅通孔工艺，因而可以大幅降低制造成本，缩短工艺时间。

第6步，请参阅图5f，在第二晶圆20之上制作一层或多层导电材料25，例如采用通过溅射、蒸发、电镀等工艺。导电材料25在所述窗口中形成在第一凸起11和/或第二凸起21的外侧，从而与需要对外进行电性连接的电极13和/或电极23形成电性连接。

第7步，请参阅图5，采用光刻和刻蚀工艺将多余的导电材料25去除，形成第一器件12和/或第二器件22与封装基板或其他外围设备进行电性连接所需的芯片电极25。最后对第一晶圆10和第二晶圆20进行切割以得到芯片，每颗芯片包括至少一个第一器件12和至少一个第二器件22及其外围的多器件密闭结构。

上述实施例四与实施例三的主要区别在于：实施例三中多器件密闭结构的侧壁仅为第一凸起，只需在一片晶圆上制造；实施例四中多器件密闭结构的侧壁由第一凸起和第二凸起组合构成，需要分别在两片晶圆上制造，并在晶圆键合时组合构成环形。实施例四中第一凸起和第二凸起通常在水平方向上组合形成环形，例如1/2环形与1/2环形、1/4环形与3/4环形等，两者组合后构成了完整的环形。实施例四中第一凸起和第二凸起也可在垂直方向上组合形成环形，例如第一凸起和第二凸起均为环形，两者组合后构成了高度叠加的环形。

以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种用于晶圆级封装的多器件密闭结构，其特征是，在第一晶圆上具有硅材料的环形第一凸起包围第一器件，第一器件的电极覆盖在第一凸起的某处顶部；在第二晶圆上具有第二器件，第二器件的电极对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起作为侧墙将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和第一凸起构成了多器件密闭结构。

2.根据权利要求1所述的用于晶圆级封装的多器件密闭结构，其特征是，第一器件的电极向外延伸到第一凸起的外缘之外，用于对外进行电性连接；第二器件的电极限制在第一凸起的外缘以内，在第一凸起的外侧制造与第二器件的电极在水平方向上形成电性连接的芯片电极以用于对外进行电性连接；

或者，第一器件的电极、第二器件的电极均限制在第一凸起的外缘以内，在第一凸起的外侧制造与第一器件的电极和/或第二器件的电极在水平方向上形成电性连接的芯片电极以用于对外进行电性连接。

3.根据权利要求1所述的用于晶圆级封装的多器件密闭结构，其特征是，第一凸起的顶部或者直接与第二晶圆连为一体，或者通过第二器件的电极与第二晶圆连为一体，或者通过第一器件的电极与第二晶圆连为一体，或者通过第一器件的电极和第二器件的电极与第二晶圆连为一体。

4.一种用于晶圆级封装的多器件密闭结构，其特征是，在第一晶圆上具有硅材料的第一凸起，在第二晶圆上具有硅材料的第二凸起，第一凸起与第二凸起组合后构成了环形；在第一晶圆上还具有第一器件；第一器件的电极或者覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上还具有第二器件；第二器件的电极或者覆盖在第二凸起的某处底部，或者对应着第一凸起的某处位置；第一晶圆与第二晶圆通过晶圆键合连为一体，第一凸起与第二凸起组合后作为侧墙所围成的腔体将至少一个第一器件和至少一个第二器件包围在内，从而由两片晶圆和两个凸起构成了多器件密闭结构。

5.根据权利要求4所述的用于晶圆级封装的多器件密闭结构，其特征是，第一器件的电极向外延伸到第一凸起和/或第二凸起的外缘之外，用于对外进行电性连接；第二器件的电极限制在第一凸起和/或第二凸起的外缘以内，在第一凸起和第二凸起的外侧制造与第二器件的电极在水平方向上形成电性连接的芯片电极以用于对外进行电性连接；

或者，第一器件的电极和第二器件的电极均限制在第一凸起和/或第二凸起的外缘以内，在第一凸起和第二凸起的外侧制造与第一器件的电极和/或第二器件的电极在水平方向上形成电性连接的芯片电极以用于对外进行电性连接。

6.根据权利要求4所述的用于晶圆级封装的多器件密闭结构，其特征是，第一凸起的顶部或者直接与第二晶圆连为一体，或者通过第二器件的电极与第二晶圆连为一体，或者通过第一器件的电极与第二晶圆连为一体，或者通过第一器件的电极和第二器件的电极与第二晶圆连为一体；

第二凸起的底部或者直接与第一晶圆连为一体，或者通过第二晶圆的电极与第一晶圆连为一体，或者通过第一器件的电极与第一晶圆连为一体，或者通过第一器件的电极和第二器件的电极与第一晶圆连为一体。

7.一种用于晶圆级封装的多器件密闭结构的制造方法，其特征是，包括如下步骤：

首先，在第一晶圆形成环形的第一凸起，并在第一凸起围成的腔体中制作完成第一器件，第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部；在第二晶圆上制造完成第二器件，第二器件在第二晶圆上的电极对应着第一凸起的某处位置；

然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起作为侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；

最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。

8.根据权利要求7所述的用于晶圆级封装的多器件密闭结构的制造方法，其特征是，第一器件的电极或者向外延伸到第一凸起的外缘之外，或者限制在第一凸起的外缘以内；第二器件的电极限制在第一凸起的外缘以内；

当第一器件的电极向外延伸到第一凸起的外缘之外时，在窗口中已暴露出水平延伸的第一器件的电极；在第二晶圆之上制作一层或多层导电材料，导电材料在所述窗口中形成在第一凸起的外侧，从而与第二器件的电极形成电性连接；最后去除多余的导电材料形成芯片电极；

当第一器件的电极限制在第一凸起的外缘以内时，在第二晶圆之上制作一层或多层导电材料，导电材料在所述窗口中形成在第一凸起的外侧，从而与第一器件的电极和/或第二器件的电极形成电性连接；最后去除多余的导电材料形成芯片电极。

9.一种用于晶圆级封装的多器件密闭结构的制造方法，其特征是，包括如下步骤：

首先，在第一晶圆形成第一凸起，并制作完成第一器件；第一器件在第一晶圆上的电极覆盖在第一凸起的某处顶部，或者对应着第二凸起的某处位置；在第二晶圆上形成第二凸起，并制造完成第二器件；第二器件在第二晶圆上的电极覆盖在第二凸起的某处顶部，或者对应着第一凸起的某处位置；

然后，将第二晶圆倒置与第一晶圆进行晶圆键合；此时由第一凸起和第二凸起组合后构成环形侧壁与两片晶圆一起构成了多器件密闭结构，将至少一个第一器件和至少一个第二器件包围且密封住；

最后，减薄第二晶圆的厚度，并在需要对外进行电性连接的位置刻蚀穿透第二晶圆形成窗口，第一器件的电极和第二器件的电极通过窗口对外进行电性连接。

10.根据权利要求9所述的用于晶圆级封装的多器件密闭结构的制造方法，其特征是，

第一器件的电极或者向外延伸到第一凸起和/或第二凸起的外缘之外，或者限制在第一凸起和/或第二凸起的外缘以内；第二器件的电极限制在第一凸起和/或第二凸起的外缘以内；

当第一器件的电极向外延伸到第一凸起和/或第二凸起的外缘之外时，在窗口中已暴露出水平延伸的第一器件的电极；在第二晶圆之上制作一层或多层导电材料，导电材料在所述窗口中形成在第一凸起和第二凸起的外侧，从而与第二器件的电极形成电性连接；最后去除多余的导电材料形成芯片电极；

当第一器件的电极限制在第一凸起和/或第二凸起的外缘以内时，在第二晶圆之上制作一层或多层导电材料，导电材料在所述窗口中形成在第一凸起和第二凸起的外侧，从而与第一器件的电极和/或第二器件的电极形成电性连接；最后去除多余的导电材料形成芯片电极。