CN105914140B - 杂质导入方法、半导体元件的制造方法及半导体元件 - Google Patents

杂质导入方法、半导体元件的制造方法及半导体元件 Download PDF

Info

Publication number
CN105914140B
CN105914140B CN201610105791.3A CN201610105791A CN105914140B CN 105914140 B CN105914140 B CN 105914140B CN 201610105791 A CN201610105791 A CN 201610105791A CN 105914140 B CN105914140 B CN 105914140B
Authority
CN
China
Prior art keywords
film
light pulse
impurity
irradiation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610105791.3A
Other languages
English (en)
Other versions
CN105914140A (zh
Inventor
池田晃裕
池上浩
浅野种正
井口研
井口研一
中泽治雄
吉川功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu University NUC
Fuji Electric Co Ltd
Original Assignee
Kyushu University NUC
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015169698A external-priority patent/JP6647621B2/ja
Priority claimed from JP2015169697A external-priority patent/JP6573163B2/ja
Application filed by Kyushu University NUC, Fuji Electric Co Ltd filed Critical Kyushu University NUC
Publication of CN105914140A publication Critical patent/CN105914140A/zh
Application granted granted Critical
Publication of CN105914140B publication Critical patent/CN105914140B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种杂质导入方法，其以超过热力学平衡浓度的高浓度向杂质元素的扩散系数极小的固体材料导入杂质元素。杂质导入方法包括：以考虑到光脉冲的每1次的照射时间(τ)和光脉冲的能量密度F而确定的膜厚(tf)，在由固体材料构成的对象物(半导体基板)的表面上堆积含有杂质元素的杂质源膜的步骤(S1～S4)；和以照射时间(τ)和能量密度(F)向杂质源膜照射光脉冲，以超过热力学平衡浓度的浓度向对象物导入杂质元素的步骤(S5)。

Description

杂质导入方法、半导体元件的制造方法及半导体元件
技术领域
本发明涉及杂质导入方法、半导体元件的制造方法及半导体元件，特别涉及的是对杂质元素的扩散系数极小的固体材料导入杂质元素的技术。
背景技术
作为功率半导体，碳化硅(SiC)特别是4H的碳化硅(4H-SiC)等宽带隙半导体的杂质元素的扩散系数小。在半导体基板为4H-SiC的情况下，在对4H-SiC的(0001)面((000-1)面)进行例如1015/cm2左右以上的大剂量的离子注入时，为了促进4H-SiC的再结晶化，同时又促进杂质元素的活性化，需要事先将半导体基板加热升温到300～800℃程度，在离子注入后，还需要进行1600～1800℃程度的高温退火。但是，即使经过这种处理，例如，作为p型掺杂的铝(Al)也几乎不在4H-SiC晶体中进行热扩散。在迄今为止的见解中，关于Al以外的其他有用的杂质元素，SiC晶体中的扩散系数都小。
与此相对，日本特开2013-214657号公报提案的是如下方法：将Al蒸镀在n型SiC半导体基板的表面上，以200nm左右的厚度成膜，然后向该Al膜照射激光的光脉冲，在SiC基板上形成p型杂质掺杂层。在日本特开2013-214657号公报记载的发明中，在室温、约6.7×10- 5Pa的低压状态下，以照射时间20ns照射1J/cm2左右的能量密度的光脉冲(KrF准分子激光、波长248nm)4发(4射程)，而将杂质元素Al以4×1020cm-3水平(级别)的浓度导入n型SiC半导体基板的表面。但是，即使利用日本特开2013-214657号公报的技术，在距表面50nm～100nm水平的深度中，Al的导入浓度也保留在1×1016cm-3水平。该1×1016cm-3水平的值是专利文献1的技术的导入浓度的最下限值。
同样，例如，作为n型掺杂的氮(N)即使事先将半导体基板加热升温到300～800℃程度，并且在离子注入后，实施1600～1800℃程度的高温的退火处理，也几乎不在4H-SiC晶体中进行热扩散。
与此相对，井上等提案有如下方法：使n型SiC基板浸渍在高浓度的氨水溶液(NH3aq)中，经由该氨水溶液照射激光的光脉冲，在SiC基板形成n型杂质掺杂层(井上祐树等5名“氨水溶液中激光照射实现的向4H-SiC的氧掺杂(Nitrogen doping of 4H SiC byLaser Irradiation in Ammonia Solution)”第74届应用物理学会秋季学术演讲会预演讲稿集2013年秋)。
井上等使用10重量％的浓度的氨水溶液，以照射时间55ns照射2.5J/cm2左右的能量密度的光脉冲(KrF准分子激光、波长248nm)3发(3射程)，而将N导入SiC基板的表面。但是，在井上等的技术的情况下，因为实质上可与SiC基板接触的N的密度低，所以具有难以按照超过SiC的N的热力学平衡浓度即固溶浓度的高浓度导入之类的问题。
发明内容
发明所要解决的课题
本发明是着眼于上述的问题而完成的，其目的在于，提供一种杂质导入方法、半导体元件的制造方法及半导体元件，其即使是例如宽带隙半导体材料等杂质元素的扩散系数极小的固体材料，也能够以超过热力学平衡浓度的高浓度将杂质元素导入。
用于解决课题的技术方案
为了解决上述课题，本发明的杂质导入方法的某种方式的宗旨为，包括：以考虑到光脉冲的每1次的照射时间和光脉冲的能量密度而确定的膜厚，在由固体材料构成的对象物的表面上堆积含有杂质元素的杂质源膜的步骤；和以照射时间和能量密度向杂质源膜照射光脉冲，以超过热力学平衡浓度的浓度向对象物导入杂质元素的步骤。
另外，本发明的半导体元件的制造方法的某种方式的宗旨为，包括：准备具有第一半导体区域的中间生成物的工序；以考虑到光脉冲的每1次的照射时间和光脉冲的能量密度而确定的膜厚，在第一半导体区域的表面上堆积含有杂质元素的杂质源膜的工序；和通过以照射时间和能量密度向杂质源膜照射光脉冲而以超过热力学平衡浓度的浓度向第一半导体区域导入杂质元素，形成第二半导体区域的工序。
另外，本发明的半导体元件的某种方式的宗旨为，具备：第一半导体区域；和设置于该第一半导体区域的内部且以超过热力学平衡浓度的浓度导入有杂质元素的第二半导体区域。
发明效果
因此，根据本发明的杂质导入方法、半导体元件的制造方法及半导体元件，即使是杂质元素的扩散系数极小的固体材料，也能够以超过热力学平衡浓度的高浓度将杂质元素导入。
附图说明
图1是对本发明第一实施方式所使用的杂质导入装置的构成概要进行示意性地说明的含有剖面图的框图；
图2是对第一实施方式所涉及的杂质导入方法所使用的光脉冲的能量密度和杂质源膜的膜厚之间的关系进行说明的曲线图；
图3是对第一实施方式所涉及的杂质导入方法进行说明的流程图；
图4是对第一实施方式所涉及的杂质导入方法进行说明的工序剖面图(其一)；
图5是对第一实施方式所涉及的杂质导入方法进行说明的工序剖面图(其二)；
图6是对第一实施方式所涉及的杂质导入方法进行说明的工序剖面图(其三)；
图7是对第一实施方式所涉及的杂质导入方法进行说明的工序剖面图(其四)；
图8(a)和图8(b)是表示去除利用第一实施方式所涉及的杂质导入方法并使用各不相同的膜厚的杂质源膜而得到的杂质导入区域的上面的残存的杂质源膜之前的状态的SEM图像的一部分；
图9是对第一实施方式所涉及的杂质导入方法进行说明的工序剖面图(其五)；
图10(a)和图10(b)是表示去除利用第一实施方式所涉及的杂质导入方法并使用各不相同的膜厚的杂质源膜而得到的杂质导入区域的上面的残存的杂质源膜以后的状态的SEM图像的一部分；
图11的图11(a)是放大图10(a)中的局部区域而得到的图，图11(b)是表示图11(a)中的A部分的AES分析结果的曲线图，图11(c)是表示图11(a)中的B部分的AES分析结果的曲线图；
图12是对第一实施方式所涉及的杂质导入方法进行说明的工序剖面图(其六)；
图13是表示利用第一实施方式所涉及的杂质导入方法而得到的半导体基板的内部的杂质元素的浓度和侵入深度的轮廓线的曲线图；
图14(a)和图14(b)是分别改变尺度而表示利用第一实施方式所涉及的杂质导入方法而得到的半导体基板的内部的pn结二极管的I-V特性的曲线图；
图15(a)和图15(b)是表示去除利用比较例的杂质导入方法并使用各不相同的膜厚的杂质源膜而得到的杂质导入区域的上面的残存的杂质源膜以前的状态的SEM图像的一部分；
图16(a)和图16(b)是表示去除利用比较例的杂质导入方法并使用各不相同的膜厚的杂质源膜而得到的杂质导入区域的上面的残存的杂质源膜以后的状态的SEM图像的一部分；
图17(a)和图17(b)分别改变尺度而表示利用第一实施方式及比较例的杂质导入方法而得到的半导体基板的内部的pn结二极管的I-V特性的曲线图；
图18是对第一实施方式所涉及的半导体元件的制造方法进行说明的工序剖面图；
图19是对第一实施方式所涉及的半导体元件的制造方法的第一变形例进行说明的工序剖面图(其一)；
图20是对第一实施方式所涉及的半导体元件的制造方法的第一变形例进行说明的工序剖面图(其二)；
图21是对第一实施方式所涉及的半导体元件的制造方法的第一变形例进行说明的工序剖面图(其三)；
图22是对第一实施方式所涉及的半导体元件的制造方法的第一变形例进行说明的工序剖面图(其四)；
图23是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其一)；
图24是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序俯视图(其二)；
图25是从图24中的A-A方向看到的工序剖面图；
图26是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其三)；
图27是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其四)；
图28是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其五)；
图29是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其六)；
图30是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其七)；
图31是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其八)；
图32是对第一实施方式所涉及的半导体元件的制造方法的第二变形例进行说明的工序剖面图(其九)；
图33是对在第二变形例的半导体元件的制造方法中先形成阴极膜时的工艺流程进行说明的工序剖面图；
图34是用光学显微镜观察以阳极膜的上面的高度水平地切断利用第二变形例的半导体元件的制造方法而得到的实施例1的半导体元件所得到的状态的俯视图；
图35是用光学显微镜观察以阳极膜的上面的高度水平地切断比较例的半导体元件所得的状态的俯视图；
图36是表示实施例1和比较例的各自的半导体元件的正电压区域的I-V特性的曲线图；
图37是表示实施例1和比较例的各自的半导体元件的负电压区域的I-V特性的曲线图；
图38是示意性地对本发明的第二实施方式所使用的杂质导入装置的构成的概要进行说明的含有剖面图的框图；
图39是示意性地对本发明的第三实施方式所使用的杂质导入装置的构成的概要进行说明的含有剖面图的框图；
图40是示意性地对第三实施方式所使用的运算控制装置的构成的概要进行说明的框图；
图41是对第三实施方式所涉及的杂质导入方法进行说明的流程图；
图42是对第三实施方式所涉及的杂质导入方法进行说明的工序剖面图(其一)；
图43是对第三实施方式所涉及的杂质导入方法进行说明的工序剖面图(其二)；
图44是对第三实施方式所涉及的杂质导入方法进行说明的工序剖面图(其三)；
图45是对第三实施方式所涉及的杂质导入方法进行说明的工序剖面图(其四)；
图46是对第三实施方式所涉及的杂质导入方法进行说明的工序剖面图(其五)；
图47是表示在实施例2的杂质导入方法中照射1次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图48是表示在实施例2的杂质导入方法中照射3次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图49是表示在实施例2的杂质导入方法中照射10次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图50是表示在实施例2的杂质导入方法中形成于去除了氮化物膜后的氮导入区域的上面的台阶的轮廓线的曲线图；
图51是表示就利用实施例2的杂质导入方法而形成的氮导入区域的氮浓度和侵入深度而言利用SIMS而得到的轮廓线的曲线图；
图52是对利用实施例2的杂质导入方法而形成的氮导入区域的表面的电流-电压(I-V)特性的测定方法进行说明的剖面图；
图53是针对每一照射次数而表示利用实施例2的杂质导入方法而形成的氮导入区域的I-V特性的曲线图；
图54是针对每一照射次数而表示利用实施例2的杂质导入方法而形成的氮导入区域的电阻值的曲线图；
图55是表示在实施例3的杂质导入方法中照射1次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图56是表示在实施例3的杂质导入方法中照射2次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图57是表示在实施例3的杂质导入方法中照射3次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图58是表示在实施例3的杂质导入方法中照射5次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图59是表示在实施例3的杂质导入方法中照射10次光脉冲时的形成于氮化物膜的照射区域和非照射区域之间的台阶的轮廓线的曲线图；
图60是是针对每一照射次数而表示利用实施例3的杂质导入方法而形成的氮导入区域的I-V特性的曲线图；
图61是针对每一照射次数而表示利用实施例3的杂质导入方法而形成的氮导入区域的电阻值的曲线图；
图62是对第三实施方式的半导体元件的制造方法的概要进行说明的示意性的工序剖面图(其一)；
图63是对第三实施方式的半导体元件的制造方法的概要进行说明的示意性的工序剖面图(其二)；
图64是对第三实施方式的半导体元件的制造方法的概要进行说明的示意性的工序剖面图(其三)；
图65是对第三实施方式的半导体元件的制造方法的概要进行说明的示意性的工序剖面图(其四)；
图66是对第三实施方式的半导体元件的制造方法的概要进行说明的示意性的工序剖面图(其五)；
符号说明
1a、1b 杂质导入装置
1c 杂质导入装置
2 对象物(中间生成物)
2a 杂质导入区域(半导体区域)
2c 氮导入区域
3 突起部
4 杂质源膜
4c 氮化物膜
6 激光
7 阳极膜(欧姆接触电极膜)
10 成膜装置
10c 成膜装置
20 光照射装置
21 半导体基板
22 外延生长层
22c 外延生长层
23 X-Y移动载物台
30 运算控制装置
30c 运算控制装置
31 膜厚控制部
32 光源控制部
33 光束调节系统
34 光源
50 导入处理装置
50c 半导体元件
51 腔室
51a 光学窗
52 漂移层(第一n型半导体区域)
52a 漏区(第二n型半导体区域)
53a、53b 阱区
54a、54b 源区
55 栅极绝缘膜
56 栅极
57 层间绝缘膜
58 源极膜
59 漏极膜(欧姆接触电极膜)
61 加热装置
73 基底层
74 杂质源膜
74a 基底接触区域(接触区域)
75 源极膜(电极膜)
81 半导体基板
82 外延生长层
83a 第一导入阻止图案
83b 第二导入阻止图案
83c 第三导入阻止图案
84 杂质源膜
84a～84c 半导体区域
85 阴极膜
86 阳极膜
F 能量密度
M 凹陷部
N 照射次数
tf 膜厚
τ 照射时间
具体实施方式
下面，对本发明的第一～第三实施方式进行说明。第一及第二实施方式提供的是一种能够以超过热力学的平衡浓度的高浓度导入杂质元素，并且可向距固体材料的表面50nm以上的深的位置以接近固体材料的固溶浓度的水平(级别)的高浓度导入杂质元素的杂质导入方法、使用该杂质导入方法的半导体元件的制造方法及半导体元件。
另外，第三实施方式提供的是一种即使是氮的扩散系数极小的例如宽带隙半导体等固体材料，也能够将氮以超过固体材料的热力学的平衡浓度的高浓度导入固体材料的表面的杂质导入方法、使用该杂质导入方法的半导体元件的制造方法及半导体元件。
在以下附图的记载中，在相同或类似的部分，附带有相同或类似的符号。但是，附图只是示意性的附图，应当注意到厚度和平面尺寸之间的关系、各装置或各部件的厚度的比率等与实际的不同。因此，具体的厚度或尺寸应当参考以下的说明而判定。另外，在附图彼此间，也包含彼此的尺寸关系或比率不同的部分，这是不言而喻的。
另外，以下说明的“左右”或“上下”的方向只是为了方便说明而定义的，并非要限定本发明的技术思想。因而，例如，如果将纸面旋转90度，则“左右”或“上下”就要更换读法，如果将纸面旋转180度，则“左”就变成“右”，这是自不待言的。另外，在本说明书及附图中，在冠以n或p的区域或层中，电子或空穴分别是许多载流子的意思。另外，附带于n或p的+或-分别是杂质浓度比未注有+及-的半导体区域相对高或低的半导体区域的意思。
(第一实施方式)
-杂质导入装置的结构-
如图1所示，本发明的第一实施方式所使用的杂质导入装置1a具备：在由固体材料构成的对象物2的表面设置含有杂质元素的杂质源膜4的成膜装置10、经由杂质源膜4向具有平坦表面的对象物2照射激光6等照射量(能量密度)大的光脉冲而将杂质元素导入的光照射装置20、可控制杂质源膜4的膜厚等成膜条件及激光6的能量密度或光脉冲相对于对象物2的相对的光照射位置等光照射条件的运算控制装置30。
成膜装置10可采用例如溅射装置、电子束蒸镀装置、等离子体CVD装置等。在第一实施方式的成膜装置10中，如图1所示，例示的是具备可真空排气的腔室11和设置于腔室11内且载置对象物2的下部电极12a的溅射装置的情况。在腔室11内，在腔室上板13侧，以与下部电极12a对向的方式配置有含有杂质元素的靶14。
作为溅射装置，还设有：连接在下部电极12a和靶14之间的电源15、与腔室11连接且向腔室11内导入氩(Ar)气等稀有气体的气体导入阀16、与腔室11连接且将腔室11内制成真空状态的由旋转泵、涡轮分子泵或低温泵等构成的真空泵17。在电源15、气体导入阀16及真空泵17上连接有控制要成膜的杂质源膜4的膜厚的膜厚控制部31。另外，膜厚控制部31可对来自装设于成膜装置10的省略图示的膜厚计的信号进行现场(in situ、原位)监控并进行反馈控制。电源15、气体导入阀16及真空泵17经由膜厚控制部31与运算控制装置30连接。
如果利用图1的DC溅射装置的情况进行说明，则通过电源15对在下部电极12a和靶14之间附加直流电压，而使导入的稀有气体离子化并与靶14碰撞，然后使从靶14弹出的杂质元素的粒子与对象物2的表面碰撞、附着而成膜。成膜装置10除由DC溅射装置构成以外，也可以由RF溅射装置、磁控溅射装置、离子束溅射装置等构成。要成膜的杂质源膜4的膜厚可通过调节成膜时的处理时间来控制。
第一实施方式所使用的杂质导入装置1a的光照射装置20具备：在一定尺寸的照射区域内经由杂质源膜4向对象物2的表面扫描照射光脉冲的光束调节系统33、经由支承台12b使对象物2沿着在与对象物2的主面平行的面内定义的X-Y方向自如地移动的X-Y移动载物台23。光照射装置20经由杂质源膜4向对象物2的上面扫描照射激光6的光脉冲，通过由激光6赋予的能量效应，向对象物2的内部的局部导入杂质元素。能量效应也包含热能效应。
作为第一实施方式所使用的杂质导入装置1a的对象物2，例示性地采用使用SiC基板的情况，具体地对使用期待用作功率半导体的4H-SiC基板的情况进行说明。如图4所示，对象物2是在具有(0001)面((000-1)面)的n+型半导体基板21上设有以1×1016/cm3左右的浓度具有10μm左右的厚度的n-型4H-SiC的外延生长层(以下，称为“外延层”)22的两层结构。对象物2以外延层22侧的面为表面而面向光束调节系统33侧配置。在对象物2的表面上，虽然省略了图示，但也可以设置用于位置对准的基准标记。另外，对象物2的材料不局限于SiC，例如，即使是氮化镓(GaN)、氧化镓(Ga2O3)、金刚石等其他宽带隙半导体材料，也可应用本发明，不局限于宽带隙半导体材料。
杂质源膜4是含有要向对象物2掺杂的杂质元素作为杂质导入源的膜，例如，在选择Al作为p型杂质元素的情况下，可使用Al薄膜。另外，杂质源膜4不局限于杂质元素本身的单一元素膜，也可以为由与其他元素的化合物例如氮化物等化合物或混合物构成的薄膜，或者，也可以为将它们层叠在一起的多层复合膜等。另外，杂质元素不局限于Al，可以与导电型的选择、或母相元素的替换位置或晶格间位置对应地适当使用硼(B)、镓(Ga)、氮(N)、磷(P)、砷(As)等其他杂质元素。
如图1所示，第一实施方式所使用的杂质导入装置1a的光束调节系统33具备：射出激光6等能量密度大的光脉冲的光源34、使所射出的激光6聚光的省略图示的透镜系统或成形为规定形状的可变窄缝等。在光束调节系统33中连接有控制要照射的激光6的照射条件的光源控制部32，并且光源控制部32与运算控制装置30连接。光束调节系统33的光源34经由光源控制部32而由运算控制装置30控制。
另外，光束调节系统33在扫描激光6的情况下，如果需要，则也可以具备将已成形的激光6反射而导入省略图示的透镜等聚光装置的未图示的反射镜或棱镜等其他光学系统。已成形的激光6等能量密度大的光脉冲向对象物2的上面和杂质源膜4的界面区域照射。
要成形的激光6的形状优选使用长方形(矩形)状，但不局限于矩形，也可以为其他形状。另外，虽然都省略了图示，但在控制光脉冲相对于对象物2的照射位置时，在光束调节系统33中也可以根据需要另外设置：拍摄对象物2的基准标记的CCD照相机等拍摄装置、照射照明光的照明光发光装置、使照明光反射及透射的反射镜及对准机构等。
作为能量密度大的光脉冲，优选为具有可对杂质元素及对象物2的晶格振动赋予光能的波长的激光6的脉冲，以使其经由杂质源膜4而产生充分的反应能量。例如可使用具有248nm(KrF)、193nm(ArF)、308nm(XeCl)、351nm(XeF)等振荡波长的准分子激光、或266nm(YAG第四谐波(高次谐波))、355nm(YAG第三谐波(高次谐波))、532nm(YAG第二谐波(高次谐波))激光、或1.064μm(YAG基本波)、10.6μm(二氧化碳(CO2)气体)激光等。另外，汞(Hg)灯或氙(Xe)灯等高输出的连续光即使通过分光器或滤光片进行波长选择也能够得到能量密度大的光脉冲，因此不必局限于激光。
另外，如果以照射如准分子激光那样成为比许多半导体材料的禁带宽度还大的能量的紫外线区域的波长的激光6的方式构成，则能够激发由紫外线区域的光能实现的光催化作用等的表面反应。因此，能够激发成为杂质元素的导入对象的固体表面的晶格振动，容易进行包含使杂质元素向作为目的的固体材料的晶格间位置或替换位置等导入位置移动的表面迁移等在内的表面反应等。但是，因为比ArF(＝193nm)激光等短的短波长即真空紫外光的范围内所含的短波长的光会被大气中的氧分子吸收而阻碍传播，所以在大气中的激光掺杂中，优选为具有190nm左右以上的波长的激光6。
X-Y移动载物台23构成为，从下方水平地支承支承台12b，并且与省略图示的移动载物台驱动装置连接，通过由运算控制装置30控制移动载物台驱动装置而使支承台12b分别沿着水平面内的方向(X-Y方向)自如地移动，由此能够使对象物2相对于光脉冲的照射位置自如地移动。例如，通过使对象物2相对于光脉冲的照射位置的相对位置自如地移动，能够采用直接描绘的手法。进而，也可以通过在支承台12b和X-Y移动载物台23之间设置使支承台12b沿着垂直于X-Y方向的Z方向移动的Z移动载物台，而构成除沿X-Y方向以外还可沿Z方向移动的支承台12b，从而能够进行焦点等的调节。
在运算控制装置30上连接有输入装置41和数据存储装置42，运算控制装置30构成为可访问保存于数据存储装置42的内部的数据。经由输入装置41向数据存储装置42输入杂质元素的种类(物性值)、一个脉冲(一个射程)的照射时间(脉冲宽度)及激光6的能量密度。运算控制装置30利用经验法则即公式(1)设定保存于数据存储装置42的杂质元素的种类、一个脉冲的照射时间及能量密度，以使其计算出杂质源膜4的膜厚tf。
t＝α·ln(F)-β…(1)
在此，α为由杂质元素的种类和激光6的照射时间规定的热扩散长度(nm)，F为激光6的能量密度(J/cm2)。另外，β为根据事先的实验数据作为考虑了杂质元素的种类和激光6的照射时间的经验法则而设定的修正系数(nm)。热扩散长度α及修正系数β经由输入装置41保存于数据存储装置42。
对公式(1)进行详细描述。由Al膜表面吸收的激光能量通过热扩散而扩散到基板内部。此时，当设热扩散系数为D时，某时刻t的热扩散长度α由赋予。因此，照射了激光脉冲之后的深度x的温度T(x)近似地由
赋予。在此，τ为激光的脉冲宽度(照射时间)，F为激光照射量(能量密度)，A为固体的比热、密度、反射率等的函数，近似地设为恒定的系数。
当设可以某照射量进行掺杂的最大膜厚为xmax，且设可进行掺杂的Al/SiC界面的最低温度为Tlimit(x＝xmax)时，可得到下式。
【数学式1】
由公式(2)得到
【数学式2】
在此，由于Al的导热率为k＝2.3×102W/mK，比热为ρ＝0.90J/gK，密度为C＝2.7g/cm3，因此热扩散系数D被求出为
D＝k/ρC≒0.95cm2/s…(4)。
因而，激光脉冲照射之后的热扩散长度α因脉冲宽度为约50ns而被求出为
【数学式3】
另外，由(3)、(5)式可得到
【数学式4】
在此，在Al膜厚薄至120nm左右的情况下，会形成许多表面粗糙度(表面缺陷)，且产生反方向泄漏电流的增加及ON电流的降低等，电特性变差。当Al膜厚厚至240nm左右且表面缺陷减少时，可实现反方向饱和电流(泄漏电流)的减少及ON电流的增加，电特性得到改善。即，膜厚如图2中的作为下限膜厚(下限厚度)的虚线所示，在使Al膜厚厚至240nm左右以上时，可实现特性良好的掺杂。
另外，通过将图2的实验结果和公式(6)拟合，某照射量F的Al膜厚的最大值(上限厚度)tfmax由下式(7)赋予。
tfmax＝4.4×103·ln(F)-5350(nm)…(7)
即，为了通过将Al膜进行激光烧蚀而进行掺杂，Al的膜厚tf优选为
tf≧240nm(下限厚度tfmin)，
另外，优选为
tf≦4.4×103·ln(F)-5350nm(上限厚度tfmax)。
通过根据杂质元素的种类及照射时间τ设定热扩散长度α及修正系数β，可得到如图2所示的膜厚上限直线L。另外，由于公式(1)是使用自然对数而得到的公式，因此严格来讲，不会成为直线，但如果着眼于图2所示的范围等，则可看做是大致直线，所以为了方便说明，在本说明书中，利用“直线”这个术语对公式(1)进行说明。
在图2中的膜厚上限直线L的右侧，包含以圆形标记(○)为数据点的三个图标a1～a3、以三角形标记(△)为数据点的一个图标a4及以加号(+)为数据点的一个图标c1。在三个○标记的图标a1～a3中的图中右侧的两个图标a1、a2的情况下，能量密度F均为4.0J/cm2左右，膜厚tf分别为240nm左右和480nm左右。另外，在三个图标a1～a3中的图中左侧的○标记的图标a3和△标记的图标a4的情况下，能量密度F均为3.7J/cm2左右，膜厚tf分别为240nm左右和120nm左右。另外，在+标记的图标c1的情况下，能量密度F为4.0J/cm2左右，膜厚tf为120nm左右。
在将能量密度F＝4.0J/cm2、照射时间τ＝50ns、一个射程的光脉冲照射到Al杂质源膜4的情况下，杂质源膜4的膜厚tf的上限厚度tfmax通过利用由公式(7)表示的膜厚上限直线L的方程式而成为
即，通过在240≦tf≦750(nm)的范围内设定光脉冲照射前的膜厚tf，在光脉冲照射后，在对象物2的表面，残留有至少相当于一个原子层的膜厚程度的杂质源膜4。在一定范围内将膜厚tf设定为1个点的方法可以适当确定，或者例如也可以使用上限厚度tfmax和下限厚度tfmin之间的中间值即“(tfmax+tfmin)/2”等而确定。
而且，如果如图2中的四个图标a1～a4那样光脉冲的能量密度F的值和杂质源膜4的膜厚tf的值的组合(F，tf)满足公式(7)，则通过一个射程就能够高浓度且距表面深地向对象物2的表面导入杂质元素。进而，在下限厚度tfmin以上的三个图标a1～a3中，在光脉冲照射后，在对象物2的表面，残留有至少相当于一原子层的膜厚程度的杂质源膜4，在对象物2的表面设置电极而形成有半导体元件时，能够将表面的缺陷抑制到容许范围内，以使其得到所期望的二极管特性。另一方面，在下限厚度低于tfmin＝240nm的○标记的图标a4及+标记的图标c1的情况下，即使能够掺杂，表面的缺陷程度也大，电特性变差。
另外，如图2中的膜厚上限直线L和表示能量密度F的横轴的交点所示，为了通过一个射程而进行所期望的掺杂，需要在光脉冲的能量密度F上具有下限值。在图2例示的杂质元素为Al、照射时间为τ＝50ns的情况下，可根据膜厚上限直线L和横轴的交点的值设定为约3.3J/cm2作为能量密度F的下限值。另一方面，能量密度F的上限值能够随着杂质源膜4的膜厚tf而增大，但从能量效率的观点出发，在第一实施方式所使用的杂质导入装置1a中，优选为6.0J/cm2以下。
通过选择如满足公式(7)及下限厚度tfmin那样的任意光脉冲的能量密度F的值和杂质源膜4的膜厚tf的值的组合(F，tf)，能够相对于一定的能量密度F设定在光脉冲照射后在对象物2的表面可残留至少相当于一个原子层的膜厚程度的杂质源膜4的最薄的膜厚tf。另外，同时也能够设定相对于一定膜厚tf的最小的能量密度F。
另外，在图2中的比膜厚上限直线L更靠左侧的区域内，例示有以三个×标记为数据点的图标b1～b3。在如三个图标b1～b3那样的光脉冲的能量密度F的值和杂质源膜4的膜厚tf的值的组合(F，tf)的情况下，与上述的三个图标a1～a3的情况不同，不能进行所期望的激光掺杂。
在三个×标记的图标b1～b3中的中央的b1及右侧的b2的情况下，因为能量密度F相对于膜厚tf过大，或者膜厚tf相对于能量密度F过薄，所以即使能够将杂质元素掺杂于对象物2的表面，也不能在光脉冲照射后在对象物2的表面残留至少相当于一个原子层的膜厚程度的杂质源膜4，会加重如图7中的凹陷部M或图16(a)所示的杂质导入区域2a的表面缺陷的程度。
而且，在后工序中在对象物2的表面设置电极而制造出半导体元件时，会招致正向的电流值下降、或反向偏置时的泄漏电流的增加，不能具备充分的特性。另外，在三个×标记的图标b1～b3中的左侧的b3的情况下，光脉冲的能量密度F低于下限值。即，通过利用膜厚上限直线L规定工艺窗口，并设定光脉冲的能量密度F和杂质源膜4的膜厚tf，不会在对象物2的表面过剩地形成凹陷部M，即使产生表面缺陷，也保留在可容许缺陷的程度的一定的范围内。
运算控制装置30计算出的膜厚tf的数据向膜厚控制部31输入，并且输入到运算控制装置30的照射时间τ、能量密度F的数据、及将脉冲数设为一次的数据向光源控制部32输入。另外，也可以构成为通过在运算控制装置30上连接有省略图示的显示装置，而显示膜厚tf、照射时间τ、能量密度F、及脉冲数的数据等。
膜厚控制部31控制成膜装置10的电源15的电压、气体导入阀16及真空泵17的动作，以使杂质源膜4以所输入的膜厚t f成膜在对象物2上。光源控制部32控制光束调节系统33的动作，以使其以所输入的能量密度F、脉冲数及照射时间τ进行光脉冲的扫描照射。
实施例1
-第一实施方式的杂质导入方法-
接着，参照图3的流程图及图4～图12对本发明的第一实施方式的杂质导入方法进行说明。首先，在图3的步骤S1中，如图4所示，准备在n+型半导体基板21的上面侧形成有n-型外延层22的对象物2，如双点划线所示，将该对象物2以对象物2的上面面向靶14侧的方式载置固定在图1中的成膜装置10的内部。
接着，在步骤S2中，经由输入装置41将杂质元素的种类、一个脉冲的照射时间τ及激光6的能量密度F保存于数据存储装置42。另外，也可以在步骤S1之前实施骤S2。杂质元素设为Al，照射时间设为τ＝50ns，能量密度设为F＝4.0J/cm2。另外，公式(1)的热扩散长度α预设定为上述的4.4×103nm，另外，修正系数β预设定为5350nm的值。
运算控制装置30在步骤S3中，从数据存储装置42读出一个脉冲的照射时间τ、激光6的能量密度F、热扩散长度α及修正系数β，利用公式(1)，计算出
tf(F＝4.0，ns＝50)＜4.4×103·ln(4.0)-5350
＜750nm
和杂质源膜4的膜厚tf，且设定为后续的成膜工序的成膜条件。在本实施例1中，设为膜厚tf＝240nm。
另外，作为激光6的照射工序的照射条件，将脉冲数设定为一个射程，照射时间设定为τ＝50ns，能量密度设定为F＝4.0J/cm2。然后，将所设定的膜厚tf＝240nm输出到成膜装置10的膜厚控制部31，并且分别将脉冲数1次、照射时间τ＝50ns及能量密度F＝4.0J/cm2输出到光照射装置20的光源控制部32。
接着，成膜装置10的膜厚控制部31在步骤S4中控制下部电极12a和靶14间的电压、气体导入阀16及真空泵17的动作，如图5所示，以设定于对象物2的外延层22的上面的膜厚tf＝240nm，将由Al薄膜构成的杂质源膜4成膜。
接着，将成膜有杂质源膜4的对象物2从成膜装置10取出并向光照射装置20搬运，然后使杂质源膜4的上面面向光束调节系统33侧而载置固定在支承台12b上。光照射装置20配置在室温状态下的大气的气氛中。然后，使光束调节系统33沿着X方向及Y方向移动规定量，以使相对于对象物2上的外延层22掺杂杂质元素的最初的照射目标位置相应的基准标记的位置与激光6的光轴重合。
接着，光照射装置20的光源控制部32控制光束调节系统33的动作，以使其以所设定的脉冲数1次、照射时间τ＝50ns及能量密度F＝4.0J/cm2照射激光6，在步骤S5中，如图6所示，经由杂质源膜4向对象物2的外延层22的上面照射激光6的光脉冲。激光6使用例如248nm(KrF)准分子激光，以照射区域以平面图案计成为约350μm见方的正方形状的方式成形光束。
此时，由于要照射的光脉冲的能量密度F为高达4.0J/cm2的高能状态，因此在照射有光脉冲的杂质源膜4的照射区域内，Al飞跃地进行活性化而熔融，在与外延层22的界面上，Al被导入到外延层22的内部。另外，在杂质源膜4的激光6侧的表面上会产生烧蚀造成的羽烟24，Al向照射区域的周围飞散，并且在照射区域周边产生熔融流动区域。其结果是，如图7所示，在照射区域S内，杂质源膜4的膜厚tf减小，并且在照射区域S和非照射区域的边界附近的区域的局部，通过熔融流动而Al的一部分隆起。
在光脉冲的照射后，在照射区域S的杂质源膜4的内部，通过高能的光脉冲的照射，对象物2的上面的局部也进行烧蚀，构成对象物2的表面缺陷的凹陷部M(台阶、阶差)呈多种多样的深度而形成有多个，但通过先行进行的步骤S2及S3的处理，可控制形成于照射区域S的凹陷部M的分布状态。凹陷部M的距外延层22的表面的最大深度d为120nm～200nm程度。
另外，在凹陷部M的内侧，呈多种多样的高度而形成有多个突起部3，该多个突起部3经由凹陷部M固着于外延层22的表面，且向上方突出。突起部3的距外延层22的表面的最大高度h为120nm～200nm程度。另外，在光脉冲的照射区域S内，在光脉冲照射后，在杂质导入区域2a的表面上，以残留至少相当于一个原子层的厚度的方式且以覆盖多个突起部3的方式以一定的厚度堆积残留有杂质源膜4的一部分。因此，如图8(a)的SEM图像的俯视图所示，在图中的大致正方形状所示的射程的轮廓线的内侧，呈现所残留的Al薄膜的较淡的金属光泽。另外，在射程的轮廓线的外侧，在光脉冲照射后，通过因Al的烧蚀而熔融流动到照射区域的周围的Al等，以黑暗的色调呈现。
图8(b)是除将杂质源膜4的膜厚tf设为480nm以外还将照射条件设为与膜厚tf为240nm时的激光6的照射条件相同而进行了掺杂时的拍摄照射区域的上面所得的SEM图像。与图8(a)的俯视图同样，在射程的轮廓线的内侧，在光脉冲照射后，呈现所残留的Al薄膜的较淡的金属光泽，并且在射程的轮廓线的外侧，因Al的烧蚀而熔融流动到照射区域的周围的Al以比图8(a)的情况更黑的色调呈现。另外，图7中所示的凹陷部M的截面形状为了方便说明而示意性地进行了表示，不限定实际的形状。另外，同样，突起部3的截面形状也例示性地进行了表示，实际的形状可呈大致圆柱状、大致三角锥状、其他棱柱状等各种几何学形状。
接着，在步骤S6中，在杂质源膜4为Al的情况下，使用热磷酸(H3PO4)等，如图9所示，去除残留在对象物2的外延层22的表面上的杂质源膜4。在图10(a)的SEM图像的俯视图上，在照射区域的内侧，黑暗的色调以成层次的方式呈现，残留的杂质源膜4大致被去除，并且显示固着残留在对象物2上的突起部3。
另外，图10(b)是与图10(a)的情况同样地利用热磷酸等去除了在光脉冲照射后所残留的杂质源膜4以后的对图8(b)的情况(杂质源膜4的膜厚tf＝480nm)的对象物2的照射区域的上面进行拍摄而得到的SEM图像的俯视图。与图10(a)的俯视图同样，在照射区域的内侧，呈现与膜厚tf＝240nm的情况大致同程度的色调及层次，残留的杂质源膜4大致被去除，并且显示固着残留在对象物2上的突起部3。
在图10(a)的中央部的黑暗(黑色)的区域内，如图11(a)的放大图所示，高密度地聚集有多个突起部3。另外，如图11(b)的能谱图所示，当对图11(a)中的位于突起部3的A部分进行AES分析时，可知突起部3为含有Al的Si系反应生成物。另外，可知在图11(b)中的位于多个突起部3间且比突起部3低的B部分所示的区域内，如图11(c)的能谱图所示，也堆积有含有Al的Si系反应生成物。
接着，在步骤S7中，通过例如使用四氟甲烷(CF4)的等离子体蚀刻等，对外延层22的表面处理20分钟左右，去除固着在对象物2的表面上的突起部3。通过突起部3的去除，如图12所示，在外延层22的表面上露出多个凹陷部M，第一实施方式的杂质导入方法结束。
根据如上所述的第一实施方式的杂质导入方法，如图13所示，在外延层22的最表面，能够使Al的浓度达到超过4H-SiC的固溶浓度的浓度6×1021cm-3左右以上，且在外延层22的内部，能够将Al导入到深度100nm附近位置。另外，在距外延层22的表面50nm左右的深度位置，能够将Al导入到接近4H-SiC的固溶浓度的水平的1×1020cm-3左右。在这一点上，如图13中的表示Si的离子强度的轨迹所示，可知遍及距外延层22的表面50nm左右的深度位置之间，Si的浓度大大地减小，在对象物2的表面附近的区域内，形成有Al和Si的合金等化合物或混合物。
另外，作为参考值，在图13中，用虚线表示在氯化铝(AlCl3)水溶液中以4.5J/cm2的能量密度F照射激光6而将液相的Al导入到4H-SiC时的SIMS测定结果。关于溶液中的与掺杂相关的其他条件或方法，以非专利文献“向浸渍于液体中的通过4H-SiC的准分子激光照射而实现的磷掺杂(Phosphorus doping of 4H SiC by liquid immersion excimer laserirradiation)”池田晃裕等3名、应用物理快报(Applied Physics Letters)、第102卷、p052104-1～052104-4(2013年1月)等记载的方法为基础。
如图13所示，可知使用AlCl3水溶液的掺杂实现的4H-SiC的表面浓度为2×1020cm-3以下，且向对象物2的内部的侵入深度为40nm左右，通过使用Al薄膜而从固相进行激光掺杂，与来自液相的掺杂相比，能够以更高的浓度进行更深的掺杂。另外，关于由向4H-SiC掺杂Al而形成的p++型杂质导入区域2a和n-型外延层22的表面的区域形成的pn结二极管的特性，通过使与杂质导入区域2a具有欧姆接触性的钨探针与杂质导入区域2a接触而测定。如图14(a)所示，pn结二极管的起升电压为对象物2即4H-SiC的固有电压即约2.5V左右。另外，如图14(b)所示，可确认pn结二极管的通断比为四个数量级的整流性，且形成有充分的pn结。
(比较例的杂质导入方法)
另一方面，图15表示的是使用比较例的杂质导入方法而在4H-SiC上形成有p型杂质导入区域的对象物2的上面的SEM图像。图15是表示第一实施方式所涉及的杂质导入方法的对象物2的上面的与图8对应的比较例的图像。在比较例中，利用图2中所示的夹在膜厚上限直线L和表示膜厚下限的虚线之间的呈现在图2中右上侧的工艺窗口以外的能量密度F和膜厚tf的组合，进行掺杂。另外，其他导入条件设为与上述的膜厚tf＝240nm的情况同样。
图15(a)是图2中的+标记的图标c1时(膜厚tf＝120nm)的俯视图，可知在能量密度F＝4.0J/cm2的光脉冲照射后，射程的轮廓线的内侧以黑暗的色调进行变色，并且未呈现金属光泽，未残留有杂质源膜4。另外，在射程的轮廓线的外侧，在光脉冲照射后，呈现熔融流动而成的Al的痕迹。而且，在这种情况下，如图16(a)的俯视图所示，遍及照射区域的大范围而形成有已变色的状态，大量地形成有凹陷部M及突起部3，且广泛分布。
另外，图15(b)是图2中的三个×标记的图标b1～b3中的最上侧的b1时(膜厚tf＝810nm)的俯视图，在能量密度F＝4.0J/cm2的光脉冲照射后，射程的轮廓线的内侧以极其黑暗的色调进行变色，并且呈现金属光泽。另外，在射程的轮廓线的外侧，在光脉冲照射后，未呈现熔融流动而成的Al的痕迹。而且，在这种情况下，如图16(b)的俯视图所示，对象物2的上面全都未变色，未形成有一切凹陷部M及突起部3。
在此，关于第一实施方式的膜厚分别为tf＝240nm、480nm的情况及比较例的膜厚分别为tf＝120nm、810nm的情况，在附加有各种电压时，测定流动的电流，验证二极管特性。如图17(a)所示，在膜厚为tf＝240nm、480nm中的任一种的情况下，也因为与膜厚tf＝120nm的情况相比，表面缺陷的程度得到了抑制，所以反向电压附加时的泄漏电流减小。另外，如图17(b)所示，在膜厚为tf＝240nm、480nm中的任一种的情况下，也与膜厚tf＝120nm的情况相比，能够加大正向的电流。另外，在膜厚tf＝810nm的情况下，使钨探针与照射区域接触而测定电流，但是，即使加大电压，也只能检测微微安培(pA、皮安)水平的电流，在对象物2的表面的照射区域内，几乎不能进行掺杂。
根据第一实施方式的杂质导入方法，通过在室温、大气压下以比以往飞跃性地高的高能状态照射光脉冲的每1次的能量密度F，使杂质源膜4的光脉冲的照射区域的晶格振动一气地活性化且升温。同时，使4H-SiC的对象物2的外延层22的与杂质源膜4的界面附近的晶格振动活性化，且以外延层22的表面成为开始烧蚀的状态的方式升温。由此，可促进大气压中的每一个射程的4H-SiC向外延层22的表面的杂质元素的导入。
另外，根据第一实施方式的杂质导入方法，通过提高光脉冲的每一个射程的能量密度F，考虑因高能的光脉冲的影响而产生杂质源膜4的下侧的外延层22的表面的缺陷状态(粗糙度)，而在光脉冲的照射前，将杂质源膜4的厚度预设定为在光脉冲照射后残存杂质源膜4的水平的厚度，而成膜在外延层22的表面上。由此，即使向杂质源膜4照射高能的光脉冲，也由于在照射后杂质源膜4会残存在外延层22的表面上，因此以将外延层22的表面的缺陷状态收敛在规定的容许范围内内的方式控制。
该结果是，根据第一实施方式的杂质导入方法，能够将作为对象物2的4H-SiC的外延层22的表面的杂质元素的浓度以称为1×1021的后半水平的大大超过4H-SiC的通常的固溶浓度的高浓度导入，并且从对象物2的表面遍及到50nm左右的深度位置，都能够将Al导入到1×1020cm-3左右以上。另外，在50nm以后的深度位置，也能够将Al导入到距表面100nm水平的深度。
在这一点上，在将杂质元素的离子通过高电压而加速并注入晶体的情况下，即使是从基板的表面到深度30nm的范围内，也难以将1019cm-3以上的杂质注入。根据第一实施方式的杂质导入方法，在最表面的浓度及侵入深度中的任一点上，都超过了离子注入法的导入的上限值。另外，根据第一实施方式的杂质导入方法，在省去离子注入法中必要的对象物的离子注入前的加热处理或注入后的高温退火这一点上也有利。
另外，目前，在4H-SiC的对象物2上设置杂质元素作为固相导入源而照射激光6进行激光掺杂时，在约6.7×10-5Pa的低压状态下进行，但根据第一实施方式的杂质导入方法，即使在大气压下，也能够将杂质元素导入，所以没有用于设为低压状态的设备负担及作业负担，能够比以往更容易且迅速地进行激光掺杂。
-第一实施方式的半导体元件的制造方法-
利用第一实施方式的杂质导入方法所使用的图4～图7、图9、图12及图18对第一实施方式的半导体元件的制造方法进行说明。例如，首先，与图4所示的同样，准备具有成为第一导电型的第一半导体区域的外延层22的中间生成物作为对象物2。在第一实施方式的半导体元件的制造方法中，第一导电型选择为n型，第二导电型选择为第一导电型的相反的p型。其后，与图5所示的同样，在第一导电型的第一半导体区域的n-型外延层22侧的上面形成含有呈现第二导电型的杂质元素的杂质源膜4。
接着，与图6所示的同样，经由杂质源膜4向作为第一半导体区域的外延层22的上表面照射激光6的光脉冲。这时，向外延层22的上表面扫描照射激光6，且向外延层22的上部导入第二导电型的杂质元素，以所期望的图案选择地形成p++型第二半导体区域2a，得到pn结。扫描只要通过在1中的X-Y移动载物台23的内部如双向箭头所示的X-Y移动载物台23的移动、或光束调节系统33侧的移动而进行即可。另外，第二半导体区域2a的图案化也可以在事先将杂质源膜4在外延层22的表面上形成为所期望的图案以后，再沿着膜的图案进行扫描照射而进行，或者也可以在将杂质源膜4形成在外延层22的表面整个面上以后，再沿着所期望的图案进行扫描照射而进行。
接着，与图9所示的同样，去除残留在外延层22的表面上的杂质源膜4，其后，与图12所示的同样，去除固着在外延层22的表面上的突起部3，而使第二半导体区域2a露出。然后，如图18所示，在露出的第二半导体区域2a上，接合形成例如镍(Ni)或钛(Ti)或Al的层叠膜等进行欧姆接触的阳极膜7。另外，在半导体基板21的背面，形成例如由Ni构成的阴极膜8。
其后，在875℃下实施6分钟左右的真空退火，将阳极膜7设为例如Ti3Si3C2等电极膜，第一实施方式的半导体元件的制造方法结束。另外，在第一实施方式的半导体元件的制造方法中，通过使要导入的杂质元素的种类、或各自的浓度、要形成的照射图案适当变化而组合，能够制造各种半导体元件。
根据本发明的第一实施方式的半导体元件的制造方法，通过以控制在对象物2的表面产生的缺陷状态的方式调节杂质源膜4的膜厚tf，来克服通过使用高能的光脉冲而产生的问题，可兼得对固相杂质元素的激光掺杂的高速化和半导体元件的高质量化这两者。而且，即使是一个射程的光脉冲，也能够以充分的侵入深度及超过固溶浓度的表面浓度形成杂质元素的导入区域，因此能够大大地降低将半导体区域图案化的作业时间，能够高效地大量生产维持一定质量的半导体元件。
另外，根据第一实施方式的半导体元件的制造方法，由于将杂质元素从对象物2的表面导入到非常深的位置，并且以高浓度进行导入而形成半导体区域，因此能够得到最佳的半导体元件，以作为面向使用大电流的功率半导体等的半导体元件。
(第一实施方式的半导体元件的制造方法的第一变形例)
在第一实施方式的半导体元件的制造方法中，以将具有第一导电型(n型)的第一半导体区域的中间生成物设为对象物2，并向对象物2的n-型外延层22的内部导入p++型杂质元素而形成第二半导体区域2a的情况为例进行了说明。与此相对，如图19～图22所示，例如，如果在具有第二导电型(p型)的第一半导体区域作为基底层73的中间生成物的p型基底层73的内部形成比基底层73更高浓度的p++型第二半导体区域作为基底接触区域74a，就能够构成MOSFET的制造方法的一部分。
在这种情况下，也如图19所示，首先，准备使n-型漂移层72外延生长而形成在漏区71上，进而使p型基底层73连续外延生长而形成在漂移层72上的中间生成物。其后，如图20所示，在第二导电型的基底层73的上面，以考虑到光脉冲的每1次的照射时间τ及能量密度F而确定的膜厚tf形成含有呈现第二导电型的杂质元素的杂质源膜74。
接着，经由杂质源膜74照射激光6的光脉冲。这时，向基底层73的上面扫描照射激光6，在基底层73的上部导入第二导电型的杂质元素，且以所期望的图案选择性地形成比基底层73更高浓度的p++型基底接触区域74a。激光6的扫描及基底接触区域74a的图案化的方法只要以图6等所示的半导体元件的制造方法为基础即可。
接着，去除残留在基底层73及基底接触区域74a的表面上的杂质源膜74，其后，如图21所示，去除固着在基底接触区域74a的表面上的突起部3。而且，如图22所示，如果分别经过省略图示的源区的形成、贯通基底层73的U形槽的形成、U形槽的内侧的栅极绝缘膜的形成、栅极绝缘膜上的栅极的形成等工序，而在露出的基底层73及基底接触区域74a上形成例如Ni或Ti或Al的层叠膜等进行欧姆接触的源极膜75，且在漏区71的背面形成省略图示的漏极膜，则作为第一实施方式的半导体元件的MOSFET的制造工序就结束。
根据使用第一变形例的半导体元件的制造方法的MOSFET的制造方法，由于能够在基底层73的内部且在中间生成物的表面迅速形成比基底层73极高浓度的基底接触区域74a，因此既能够维持MOSFET的质量，又能够高效地大量生产。
(第一实施方式的半导体元件的制造方法的第二变形例)
另外，如果使用第一实施方式的杂质导入方法，则如图32所示，通过在外延生长层(外延层)82的上部以所期望的任意图案形成高浓度的p++型第二半导体区域84a～84c，能够制造构成平行于主面的pn结的半导体元件(二极管)。下面，利用图23～图33对如下激光掺杂的方法进行说明：准备具有第一导电型(n型)的第一半导体区域作为外延层82的中间生成物，在该中间生成物的n型外延层82和杂质源膜84之间，设置具有构成选择性地阻止杂质元素的导入的势垒的第一导入阻止图案83a、第二导入阻止图案83b及第三导入阻止图案83c的杂质导入掩模，而进行选择性的激光掺杂。
首先，如图23所示，准备在n+型半导体基板81上具有使n-型半导体区域外延生长而形成的外延层82的中间生成物。外延层82可由例如具有1×1016cm-3左右的浓度且厚度为10μm左右的外延层构成。其后，在外延层82的上面，通过例如等离子体CVD(PECVD)等，形成由氧化硅(SiO2)构成的薄膜。然后，在已成膜的SiO2膜上涂布光致抗蚀剂膜，利用光刻技术将已涂布的光致抗蚀剂膜图案化，以该图案化后的光致抗蚀剂膜为掩模，将薄膜蚀刻而形成为所期望的图案。在薄膜为SiO2膜的情况下，蚀刻可使用例如含有氟化铵(NH4F)及氢氟酸(HF)的水溶液即缓冲氢氟酸(BHF)而进行。
图24的俯视图(俯视图)例示的是通过将薄膜蚀刻而形成图案的情况，该图案具有：形成于外延层82的主面的中央的圆环状的第一导入阻止图案83a、在与该第一导入阻止图案83a同心的位置经由成为导入窗部的间隙而形成在第一导入阻止图案83a的外侧的圆环状的第二导入阻止图案83b、经由成为导入窗部的间隙而形成在该第二导入阻止图案83b的外侧的框状的第三导入阻止图案83c。由第一导入阻止图案83a、第二导入阻止图案83b及第三导入阻止图案83c构成本发明的“杂质导入掩模”。
第一导入阻止图案83a和第二导入阻止图案83b的间隙及第二导入阻止图案83b和第三导入阻止图案83c的间隙具有规定的间隔，分别构成杂质元素的选择性的导入用的窗部，如图25所示，外延层82的上面的局部在各自的间隙露出。另外，图24及图25中例示的构成窗部的间隙的宽度为大致等宽，但是，该宽度因为是考虑到由外延层82和第二半导体区域84a～84c的pn结产生的空乏层的延伸状态而设定的，所以实际上不局限于所例示的宽度，可适当变更。
接着，如图26所示，在外延层82上，以考虑到光脉冲的每1次的照射时间τ及能量密度F而确定的膜厚tf，经由第一导入阻止图案83a、第二导入阻止图案83b及第三导入阻止图案83c，而形成含有呈现第二导电型的杂质元素的杂质源膜84。在杂质元素为Al的情况下，膜厚tf为例如240nm左右。另外，在图26中，为了方便说明，外延层82的厚度和杂质源膜84的厚度被描绘成大致同程度。
接着，如图27所示，在大气氛围中，经由杂质源膜84照射KrF准分子激光的光脉冲作为激光6。在杂质元素为Al的情况下，光脉冲的能量密度F设为例如4.0J/cm2，照射次数设为1次。光脉冲的照射通过以在1次照射范围内无一遗漏地包含第三导入阻止图案83c的框的内侧的区域的方式成形光束而进行。在图27中，例示的是对第一导入阻止图案83a、第二导入阻止图案83b及第三导入阻止图案83c的所有表面照射有光脉冲的状态。
通过光脉冲的照射，向在第一导入阻止图案83a和第二导入阻止图案83b的间隙露出的外延层82的上部的局部，经由堆积而成的杂质源膜84选择性地导入p++型杂质元素。另外，也向在第二导入阻止图案83b和第三导入阻止图案83c的间隙露出的外延层82的上部的局部，经由堆积而成的杂质源膜84选择性地导入p++型杂质元素。
其结果是，在外延层82的上部，以平面图案计，等间隔且交替地显示有选择性地导入有p++型杂质元素的半导体区域84a～84c的上面和未导入的外延层82的上面作为同心圆状的图案。即，在外延层82的上部，构成有n型半导体区域和p型半导体区域在平行于主面的面内重复形成的表面图案。另外，p++型半导体区域84a～84c的宽度及p++型半导体区域84a～84c间的间隙的宽度可适当变更地设定。
接着，如图28所示，利用规定的蚀刻液去除残留在第一导入阻止图案83a、第二导入阻止图案83b及第三导入阻止图案83c的表面上的杂质源膜84的一部分，其后，去除产生固着在p++型半导体区域84a～84c的表面上的如图9所示的突起部。在杂质源膜84为Al的情况下，除可使用例如75℃左右的热磷酸(H3PO4)等作为蚀刻液以外，也可使用磷酸/硝酸/醋酸混合液或王水等种种酸。
接着，在外延层82的上面和第一导入阻止图案83a、第二导入阻止图案83b及第三导入阻止图案83c的上面涂布光致抗蚀剂膜，利用光刻技术，使光致抗蚀剂膜图案化。然后，以图案化后的光致抗蚀剂膜为掩模，通过使用BHF等的蚀刻，选择性地去除残存在外延层82的上面的杂质导入掩模，然后去除光致抗蚀剂膜，这时，如图29所示，就形成仅残留有第三导入阻止图案83c的图案。即，第一导入阻止图案83a及第二导入阻止图案83b被去除，以平面图案形成有圆形状的开口部。在该开口部，露出外延层82的上部的同心圆状地形成有p++型半导体区域84a～84c的区域的上面。
接着，如图30所示，以覆盖外延层82的同心圆状地形成有p++型半导体区域84a～84c的区域的方式形成例如Ti等金属膜。然后，对半导体基板81以规定的温度实施规定时间的退火，形成表面侧的阳极膜86。在图30中，例示的是在外延层82的形成有p++型半导体区域84a～84c的区域的上面层叠有阳极膜86的状态。另外，在第三导入阻止图案83c的内缘侧的局部区域的上面，也层叠有阳极膜86，以构成阳极膜86的周缘部的方式形成。第三导入阻止图案83c的内侧的圆形状的外延层82的区域和阳极膜86的界面构成肖特基界面，p++型半导体区域84a～84c和阳极膜86的界面进行欧姆接触。
接着，如图31所示，在肖特基界面上的阳极膜86的上面形成电极焊盘87。其后，在构成半导体元件的背面侧的与半导体基板81的外延层82相反侧的表面上，形成例如Ni等金属膜，然后对半导体基板81实施规定的退火，形成背面侧的阴极膜85。
接着，在外延层82侧的整个面上，使聚酰亚胺膜等堆积而形成钝化膜88。另外，残存在外延层82的表面上的第三导入阻止图案83c用作层间绝缘膜，但也可以通过利用CVD法等而另外追加层叠SiO2膜，而适当形成必要的厚度，以作为层间绝缘膜。
接着，如图32所示，通过光刻技术及蚀刻技术使电极焊盘87上的钝化膜88的一部分开口，其后，将半导体基板81切成多个芯片状，经由电极焊盘87进行引线焊接，如果搭载(安装)于封装盒，则第二变形例的半导体元件的制造工序结束。
另外，为了改善外延层82和阳极膜86的肖特基结的特性及半导体基板81和阴极膜85的欧姆接触特性，在使阳极膜86的堆积后的退火温度比阴极膜85低的情况下，如图33所示，先形成阴极膜85，然后再形成如图30所示阳极膜86，以下也可以进行利用图31和图32已说明的工艺流程。此时，例如，可将阴极膜85的退火温度设为900℃，将阳极膜86的退火温度设为500℃。
作为第二变形例的实施例1，如图34所示，例示的是以平面图案计具有约200μm左右的圆形状的肖特基界面的半导体元件。在该圆的内侧，以p++型半导体区域84a～84c的上面和外延层82的一部分的上面分别形成4μm左右的宽度而同心地显示的方式选择性地导入有p型杂质元素即Al。即，实施例1的半导体元件是形成于外延层82的上部的平行于主面的pn结构成所谓的结势垒肖特基结构(Junction Barrier Shottky结构)的二极管。对该实施例1的半导体元件的表面和背面附加电压，测定表面和背面之间的纵向流动的电流。
另一方面，除p++型半导体区域84a～84c的激光掺杂以外，还同样地进行利用图23～图33已说明的工艺流程，如图35所示，制造未形成有选择性的p++型半导体区域的图案的半导体元件作为比较例。即，比较例的半导体元件是通常的肖特基势垒二极管(SBD)。关于比较例的半导体元件，也与实施例1的半导体元件同样，附加电压，测定电流
如图36中的实线轨迹所示，在附加有正电压(正向偏置)时，实施例1的半导体元件与虚线的轨迹所示的比较例同样，通过2V以下的微小电压的附加，流动有同等程度的电流。另外，可知当附加负电压(反向偏置)时，如图37中的实线轨迹所示，与虚线轨迹所示的比较例同样，流动的电流(泄漏电流)被抑制到很小，具备作为二极管的整流性。另一方面，例如，在附加有-30V的电压时，比较例的半导体元件的泄漏电流为1×10-8A左右，但实施例1的半导体元件的泄漏电流被抑制到1×10-10A左右，与比较例的情况相比，约降低了两位数。
这样，第二变形例的半导体元件能够显著提高结势垒肖特基结构的特性。根据第二变形例的半导体元件的制造方法，通过选择性地以高浓度导入p型杂质元素，且利用导入的半导体区域和未导入的半导体区域描绘所期望的图案，能够实现使用宽带隙半导体的高耐压、低导通电阻且降低了泄漏电流的半导体元件。
(第二实施方式)
―杂质导入装置的结构―
如图38所示，本发明的第二实施方式所使用的杂质导入装置1b具备导入处理装置50和运算控制装置30，该导入处理装置50，在对象物2的表面设置含有杂质元素的杂质源膜4，并且经由杂质源膜4向对象物2照射激光6等能量密度大的光脉冲而导入杂质元素；运算控制装置30，能够控制该导入处理装置50的杂质源膜4的膜厚等成膜条件及激光6的能量密度或光脉冲相对于对象物2的相对的光照射位置等光照射条件。
导入处理装置50具备：可真空排气的腔室51、设置于腔室51内用于支承对象物2且由含有绝缘材料的材料构成的支承台62、设置于支承台62上的下部电极12。在腔室51内，以与下部电极12对向的方式配置有含有杂质元素的靶54。在腔室51的上部的与对象物2对向的位置，以保持在腔室上板53上的方式设有光学窗(观察窗)51a，并且在腔室上板53及设置于该腔室上板53的下方的靶54上分别形成有彼此同轴的贯通孔。
在光学窗51a的上方设有具有光源34的光束调节系统33，从光束调节系统33贯通光学窗51a、腔室上板53及靶54的各自的贯通孔而向对象物2的上面照射激光6。另外，在导入处理装置50上，且支承台62的内部，埋入有加热对象物2的加热片等加热装置61。
在导入处理装置50上还设有：连接在下部电极12和靶54之间的电源15、与腔室51连接且向腔室51内导入稀有气体的气体导入阀16、与腔室11连接且将腔室11内制成真空状态的真空泵17。电源15、气体导入阀16及真空泵17都经由膜厚控制部31与运算控制装置30连接，与第一实施方式所使用的杂质导入装置1a的情况同样，控制各自的动作。
另外，光束调节系统33具有射出光脉冲的光源34，经由光源控制部32与运算控制装置30连接，与第一实施方式所使用的杂质导入装置1a的情况同样，控制动作。在图38中，关于图1所示的杂质导入装置1a的附带有相同符号的部件，省略详细的说明。
在第二实施方式所使用的杂质导入装置1b中，构成为将图1所示的成膜装置10和光照射装置20一体化，在将对象物2维持在腔室51的内侧的状态下，能够在导入处理装置50的同一腔室51内交替地连续进行成膜处理和激光照射处理，这一点与第一实施方式所使用的杂质导入装置1a不同，这是该杂质导入装置1b的特征。另外，在第二实施方式所使用的杂质导入装置1b中，因为可在真空中照射激光6，所以可使用如10～200nm附近的包含在真空紫外光的范围内的ArF准分子激光(193nm)或F2激光(157nm)那样的短波长的光脉冲。
根据第二实施方式所使用的杂质导入装置1b，由于将成膜装置10和光照射装置20一体化而进行杂质元素的来自固相的激光掺杂，因此在杂质源膜4的成膜处理后，不需要将对象物2搬运到別的场所。另外，例如，也可以在照射了一个射程的激光6以后，在照射区域上再次形成杂质源膜4，如在与先行的射程相同的照射区域上进一步照射一个射程的激光6、…那样，连续而交替地重复进行光脉冲的照射处理和成膜处理，能够进一步加快杂质元素的导入速度而提高导入浓度。
另外，根据第二实施方式所使用的杂质导入装置1b，能够利用加热装置61调节搭载有对象物2的下部电极12的温度，在使对象物2升温到一定的温度的状态下，照射光脉冲进行激光掺杂。通过使对象物2升温的热效应，能够促进因杂质元素的注入及扩散而缺损的4H-SiC的晶体的恢复。在杂质元素为Al的情况下，对象物2的温度优选为室温以上500℃左右以下的状态。在超过500℃的情况下，也要考虑对象物2的周边的装置的发热量等，有时Al会熔融而不能维持固相。另外，关于使用第二实施方式所使用的杂质导入装置1b的杂质导入方法，因为与第一杂质导入方法同样，所以省略说明。另外，关于使用第二实施方式的杂质导入方法的半导体元件的制造方法，也同样，所以省略说明。
(第二实施方式所使用的杂质导入装置的变形例)
在第一实施方式的杂质导入方法中，构成为在照射激光6的光脉冲时，在大气压下进行照射。与此相对，也可以构成为例如使用第二实施方式所使用的杂质导入装置1b，通过腔室51中的氛围气含有气相的杂质元素，并且提高由与杂质源膜4相同的杂质元素构成的分子的分压，来使掺杂时的腔室51内的压力比大气压高，而照射光脉冲。由此，能够利用氛围气所含的杂质元素的分压而促进杂质元素的导入。
(第一及第二实施方式相关的其他事项)
构成利用上述的第一及第二实施方式进行了说明的公开的一部分的论述及附图不应当理解为是限定本发明的。应当认为对于本领域技术人员来说，可从该公开明确各种各样的替代实施方式、实施例及运用技术。例如，只要能够将对象物2的表面的缺陷状态的程度控制到一定的范围内，则光脉冲的照射次数不局限于1次，也可以构成为照射2次、3次等多次。
通过杂质元素多次吸收激光6的能量，能够提高活性化率。特别是根据第二实施方式所使用的杂质导入装置1b，能够有效地执行这种连续的照射。但是，当照射次数过多时，会过于浪费作业时间，半导体元件的生产率会下降，所以优选最多保留在10次左右以内，更优选为3次以内。照射次数的控制只要经由运算控制装置30而控制光照射装置20的动作即可。
另外，在第一及第二实施方式的半导体元件的制造方法中，以pn结二极管或MOSFET为半导体元件的代表例进行了说明，但作为半导体元件，不局限于二极管或MOSFET。本发明可应用于IGBT、SIT、GTO、SI晶闸管等各种半导体元件(半导体装置)。
另外，本发明的杂质导入方法、半导体元件的制造方法及半导体元件也可以将如图1～图38所示的各自的实施方式的技术思想彼此组合而构成。
(第三实施方式)
＜杂质导入装置＞
如图39的框图中的左侧所示，第三实施方式所使用的杂质导入装置1c具备将氮化物膜4c形成在由固体材料构成的对象物2的表面上的成膜装置10c。另外，如图39中的右侧所示，杂质导入装置1c具备光照射装置20，该光照射装置20具有：射出光脉冲的光源34、向氮化物膜4c照射光脉冲的光束调节系统33、控制光源34的光源控制部32。另外，杂质导入装置1c具备可控制氮化物膜4c的膜厚等成膜条件及激光6的能量密度或光脉冲相对于对象物2的相对的光照射位置等光照射条件的运算控制装置30c。杂质导入装置1c将氮化物膜4c所含的氮化物中的N导入对象物2的内部。
氮化物膜4c是构成N相对于对象物2的杂质导入源的杂质源膜，可采用含有氮化物的薄膜，例如，氮化硅(SixNy，以下简称为“SiN”)或氮化碳(CxNy)。下面，例示性地对使用SiN膜的情况进行说明。
对象物2例示性地采用SiC基板，具体而言，利用期待作为功率半导体元件用的基板材料的n+型4H-SiC基板进行说明。如图42所示，对象物2是在具有(0001)面((000-1)面)的半导体基板21上设有具有1×1016/cm3左右的浓度且具有10μm左右的厚度的n型4H-SiC的外延生长层(以下，称为“外延层”)22c的两层结构。图39中例示的对象物2以外延层22c侧的面为表面(上面)，面向光束调节系统33侧而配置。在对象物2的表面上，虽然省略了图示，但也可以设有用于位置对准的基准标记。
另外，对象物2的材料不局限于SiC，例如，即使是氧化镓(Ga2O3)、金刚石等其他宽带隙半导体，也可应用本发明。对象物2如果是N的扩散系数极小的固体材料，则也不局限于宽带隙半导体，但优选为N可作为施主型杂质元素发挥功能的固体材料。
成膜装置10c可采用例如溅射装置、电子束蒸镀装置、等离子体CVD装置等。如图39所示，第三实施方式的成膜装置10c例示的是电容耦合型等离子体CVD装置的情况，该电容耦合型等离子体CVD装置具备：可真空排气的腔室11、设置于腔室11内且载置对象物2的下部电极12、在上下方向上与该下部电极12隔开间隔而以相互平行地正对的方式设置的上部电极13c。
作为电容耦合型等离子体CVD装置，还在成膜装置10c上设有：连接在下部电极12和上部电极13c之间的高频电源15c、与腔室11连接且向腔室11内导入用于成膜的原料气体的气体导入阀16、与腔室11连接且将腔室11内制成真空状态的由旋转泵、涡轮分子泵或低温泵等构成的真空泵17。在高频电源15c、气体导入阀16及真空泵17上连接有控制要成膜的氮化物膜4c的膜厚的膜厚控制部31。另外，膜厚控制部31能够现场(in situ)监控来自装设于成膜装置10c的省略图示的膜厚计的信号而进行反馈控制。高频电源15c、气体导入阀16及真空泵17经由膜厚控制部31与运算控制装置30c连接。
成膜装置10c通过由高频电源15c对下部电极12和上部电极13c之间附加的高频电压，使导入到腔室11内的原料气体附着于对象物2的表面而成膜。成膜装置10c除由电容耦合型等离子体CVD装置构成以外，也可以由电感耦合型等离子体CVD装置、微波等离子体CVD装置、电子回旋共振型(ECR)等离子体CVD装置等构成。
光照射装置20具备：支承对象物2的支承台24c、经由支承台24c而搭载对象物2并沿着在平行于对象物2的主面的面内定义的X-Y方向自如地移动的X-Y移动载物台23。光照射装置20经由氮化物膜4c向对象物2的平坦的上面扫描照射激光6的光脉冲。“光激励效应”也包含热能效应。
如图39所示，光束调节系统33与射出激光6等照射量(能量密度)大的光脉冲的光源34设置为一体，在一定尺寸的照射区域内向对象物2的表面扫描照射光脉冲。在光束调节系统33及光源34上连接有控制要照射的激光6的照射条件的光源控制部32，并且光源控制部32与运算控制装置30c连接。
作为能量密度大的光脉冲，优选具有以经由氮化物膜4c而产生充分的反应能量的方式能够将光能赋予杂质元素及对象物2的晶格振动的波长的激光6的脉冲。例如可使用：具有248nm(KrF)、193nm(ArF)、308nm(XeCl)、351nm(XeF)等振荡波长的准分子激光、或266nm(YAG第四谐波)、355nm(YAG第三谐波)、532nm(YAG第二谐波)激光、或1.064μm(YAG基本波)、10.6μm(二氧化碳(CO2)气体)激光等。另外，由于汞(Hg)灯或氙(Xe)灯等高输出的连续光即使用分光器或滤光片选择波长也可得到能量密度大的光脉冲，因此不必局限于激光。
另外，如果以照射如准分子激光那样成为比氮化物膜4c及许多半导体材料的禁带宽度还大的能量的紫外线区域的波长的激光6的方式构成，则能够激发氮化物膜4c的构成元素及半导体材料的构成元素的振动能量，且能够激发由紫外线区域的光能实现的光催化作用等的表面反应。因此，能够激发成为杂质元素的导入对象的固体材料的表面的晶格振动，容易进行包含使杂质元素向作为目的的固体材料的晶格间位置或替换位置等导入位置移动的表面迁移等在内的表面反应等。
但是，因为比ArF(＝193nm)激光等短的短波长即真空紫外光的范围内所含的短波长的光会被大气中的氧分子吸收而阻碍传播，所以在大气中的激光掺杂中，优选为具有190nm左右以上的波长的激光6。进而，为了充分产生氮化物膜4c和4H-SiC的反应能量，优选为具有380nm左右以下即YAG第三谐波(＝355nm)级以下的波长的激光6。
另外，光束调节系统33具备均省略了图示的使所射出的激光6成形为规定形状的可变窄缝等成形装置和使激光6聚光的透镜等聚光装置。成形后的激光6等光脉冲向对象物2的上面和氮化物膜4c的界面区域照射。要成形的激光6的形状优选使用长方形(矩形)状，但不局限于矩形，也可以为其他形状。
另外，虽然省略了图示，但在控制光脉冲相对于对象物2的照射位置时，也可以根据需要在光束调节系统33上另外设置：拍摄对象物2的基准标记的CCD照相机等拍摄装置、照射照明光的照明光发光装置、使照明光反射及透射的反射镜及对准机构等。另外，在实施后述的直接描绘(直接记录)的情况下，也可以进一步设置激光干涉仪等测距系统。另外，光束调节系统33在扫描激光6的情况下，如果需要，则也可以具备使成形后的激光6反射而导入聚光装置的反射镜或棱镜等其他光学系统。
X-Y移动载物台23从下方水平地支承支承台24c，并且与省略图示的移动载物台驱动装置连接，构成为通过由运算控制装置30c控制移动载物台驱动装置，而使支承台24c沿着水平的X-Y平面内的X-Y方向分别自如地移动，由此能够使对象物2相对于光脉冲的照射位置而自如地移动。例如，通过使对象物2相对于光脉冲的照射位置的相对位置自如地移动，能够利用直接描绘的手法对所期望的平面区域的范围照射光脉冲，且能够使添加有N的区域选择性地图案化。进而，通过在支承台24c和X-Y移动载物台23之间设置使支承台24c沿着垂直于X-Y方向的Z方向移动的Z移动载物台，能够以可沿X-Y方向移动还可沿Z方向移动的方式构成支承台24c而进行焦点等的调节。
如图40所示，运算控制装置30c具备照射次数算出电路301。另外，如图39所示，在运算控制装置30c上连接有输入装置41及数据存储装置42，运算控制装置30c构成为可访问保存于数据存储装置42的内部的数据。在数据存储装置42，经由输入装置41输入有氮化物膜4c的膜厚tf、光脉冲的能量密度F及一个脉冲(一个射程)的照射时间(脉冲宽度)τ。
运算控制装置30c的照射次数算出电路301利用保存于数据存储装置42的膜厚tf、能量密度F及一个脉冲的照射时间τ，根据经验法则，计算出光脉冲的照射次数n。照射次数算出电路301可设定为按照在光脉冲照射后不在对象物2的表面残留氮化物膜4c的程度计算出照射次数n。另外，也可设定为按照在光脉冲照射后可在对象物2的表面残存至少相当于一个原子层的膜厚程度的氮化物膜4c的方式计算出光脉冲的照射次数n。
当在光脉冲照射后不能在对象物2的表面残存至少相对于一个原子层的膜厚程度的氮化物膜4c时，氮导入区域的构成表面缺陷的凹凸的程度就会严重，在后工序中在对象物2的表面设置电极而制造出半导体元件时，会招致正向的电流值下降、或反向偏置时的泄漏电流增加，不能具备充分的特性。
氮化物膜4c的膜厚tf考虑光脉冲的每1次的照射时间τ及光脉冲的能量密度F而确定。氮化物膜4c的膜厚tf优选设定为10nm左右以上、1μm左右以下。在膜厚tf低于10nm的情况下，有时难以将N充分地导入、或相对于光脉冲的能量密度F的大小过薄而表面的凹凸的程度变得严重。另外，在超过1μm的情况下，即使能够将N导入，能量效率也会变差。另外，光脉冲的能量密度F优选设定为1.0J/cm2左右以上、约6.0J/cm2左右以下。在能量密度F低于1.0J/cm2的情况下，难以将N充分地导入。另外，在超过6.0J/cm2的情况下，能量效率会变差，并且氮导入区域的表面的凹凸程度会变得严重。
另外，光脉冲的照射时间τ可在20ns～100ns程度的范围内适当设定，但优选为例如50ns左右。另外，要设定的光脉冲的照射次数n只要能够残存至少相当于一个原子层的膜厚程度的氮化物膜4c，则可选定任意的次数，但考虑半导体元件的批量生产性，优选为1次以上100次以内的范围内。
这样，通过考虑氮化物膜4c的膜厚tf、激光6的能量密度F及一个脉冲的照射时间τ而设定光脉冲的照射次数n，不会在对象物2的表面过剩地形成凹凸，并且即使产生表面缺陷，也能够实现所期望的I-V特性等，能够将凹凸的程度保留在容许范围内。
运算控制装置30c计算出的照射次数n的数据与输入到运算控制装置30c的能量密度F及照射时间τ的数据一同输入到光源控制部32。另外，输入到运算控制装置30c的膜厚tf的数据向膜厚控制部31输入。另外，也可以构成为通过在运算控制装置30c上连接有省略图示的显示装置，来显示膜厚tf、能量密度F、照射时间τ及照射次数n的数据等。
膜厚控制部31控制成膜装置10c的高频电源15c的电压、气体导入阀16及真空泵17的动作，以使其在对象物2上以所输入的膜厚tf形成氮化物膜4c。光源控制部32控制光束调节系统33及光源34的动作，以使其以所输入的能量密度F、照射时间τ及计算出的照射次数n进行光脉冲的扫描照射，。
＜杂质导入方法＞
接着，如图42所示，就使用在n+型半导体基板21的上面侧形成有n型外延层22c的对象物2的情况而言参照图41的流程图及图42～图46对第三实施方式的杂质导入方法进行说明。图42的对象物2的结构只是一种例示，例如，也可以为在p+型半导体基板的上面侧形成有n型外延层的结构，也可以为在n+型半导体基板的上面侧形成有p型外延层的结构。或者，也可以使用无外延层的整体的半导体基板。
(a)首先，在图41的步骤S11中，如图39中的成膜装置10c的内部的双点划线所示，将所准备的对象物2以使外延层22c侧的表面面向上部电极13c侧的方式载置固定在下部电极12上。
(b)接着，在步骤S12中，经由输入装置41，将氮化物膜的膜厚tf、光脉冲的能量密度F及照射时间τ输入，而保存于数据存储装置42。另外，也可以在步骤S11之前实施步骤S12。
(c)接着，在步骤S13中，杂质导入装置1c的运算控制装置30c从数据存储装置42读出氮化物膜的膜厚tf、光脉冲的能量密度F及照射时间τ，计算出照射次数n。然后，将计算出的照射次数n、光脉冲的能量密度F及照射时间τ分别输出到光照射装置20的光源控制部32。另外，将膜厚tf输出到成膜装置10c的膜厚控制部31。
(d)接着，在步骤S14中，成膜装置10c的膜厚控制部31控制高频电源15c、气体导入阀16及真空泵17各自的动作，如图43所示，在对象物2的外延层22c的上面，以所设定的膜厚tf形成SiN膜等氮化物膜4c的薄膜。
(e)接着，将形成有氮化物膜4c的对象物2从成膜装置10c中取出，并向光照射装置20搬运，以使氮化物膜4c的上面面向光束调节系统33侧的方式载置固定在支承台24c上。光照射装置20配置在室温状态的大气的气氛中。另外，载置于光照射装置20的对象物2的温度可在室温以上600℃左右以下的范围内适当设定。然后，使光束调节系统33沿X方向及Y方向移动规定量，以使相对于对象物2的外延层22c掺杂杂质元素即N的最初的照射目标位置相应的基准标记的位置与激光6的光轴重合。
(f)接着，在步骤S15中，光照射装置20的光源控制部32控制光束调节系统33及光源34的动作，以使其以所输入的能量密度F、照射时间τ、照射次数n照射激光6。然后，如图44所示，经由氮化物膜4c向对象物2的外延层22c的上面照射激光6的光脉冲。
在照射有光脉冲的氮化物膜4c的照射区域S内，通过激光6的能量，作为掺杂元素的N飞跃地活性化而氮化物膜4c熔融，在氮化物膜4c和外延层22c的界面上，N向外延层22c的内部导入到超过固溶浓度的水平。另外，随着激光掺杂的行进，氮化物膜4c的膜厚tf减小。此时，在照射次数n为多次而向同一照射区域S重复照射光脉冲的情况下，随着照射次数n的增加，氮化物膜4c变薄。另一方面，在照射区域S的周边，产生SiN的熔融流动区域。
而且，在光脉冲的n次照射后，如图45所示，在与照射区域S对应的外延层22c的上部，形成氮导入区域2c。另外，在氮化物膜4c的照射区域S和非照射区域之间形成台阶。另外，在照射区域S和非照射区域的边界附近的区域的局部，通过熔融流动，SiN的一部分隆起而堆积。另外，在图45中，例示的是通过先行进行的步骤S12及步骤S13的处理，以降低对象物2的构成表面缺陷的凹凸的形成的方式在氮导入区域2c的上面以一定的厚度堆积残留有氮化物膜4c的一部分的情况。
(g)接着，在氮化物膜4c为SiN膜的情况下，在步骤S16中，使用热磷酸(H3PO4)等，如图46所示，去除残留在外延层22c的表面上的氮化物膜4c。因为残留的氮化物膜4c保护氮导入区域2c的上面，所以氮导入区域2c可抑制上面的粗面化，平坦地形成。由上述(a)～(g)的工序构成第三实施方式的杂质导入方法。
【实施例2】
接着，对本发明的实施例2进行说明。在实施例2中，准备如图42所示的具有外延层22c的对象物2，利用成膜装置10c，如图43所示，在半导体基板21的上侧的外延层22c的表面，以厚度tf＝约100nm形成氮化物膜4cSiNx。
接着，如图44和图45所示，利用设置于大气中的光照射装置20，以能量密度F＝4.0J/cm2左右、照射时间τ＝50ns对氮化物膜4c照射光脉冲，将N掺杂于外延层22c。作为激光6，使用248nm(KrF)准分子激光，以照射区域S按平面图案计成为约300μm见方的正方形状的方式成形光束。激光掺杂按照将照射次数n设为1次、2次、3次、5次及10次这5种图案而进行，利用各图案，进行a列、b列及c列共计3列的图案化。图47～图49例示性地表示由5种图案中的n＝1、3、10这3种图案得到的照射区域S的表面的台阶的轮廓线。
在照射次数n＝1的情况下，如图47的曲线图所示，台阶的最大深度为100nm左右。另外，在照射次数n＝3的情况下，如图48的曲线图所示，台阶的最大深度为150nm～200nm程度。另外，在照射次数n＝10的情况下，如图49的曲线图所示，台阶的最大深度为200nm～250nm程度。即，可知照射次数n增加的同时，台阶也增大。另外，在图47～图49中，纵轴的“0”的位置相当于在光脉冲照射前已成膜的氮化物膜4c的上面的高度。
接着，如图46所示，去除残留在外延层22c的上面的氮化物膜4c。如图50的曲线图所示，在照射次数n＝1、2、3及5这四种图案的情况下，照射区域S的外延层22c的上面的高度大致没有变化，或者带有若干隆起，大致为平坦。另一方面，在照射次数n＝10的情况下，在照射区域S内，大致全无氮化物膜4c，进而，氮化物膜4c的下侧的氮导入区域2c的上部被部分地蚀刻100nm以上。在照射次数n＝10的情况下，可知在氮导入区域2c的表面形成有显著的凹凸。另外，在图50中，纵轴的“0”的位置相当于外延层22c的上面即氮导入区域2c的上面的高度。
在实施例2的情况下，如图51的曲线图所示，在外延层22c的最表面，能够将N导入到大大地超过4H-SiC的固溶浓度即1×1020cm-3以下程度的浓度1×1021cm-3左右以上。另外，在外延层22c的内部，能够将N导入到深度50nm附近位置。另外，图51表示的是照射次数n＝10时的氮浓度的轮廓线。
接着，如图52的剖面图所示，彼此隔开间隔地使两个探针58a、58c与氮导入区域2c的表面接触，在探针58a、58c间测定电阻。图53的曲线图例示性地表示在使照射次数n变化为5种图案而形成的氮导入区域2c中的n＝1、3、5、10这四种图案的情况下得到的I-V特性。另外，图54的曲线图表示的是在探针58a、58c间附加有2V的电压时的5种图案的情况下分别得到的电阻值。
在照射次数n＝1的情况下，如图53中的虚线所示，即使使电压变化，电流也几乎不流动。另外，如图54所示，附加有2V的电压时的a列～c列这三个电阻值成为6×108～5×1010Ω程度的范围内，显示比较高的值。
另一方面，在照射次数n＝3、5、10的情况下，如图53所示，当使电压变化时，就显示与电压成正比的电流流动的欧姆性。另外，如图54所示，在照射次数n＝2、3、5、10为四种图案的情况下，附加有2V的电压时的各自的三个电阻值均为103Ω水平。由图53及图54可知，在实施例2的激光掺杂条件下，在照射次数n为2次以上的情况下，氮导入区域2c具有有效的I-V特性。
【实施例3】
接着，对本发明的实施例3进行说明。实施例3与实施例2同样，是以氮化物膜4c为SiNx膜的情况，但使光脉冲的能量密度F减小到成为实施例2的情况的约4分之1的1.0J/cm2程度，并且其他激光掺杂条件与实施例2的情况同样。另外，照射次数n与实施例2的情况同样，设为1次、2次、3次、5次及10次这5种图案，利用各图案，进行a列、b列及c列共计3列的图案化。
在照射次数n＝1的情况下，如图55的曲线图所示，平均台阶的最大深度为20～30nm程度，与图47所示的实施例2的对应的激光掺杂条件的情况相比，台阶的深度缩短至5分之1～4分之1程度。另外，在照射次数n＝2的情况下，如图56的曲线图所示，台阶的最大深度为30～70nm程度。
另外，在照射次数n＝3的情况下，如图57的曲线图所示，台阶的最大深度为70nm左右，与图48所示的实施例2的对应的激光掺杂条件的情况相比，台阶的深度缩短至3分之1～一半程度。另外，在照射次数n＝5的情况下，如图58的曲线图所示，台阶的最大深度为70～100nm程度。
另外，在照射次数n＝10的情况下，如图59的曲线图所示，为80～100nm程度，与图49所示的实施例2的对应的激光掺杂条件的情况相比，台阶的深度缩短至3分之1～一半程度。
另外，与实施例2的情况同样，图60的曲线图例示性地表示在使照射次数n变化为5种图案而形成的氮导入区域2c中的n＝1、3、5、10这4种图案的情况下得到的I-V特性。另外，图61的曲线图表示的是利用图52所示的方法而在5种图案的情况下分别得到的电阻值。
在图60中，虚线例示的照射次数n＝1时的轨迹、点划线例示的照射次数n＝3时的轨迹及双点划线例示的照射次数n＝5时的轨迹均大致重合显示在同一直线上。如图60所示，在照射次数n＝1、3、5的情况下，都即使使电压变化，电流也几乎不流动。另外，如图61所示，在照射次数n＝1、2、3、5的情况下，附加有2V的电压时的a列～c列这三个电阻值大致成为1×108～1×1011Ω程度的范围内，显示比较高的值。
另一方面，在照射次数n＝10的情况下，如图60所示，当使电压变化时，就具有欧姆性，且流动有大电流。另外，如图61所示，附加有2V的电压时的各自的三个电阻值均为1×102Ω左右程度，均比照射次数n＝1、2、3、5这四种图案格外低。由图60及图61可知，在减小光脉冲的能量密度F的情况下，通过调节照射次数n使其增大，能够以氮导入区域2c具备有效的I-V特性的方式控制。
另外，除实施例2和实施例3以外，还可以使光脉冲的能量密度F大至6.0J/cm2左右，比实施例2和实施例3的情况都大，并且其他激光掺杂条件与实施例2及实施例3的情况同样。在这种情况下，与实施例2及实施例3的情况同样，照射次数n越大，氮化物膜4c的台阶越宽，蚀刻氮导入区域2c时的蚀刻深度也变大。
根据第三实施方式的杂质导入方法，在室温、大气压下，考虑氮化物膜4c的膜厚tf和光脉冲的能量密度F及照射时间τ，设定光脉冲的照射次数n，然后将光脉冲照射到氮化物膜4c，由此来促进4H-SiC向外延层22c的表面的N的导入。因而，通过将作为对象物2的4H-SiC的外延层22c的表面的氮的浓度导入到1021cm-3水平以上这种大大超过N的通常的固溶浓度(1×1020cm-3以下程度)的高浓度的水平。另外，容易将N导入到距外延层22c的表面50nm左右的深度位置。
另外，例如，在使SiC的半导体基板浸渍在高浓度的氨水溶液中，且经由该氨水溶液照射激光的光脉冲而掺杂N的方法的情况下，不仅目的N原子，而且氨水溶液所含的氧(O)及氢(H)也会进入SiC的晶体中，具有结晶性变差之类的问题。在这一点上，根据第三实施方式的杂质导入方法，因为不是使用氨水溶液，而是使用固体的氮化物膜4c，所以不会出现如产生半导体特性变差那样的大量的O或H进入SiC的晶体中的情况。另外，通过在大气压的氮气氛下进行照射，能够进一步抑制O或H的进入。另外，在如第三实施方式那样以SiC为对象物的杂质导入方法中，因为使用Si和N的化合物即SiNx作为氮化物，所以与SiC的协调性良好，即使SiNx进行烧蚀而Si堆积于4H-SiC的表面，也能够减小对于元件来说作为不必要的物质发挥作用的可能性。
另外，根据第三实施方式的杂质导入方法，由于进行激光掺杂的状态为室温～600℃程度的范围内，因此不需要进行以往那种高达1600～1800℃程度的极高温的退火。因此，不会出现热历程造成的应力变形等，能够容易进行N的掺杂作业。
另外，目前在4H-SiC的对象物2上设置杂质元素作为固相导入源而照射激光6进行激光掺杂时，有时在约6.7×10-5Pa的低压状态下进行。根据第三实施方式的杂质导入方法，即使在大气压下也能够将氮作为杂质元素而导入。因而，没有用于设为低压状态的设备负担或作业负担，能够比以往更容易且迅速地进行激光掺杂。
＜半导体元件的制造方法＞
接着，参照第三实施方式的杂质导入方法所使用的图42～图46对第三实施方式的半导体元件的制造方法进行说明。
(h)首先，如图62的剖面图所示，准备形成有最终成为n型漂移层的半导体基板52SUB的中间生成物2作为对象物。
在该中间生成物2的半导体基板52SUB的图62中的上侧的表面的内部，选择性地设有多个p-型阱区53a、53b，并且在该多个p-型阱区53a、53b的各自的内部设有源区54a、54b。另外，在阱区53a、53b的表面，经由栅极绝缘膜55设有栅极56。另外，在栅极56上设有层间绝缘膜57，并且在层间绝缘膜57上，以使阱区53a、53b和源区54a、54b短路的方式设有源极膜58。另外，在源极膜58上形成有二氧化硅膜(SiO2膜)或聚酰亚胺膜等钝化膜51c。即，在图62所示的中间生成物2的表面，形成有MOS栅极结构。
(i)然后，使用化学机械研磨(CMP)等手法，进行厚度调节，直到半导体基板52SUB达到所期望的厚度tdrift为止。作为所期望的厚度tdrift，例如可选定10μm～60μm程度的厚度。达到了所期望的厚度tdrift的半导体基板52SUB的剩余部分作为半导体元件的漂移层52发挥功能。漂移层52相当于本发明的第一n型半导体区域。
(j)接着，如图63的剖面图所示，将半导体元件的上下翻转而以与MOS栅极结构相反侧的漂移层52的背面成为上面的方式配置在图39所示的成膜装置10c的腔室11的内部。然后，与图5所示的同样，利用等离子体CVD等低温成膜技术，在漂移层52的背面以一定的厚度tf形成氮化物膜4c。
(k)接着，如图64的剖面图所示，与图6所示的同样，经由氮化物膜4c向漂移层52的背面照射激光6的光脉冲。这时，向漂移层52的背面整个面扫描照射激光6，以超过漂移层52的固溶浓度的高浓度将N导入漂移层52的下部(在图64中，表述为“上部”)。扫描可通过如图39中的X-Y移动载物台23的内部的双向箭头所示的X-Y移动载物台23的移动、或光束调节系统33侧的移动而进行。
此时，在要照射的光脉冲的能量密度F比较大的情况下，如图53及图54所示，即使照射次数n抑制到3次或5次等较少的次数，也能够形成具有优异的I-V特性的氮导入区域。通过抑制向漂移层52的背面照射的光脉冲的照射次数n，能够缩短半导体元件的制造工艺流程，并且能够抑制氮导入区域的表面的蚀刻量的增加。
(l)接着，与图46所示的同样，去除残留在漂移层52的背面上的氮化物膜4c，如图65的剖面图所示，在漂移层52的下部且在MOS栅极结构相反侧的整个面上形成掺杂有N到超过固溶浓度的水平的n++型氮导入区域作为漏区52a。漏区52a相当于本发明的第二n型半导体区域。
(m)接着，如图66的剖面图所示，在漏区52a上形成例如由Ni等构成的漏极膜59。如利用图51～图61所述，以高浓度导入有氮的漏区52a和漏极膜59进行良好的欧姆接触，在第二n型半导体区域，形成含有欧姆接触结构的元件结构。由上述工序(h)～(m)构成第三实施方式的半导体元件的制造方法。
根据第三实施方式的半导体元件的制造方法，在室温、大气压下，考虑氮化物膜4c的膜厚tf和光脉冲的能量密度F及照射时间τ，设定光脉冲的照射次数n，然后将光脉冲照射到氮化物膜4c，由此能够将4H-SiC的半导体基板的表面的氮以1021cm-3水平以上这种大大超过N的通常的固溶浓度(1×1020cm-3以下)的高浓度导入，能够制造具有欧姆电阻低且接触性优异的半导体区域的半导体元件50c。
另外，目前，事先准备设置于半导体基板的背面侧的漏区具有例如比较厚的厚度的半导体基板，在该半导体基板的表面侧形成MOS栅极结构等，然后，利用CMP等，将半导体基板的背面削薄。而且，其后将n型杂质导入，因为需要实施高温退火等处理，所以具有产生半导体基板的翘曲、裂纹等破损的问题。但是，根据第三实施方式的半导体元件的制造方法，由于不需要高温退火，因此可将形成有表面结构的半导体基板削薄至例如tdrift＝10μm～60μm程度的极薄的水平以后，再形成高浓度的漏区52a。因而，能够降低半导体元件的制造负担而使工艺流程高效化，并且能够实现高速动作、低损失的半导体元件。
(其他实施方式)
本发明利用上述公开的实施方式进行了说明，但构成该公开的一部分的论述及附图不应当理解为是限定本发明的。应当认为对于本领域技术人员来说，可从该公开明确各种各样的替代实施方式、实施例及运用技术。例如，在第三实施方式的半导体元件的制造方法中，以氮化物膜4c的膜厚tf、光脉冲的能量密度F及照射时间τ为输入数据，运算控制装置30c执行确定光脉冲的照射次数n的运算处理，但也可以构成为操作者进行光脉冲的照射次数n的确定。
另外，在第三实施方式的半导体元件的制造方法中，以MOSFET为例进行了说明，但作为半导体元件，不局限于MOSFET。本发明包含二极管是不容置疑的，当然也可应用在IGBT、SIT、GTO、SI晶闸管等各种半导体元件(半导体装置)的n型半导体区域中。如上所述，本发明包含未在上述中记载的各种实施方式等，并且本发明的技术范围从上述的说明中仅通过妥当的权利要求书的发明特定事项而定。

Claims (24)

1.一种杂质导入方法，其特征在于，包括：
以考虑到光脉冲的每1次的照射时间和所述光脉冲的能量密度而利用公式(1)确定的膜厚，在由固体材料构成的对象物的表面上堆积含有杂质元素的杂质源膜的步骤；和
以所述照射时间和所述能量密度向所述杂质源膜照射所述光脉冲，以超过热力学平衡浓度的浓度向所述对象物导入所述杂质元素的步骤，其中，
t＝α·ln(F)-β…(1)
在此，α为由杂质元素的种类和光脉冲的照射时间规定的热扩散长度，F为光脉冲的能量密度，β为修正系数。
2.根据权利要求1所述的杂质导入方法，其特征在于：
所述杂质源膜的膜厚是进一步考虑到因所述光脉冲的照射而在所述对象物的表面生成的凹陷部的分布状态或深度来确定的。
3.根据权利要求2所述的杂质导入方法，其特征在于：
所述能量密度为3.3J/cm2以上6.0J/cm2以下。
4.根据权利要求3所述的杂质导入方法，其特征在于：
所述光脉冲的波长为190nm以上。
5.根据权利要求4所述的杂质导入方法，其特征在于：
照射所述光脉冲的处理是使所述对象物为室温以上500℃以下的状态来进行的。
6.根据权利要求5所述的杂质导入方法，其特征在于：
所述杂质元素为铝。
7.根据权利要求6所述的杂质导入方法，其特征在于：
在将所述能量密度设为F(J/cm2)时，所述膜厚是在240nm以上且(4.4×103·ln(F)-5350)nm以下的范围内确定的。
8.根据权利要求1所述的杂质导入方法，其特征在于：
所述堆积杂质源膜的步骤是使用氮化物膜作为所述杂质源膜来进行的，
在所述导入杂质元素的步骤中导入氮化物中的氮。
9.根据权利要求8所述的杂质导入方法，其特征在于：
所述照射光脉冲的步骤包括：
考虑所述氮化物膜的膜厚、所述光脉冲的能量密度和所述光脉冲的每1次的照射时间来确定所述光脉冲的照射次数的阶段；和
以所述能量密度、所述照射时间和所述照射次数向所述氮化物膜照射所述光脉冲的阶段。
10.根据权利要求9所述的杂质导入方法，其特征在于：
所述氮化物膜为氮化硅膜。
11.根据权利要求10所述的杂质导入方法，其特征在于：
所述氮化物膜的膜厚为10nm以上1μm以下。
12.根据权利要求11所述的杂质导入方法，其特征在于：
所述能量密度为1.0J/cm2以上6.0J/cm2以下。
13.根据权利要求12所述的杂质导入方法，其特征在于：
所述光脉冲的波长为190nm以上380nm以下。
14.根据权利要求13所述的杂质导入方法，其特征在于：
以对一个照射区域照射1次以上10次以内的照射次数进行所述光脉冲的照射。
15.根据权利要求14所述的杂质导入方法，其特征在于：
通过一边使所述对象物相对于所述光脉冲的照射位置在X-Y平面内相对移动一边进行所述光脉冲的照射的扫描照射，直接描绘对所期望的平面区域的范围导入了所述氮的平面图案。
16.根据权利要求15所述的杂质导入方法，其特征在于：
使所述对象物的温度为室温以上且600℃以下来进行照射所述光脉冲的步骤。
17.一种半导体元件的制造方法，其特征在于，包括：
准备具有第一半导体区域的中间生成物的工序；
以考虑到光脉冲的每1次的照射时间和所述光脉冲的能量密度而利用公式(1)确定的膜厚，在所述第一半导体区域的表面上堆积含有杂质元素的杂质源膜的工序；和
通过以所述照射时间和所述能量密度向所述杂质源膜照射所述光脉冲而以超过热力学平衡浓度的浓度向所述第一半导体区域导入所述杂质元素，形成第二半导体区域的工序，其中，
t＝α·ln(F)-β…(1)
在此，α为由杂质元素的种类和光脉冲的照射时间规定的热扩散长度，F为光脉冲的能量密度，β为修正系数。
18.根据权利要求17所述的半导体元件的制造方法，其特征在于：
所述第一半导体区域为第一导电型，
所述堆积杂质源膜的工序是使用呈第二导电型的所述杂质元素来进行的，
所述形成第二半导体区域的工序是利用所述杂质元素使所述第二半导体区域形成为第二导电型来进行的，
在所述中间生成物形成含有由所述第一半导体区域和所述第二半导体区域构成的pn结的元件结构。
19.根据权利要求17所述的半导体元件的制造方法，其特征在于：
所述堆积杂质源膜的工序是使用与所述第一半导体区域呈相同导电型的所述杂质元素来进行的，
在所述形成第二半导体区域的工序中，利用所述杂质元素使所述第二半导体区域作为比所述第一半导体区域更高浓度的接触区域而形成为与所述第一半导体区域相同的导电型，
还包括在所述接触区域形成进行欧姆接触的电极膜的工序，
在所述中间生成物形成含有欧姆接触结构的元件结构。
20.根据权利要求17所述的半导体元件的制造方法，其特征在于：
所述第一半导体区域为第一导电型，
还包括在所述第一半导体区域上形成具有杂质导入用窗部的杂质导入掩模的工序，
在所述堆积杂质源膜的工序中，在局部介置所述杂质导入掩模，以所述膜厚在所述第一半导体区域的表面上堆积含有呈第二导电型的所述杂质元素的所述杂质源膜，
在所述形成第二半导体区域的工序中，向所述杂质源膜照射所述光脉冲，在所述窗部的正下方的所述第一半导体区域选择性地形成第二导电型的所述第二半导体区域的图案。
21.根据权利要求20所述的半导体元件的制造方法，其特征在于：
所述杂质导入掩模为氧化硅膜。
22.根据权利要求17所述的半导体元件的制造方法，其特征在于，
所述第一半导体区域为n型，
所述堆积杂质源膜的工序是使用氮化物膜作为所述杂质源膜来进行的，
在所述形成第二半导体区域的工序中，向所述氮化物膜照射所述光脉冲，将氮化物中的氮作为所述杂质元素导入所述第一半导体区域的内部，使第二半导体区域形成为n型，
还包括形成与所述第二半导体区域接触的欧姆接触电极膜的工序。
23.根据权利要求22所述的半导体元件的制造方法，其特征在于：
所述形成第二半导体区域的工序包括：
考虑所述氮化物膜的膜厚、所述光脉冲的能量密度和所述光脉冲的每1次的照射时间来确定所述光脉冲的照射次数的阶段；和
以所述能量密度、所述照射时间和所述照射次数向所述氮化物膜照射所述光脉冲的阶段。
24.根据权利要求18、19或23所述的半导体元件的制造方法，其特征在于：
在所述形成第二半导体区域的工序中，通过一边使所述第一半导体区域的平面位置相对于所述光脉冲的照射位置在X-Y平面内相对移动一边进行的扫描照射，直接描绘所述第二半导体区域的平面图案。
CN201610105791.3A 2015-02-25 2016-02-25 杂质导入方法、半导体元件的制造方法及半导体元件 Active CN105914140B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2015-035615 2015-02-25
JP2015035615 2015-02-25
JP2015-169697 2015-08-28
JP2015-169698 2015-08-28
JP2015169698A JP6647621B2 (ja) 2015-02-25 2015-08-28 不純物導入装置、不純物導入方法及び半導体素子の製造方法
JP2015169697A JP6573163B2 (ja) 2015-08-28 2015-08-28 不純物導入装置、不純物導入方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN105914140A CN105914140A (zh) 2016-08-31
CN105914140B true CN105914140B (zh) 2019-01-22

Family

ID=56577581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610105791.3A Active CN105914140B (zh) 2015-02-25 2016-02-25 杂质导入方法、半导体元件的制造方法及半导体元件

Country Status (3)

Country Link
US (1) US9659775B2 (zh)
CN (1) CN105914140B (zh)
DE (1) DE102016103350B4 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6468041B2 (ja) * 2015-04-13 2019-02-13 富士電機株式会社 不純物導入装置、不純物導入方法及び半導体素子の製造方法
CN106611790B (zh) * 2015-10-26 2020-07-17 上海新昇半导体科技有限公司 垂直晶体管及其制备方法
WO2019123611A1 (ja) 2017-12-21 2019-06-27 ギガフォトン株式会社 レーザ照射方法、及びレーザ照射システム
JP7024433B2 (ja) * 2018-01-19 2022-02-24 富士電機株式会社 不純物導入装置、不純物導入方法及び炭化ケイ素半導体装置の製造方法
CN112928168A (zh) * 2019-12-06 2021-06-08 力特半导体（无锡）有限公司 具有不对称击穿电压的tvs二极管和组件
CN112756798A (zh) * 2021-01-07 2021-05-07 中南大学 一种材料表面元素注入的方法
US11621168B1 (en) 2022-07-12 2023-04-04 Gyrotron Technology, Inc. Method and system for doping semiconductor materials

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147563A (en) * 1978-08-09 1979-04-03 The United States Of America As Represented By The United States Department Of Energy Method for forming p-n junctions and solar-cells by laser-beam processing
US5918140A (en) * 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
TW201340177A (zh) * 2012-03-29 2013-10-01 Newsouth Innovations Pty Ltd 在包含多種不純物類型的矽形成局部融化區域的方法
CN103839826A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114287B2 (ja) 1988-04-13 1995-12-06 神奈川県 半導体抵抗素子
JPH0265128A (ja) 1988-08-30 1990-03-05 Sony Corp 半導体装置の製造方法
JP3027013B2 (ja) 1991-01-28 2000-03-27 松下電器産業株式会社 半導体における不純物のドーピング方法および半導体装置の製造方法
JPH08264468A (ja) 1994-09-12 1996-10-11 Ion Kogaku Kenkyusho:Kk 炭化ケイ素への不純物ドーピング方法および電極形成方法
JPH08148443A (ja) 1994-11-24 1996-06-07 Agency Of Ind Science & Technol 不純物のイオン注入方法
JP2000277448A (ja) 1999-03-26 2000-10-06 Ion Kogaku Kenkyusho:Kk 結晶材料の製造方法および半導体素子
US6300228B1 (en) 1999-08-30 2001-10-09 International Business Machines Corporation Multiple precipitation doping process
KR100370784B1 (ko) 1999-12-30 2003-02-05 주식회사 하이닉스반도체 반도체 소자의 제조방법
DE10046170A1 (de) 2000-09-19 2002-04-04 Fraunhofer Ges Forschung Verfahren zur Herstellung eines Halbleiter-Metallkontaktes durch eine dielektrische Schicht
JP2004006703A (ja) 2002-03-26 2004-01-08 Advanced Lcd Technologies Development Center Co Ltd 半導体のアニールおよびドーピングのための処理方法ならびにその装置
JP2004158702A (ja) 2002-11-07 2004-06-03 C Tekku:Kk 半導体装置製造方法
JP2007227655A (ja) 2006-02-23 2007-09-06 Ion Engineering Research Institute Corp 半導体素子の製造方法
KR101139458B1 (ko) * 2009-06-18 2012-04-30 엘지전자 주식회사 태양전지 및 그 제조방법
US8669169B2 (en) * 2010-09-01 2014-03-11 Piquant Research Llc Diffusion sources from liquid precursors
JP5708550B2 (ja) 2012-04-03 2015-04-30 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6108588B2 (ja) 2012-04-27 2017-04-05 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4147563A (en) * 1978-08-09 1979-04-03 The United States Of America As Represented By The United States Department Of Energy Method for forming p-n junctions and solar-cells by laser-beam processing
US5918140A (en) * 1997-06-16 1999-06-29 The Regents Of The University Of California Deposition of dopant impurities and pulsed energy drive-in
TW201340177A (zh) * 2012-03-29 2013-10-01 Newsouth Innovations Pty Ltd 在包含多種不純物類型的矽形成局部融化區域的方法
CN103839826A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法

Also Published As

Publication number Publication date
US20160247681A1 (en) 2016-08-25
US9659775B2 (en) 2017-05-23
DE102016103350A1 (de) 2016-08-25
DE102016103350B4 (de) 2023-10-26
CN105914140A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN105914140B (zh) 杂质导入方法、半导体元件的制造方法及半导体元件
KR101245899B1 (ko) 탄화규소 반도체 장치의 제조 방법
JP6647621B2 (ja) 不純物導入装置、不純物導入方法及び半導体素子の製造方法
KR102547562B1 (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
US10727060B2 (en) Doping system, doping method and method for manufacturing silicon carbide semiconductor device
JPH076971A (ja) 合成半導体及び制御されたそのドーピング
US20160190276A1 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
CN106783536B (zh) 激光退火设备、多晶硅薄膜和薄膜晶体管的制备方法
JP6743905B2 (ja) 炭化珪素半導体ウエハ、炭化珪素半導体チップ、および炭化珪素半導体装置の製造方法
CN111524809B (zh) 半导体装置及其制造方法、基板及其制造方法和制造装置
JP2007103728A (ja) 炭化珪素半導体装置
JP2011035065A (ja) 半導体装置
JP2019140184A (ja) 炭化珪素エピタキシャル基板の製造方法及び半導体装置の製造方法
KR102491830B1 (ko) 반도체 소자용 에피택셜 기판, 반도체 소자, 및 반도체 소자용 에피택셜 기판의 제조 방법
Nishi et al. Phosphorus doping into 4H-SiC by irradiation of excimer laser in phosphoric solution
US10453687B2 (en) Method of manufacturing semiconductor device
US20120199848A1 (en) Silicon carbide semiconductor device and method for manufacturing same
US6939754B2 (en) Isotropic polycrystalline silicon and method for producing same
US20150295049A1 (en) Epitaxial wafer and switch element and light-emitting element using same
JP4857698B2 (ja) 炭化珪素半導体装置
JPH02253622A (ja) 炭化珪素半導体装置の製造方法
JP6573163B2 (ja) 不純物導入装置、不純物導入方法及び半導体装置の製造方法
JP2007243216A (ja) 半導体装置
Salama et al. Laser direct-metallization of silicon carbide without metal deposition
JP5157026B2 (ja) 半導体膜の製造方法、半導体装置の製造方法、電子機器の製造方法、半導体膜、半導体装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant