CN105896944A - 反相升降压型变换器驱动电路和方法 - Google Patents

Abstract

本公开涉及一种反相升降压型变换器驱动电路和方法，该驱动器电路包括：高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极‑漏极路径；以及低侧功率晶体管，具有耦合在第二节点和第三节点之间的源极‑漏极路径。高侧驱动电路具有配置为接收驱动信号的输入并且包括配置为驱动所述高侧功率晶体管的控制端子的输出。高侧驱动电路被配置作为电容性驱动器进行操作。低侧驱动电路具有配置为接收互补的驱动信号的输入并且包括配置为驱动所述低侧功率晶体管的控制端子的输出。低侧驱动电路被配置为作为电平移位驱动器进行操作。

Description

反相升降压型变换器驱动电路和方法

技术领域

本公开总体上涉及升降压型变换器电路，并且更具体地涉及驱动电路和用于驱动反相升降压型变换器的方法。

背景技术

DC/DC变换器电路被广泛用于电池供电的便携式设备。这样的设备的示例包括：智能电话、智能手表、相机、媒体播放器和许多其他便携式数字设备。为了延长电池寿命，本领域技术人员认识到需要在宽负载范围下的高效操作。在很多示例中，设备的整体效率受限于所包含的反相升降压型变换器的效率。此问题的原因是因为反相升降压型变换器中出现了较大的开关损耗，并且反相升降压型变换器需要更为复杂的驱动电路设计。相应地，本领域需要通过提升反相升降压型变换器的效率来最大化电池寿命。

发明内容

为了提升反相升降压型变换器的效率，公开了驱动器架构，该架构提供提升的轻负载效率。该架构针对高侧和低侧功率晶体管使用了不同的驱动技术。例如，高侧驱动器使用电容性驱动技术而低侧驱动器使用电平移位驱动技术。

在实施例中，一种电路包括：高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极-漏极路径；低侧功率晶体管，具有耦合在第二节点和第三节点之间的源极-漏极路径；高侧驱动电路，具有配置为接收驱动信号的输入和配置为驱动所述高侧功率晶体管的控制端子的输出，所述高侧驱动电路包括电容性驱动器；以及低侧驱动电路，具有配置为接收互补的驱动信号的输入和配置为驱动所述低侧功率晶体管的控制端子的输出，所述低侧驱动电路包括电平移位驱动器。

在实施例中，一种方法包括：接收驱动信号；接收互补的驱动信号；响应于所述驱动信号，使用电容性驱动器电路驱动高侧功率晶体管的控制端子，高侧功率晶体管具有耦合在第一节点和第二节点之间的源极-漏极路径；以及响应于所述互补的驱动信号，使用电平移位驱动器电路驱动低侧功率晶体管的控制端子，低侧功率晶体管具有耦合在第二节点和第三节点之间的源极-漏极路径。

附图说明

为了更全面的理解本公开及其优点，下面参照附图进行描述，其中：

图1是反相升降压型变换器电路的电路图；

图2是示出了反相升降压型变换器的驱动操作的电路图；

图3示出了图2的驱动器的轻负载的工作波形；

图4是示出了反相升降压型变换器的驱动操作的电路图；

图5示出了图4的驱动器的轻负载的工作波形；

图6是图2和图4中示出的驱动器的比较电感器和Rdson功率损耗相对于负载的曲线。

图7是比较图2和图4中示出的驱动器的效率的曲线；

图8是示出了反相升降压型变换器的驱动操作的电路图；

图9示出了图8的驱动器的轻负载的工作波形；以及

图10是比较图4和图8中示出的驱动器的效率的曲线。

具体实施方式

现在参照图1，图1示出了同步型的反相升降压型变换器电路10的电路图。该电路包括脉宽调制(PWM)控制电路(控制模块)12、驱动器电路14、功率MOS电路16和负载电路(LC)18。

控制电路12包括振荡器电路(OSC)19，荡器电路(OSC)19配置为生成锯齿振荡信号和脉冲振荡信号。两个信号具有相同频率。脉冲振荡信号被施加至控制逻辑电路23，用作例如时序(时钟)参考信号。电流到电压转换电路(I到V)21将感测的电流信号20转换成电压信号22。电压信号22之后被加至(通过求和电路24)至锯齿振荡信号，以生成斜坡信号26。斜坡信号26被施加至比较器(Comp)33的第一输入。分压器电路28接收到参考电压VREF并且生成分压的参考信号30。分压器电路28耦合在参考电压和输出节点Vo2之间。分压的参考信号30传输经过跨导放大器(Gm)31，以生成参考信号32，该参考信号32被施加至比较器(Comp)33的第二输入。比较器(Comp)33比较斜坡信号26与参考信号32，以生成施加至控制逻辑23的占空比控制信号34。控制逻辑23根据脉冲振荡信号处理占空比控制信号34，以输出第一PWM控制信号36(用于高侧驱动)和第二PWM控制信号38(用于低侧驱动)。这些信号36和38可以称为DRV和DRV(逆)。

驱动器电路14接收第一控制信号36和第二控制信号38并生成高侧控制信号44和低侧控制信号46。在驱动器电路14的实施例的示例中，第一控制信号36和第二控制信号38通过电平移位电路40和驱动放大器42进行处理以分别生成高侧控制信号44和低侧控制信号46。如本文中将要描述的，这种实施方式会参照图2更为详尽地示出。还应注意，在其他实施例中，如本文中将要描述的，驱动器电路14还可以如图4或图8进行实施。对图1的驱动器电路14的参考相应地覆盖图2、图4和图8中示出的每个实施方式。

功率MOS电路16包括高侧驱动晶体管(MHS)和低侧驱动晶体管(MLS)，其源极-漏极路径在节点LX2处串联连接在节点LX2输入电压节点VIN和输出节点Vo2之间。晶体管MHS和MLS是n型功率MOSFET器件。更具体地，在实施例中，晶体管MHS和LHS是功率NDMOS器件。高侧晶体管MHS被配置为由高侧控制信号44控制，而低侧晶体管MLS被配置为由低侧控制信号46控制。由晶体管的串联连接的源极-漏极路径形成的电路路径中的电流由电流感测电路48感测。电流感测电路的输出包括施加至I到V电路21的输入的信号20。

负载电路18包括耦合在节点LX2和诸如接地(GND)的参考电源节点之间的负载电感(表示为电阻分量Rind和电感分量L2)。负载电路18进一步包括耦合在输出节点Vo2和接地参考电源节点之间的负载电容(表示为电阻分量Rc和电容分量CL)。负载电路18进一步包括耦合在输出节点Vo2和接地参考电源节点之间的负载电阻(表示为电阻分量RL)。

对应于控制电路12、驱动器电路14、功率MOS电路16和负载电路18，反相升降压型变换器10的功率损耗可以分为四部分。所以，存在基本控制模块损耗、驱动器损耗、功率MOS损耗和负载(电感器)损耗。在这些损耗中，功率MOS损耗由传导损耗和开关损耗组成。可以根据如下等式表示功率损耗：

P_loss＝V_IN×I_q+P_{loss，driver}+P_{loss，switch}+P_loss，rdson+P_loss，ind (1)

在等式(1)中，由于驱动速度和功率MOS相同，因此可以假设V_IN×I_q和P_{loss，switch}均不变。所以，适合仅分析如下损耗：

电感损耗：

P_loss，ind＝I_ind，rms ²×R_ind (2)

漏极到源极电阻传导损耗(Rdson)：

P_loss，rdson＝I_{highside，rms} ²×R_dson，MHS+I_{lowside，rms} ²×R_dson，MLS…(3)

驱动器损耗：

P_{loss，driver}＝P_{loss，driver，quie}+P_{loss，driver，switch} (4)

在等式(2)-等式(4)中，P_{loss，driver，quie}是驱动器静态损耗，P_{loss，driver，switch}是驱动器开关损耗，R_dson，MHS是高侧功率MOS传导电阻值，R_dson，MLS是低侧功率MOS传导电阻值，以及R_ind是电感器内阻。当考虑便携式设备应用时，使用小包装的电感器，且其内阻会较大。在这种情况下，电感器损耗会成为构成总损耗的显著部分。

现在参照图2，图2示出了图1的反相升降压型变换器10的驱动操作，其中示出了附加的电路细节。非连续模式检测(DMD)模块80用于检测当低侧功率MOS MLS导通而高侧功率MOS MLH关断时跨晶体管MLS的电流。当感测的电流减少为零时，DMD模块生成施加至控制逻辑(参见图1)的信号(SDMD)，以使低侧功率MOS MLS关断。在由于DMD检测而关断低侧晶体管MLS之后，振荡消除模块82用于在高侧晶体管MHS和低侧晶体管MLS均被关断的时间段内消除节点LX2上的顺时振荡(ringing)(相对于负载电感器L2和输出电容器Co2)。

图2的电路包括高侧电平移位器(电平移位1)84，其用于将信号逻辑电源从内部电压VDD和参考电源电压接地(GND)之间移位到电压PCLAMP和节点LX2处的电压之间。该过程可以使用至少两级电平移位电路并且由自举电容器CBOOT协助。电平移位器84的输出通过反相器86(由调节的电压PCLAMP供电)被施加至由晶体管M1和M2(也由调节的电压PCLAMP供电)形成的半桥驱动电路的输入。半桥驱动电路的输出被施加至高侧功率晶体管MHS的栅极端子。提供低侧电平移位器(电平移位2)以将信号逻辑电源从内部电压VDD和电源参考电压(GND)之间移位到电压NCLAMP和节点Vo2处的电压之间。该电路可以仅需要一级电平移位电路。电平移位162的输出通过反相器164(由调节的电压NCLAMP供电)被施加至由晶体管M3和M4(也由调节的电压NCLAMP供电)形成的半桥驱动电路的输入。半桥驱动器电路的输出被施加至低侧功率晶体管MLS的栅极端子。所以，在这个配置中，至少由移位器84/162提供电平移位电路40(图1)，以及至少由晶体管M1/M2和M3/M4提供放大器42(图1)。

用于生成电压PCLAMP的调节电路接收电压VIN并且包括如所示方式连接的电流源88、齐纳二极管D1和结型二极管D2、晶体管M5和电阻器90。用于生成电压NCLAMP的调节电路接收电压VIN并且包括如所示方式连接的电流源170、齐纳二极管D3、晶体管M6和电阻器R3。驱动信号DRV被施加至反相器160，然后被施加至电平移位2电路162。来自电平移位2电路162的输出被反相器164反相，以便确保高侧电路和低侧电路同时被致动。

假设变换器电路操作于稳态模式。图3中示出了图2的电路的轻负载操作的工作波形。在阶段1，t＝0，DRV信号从逻辑0变为逻辑1。低侧功率MOS MLS响应于晶体管M4而关断，然后高侧功率MOS MHS接通。电感器L2中的电流开始增加。之后节点LX2处的电压被上拉至VIN。因为二极管D2被反向偏置，故电容器CBOOT上的初始电压等于VCLAMPD 1-VGS5-0.7。所以，高侧电压为：

V_gs，high＝(VCLAMPD1-VGS5-0.7)×CBOOT/(CBOOT+Cgs，high).

在阶段2，t＝DT，DRV信号从逻辑1变为逻辑0。高侧功率MOSMHS响应于晶体管M2而关断，然后低侧功率MOS接通。电感器L2中的电流开始减少。节点LX2处的电压通过低侧功率晶体管MLS被下拉至节点Vo2处的电压。此时，电容器CBOOT再次充电至VCLAMPD1-VGS5-0.7，并且电感器L2中节省的电能会传输至输出节点Vo2。如果负载足够轻，控制环路会进入DCM模式。

之后转到阶段3，当电感器中的电流降为零，高侧和低侧功率晶体管MHS和MLS关断，直到接收到下一时钟沿(振荡脉冲信号)(在时间t＝T)。在阶段3的这一阶段期间，节点LX2连接至经振荡消除器82接地的参考电源节点。

图2的电路的轻负载处的损耗的计算方式如下：

电感器损耗：

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{ind}}=\frac{1}{T}[{\∫}_0^{\mathrm{DT}}{\left(\frac{V_{\mathrm{IN}}}{L}t\right)}^2\mathrm{dt}+{\∫}_{\mathrm{DT}}^{\mathrm{DT}+D_{2}T}{(\frac{V_{\mathrm{IN}}+V_{O2}}{L}\mathrm{DT}-\frac{V_{O2}}{L}t)}^2\mathrm{dt}+{\∫}_{\mathrm{DT}+D_{2}T}^{T}0\mathrm{dt}]\×R_{\mathrm{ind}}\\ =\frac{1}{3}{T}^2{\left(\frac{V_{\mathrm{IN}}}{L}\right)}^2{D}^3\×R_{\mathrm{ind}}+\frac{1}{3}{T}^2{\left(\frac{V_{O2}}{L}\right)}^2{\left(\frac{V_{\mathrm{IN}}}{V_{O2}}\right)}^3{D}^3\×R_{\mathrm{ind}}\end{array}---\left(5\right)$

其中： $D=\frac{\sqrt{{2\mathrm{LI}}_{02}{V}_{02}}}{\mathrm{VIN}}---\left(6\right)$ $D=\frac{\sqrt{{2\mathrm{LI}}_{02}{V}_{02}}}{\mathrm{VIN}}$

所以：

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{ind}}=\frac{1}{3\mathrm{VIN}}\sqrt{\frac{T}{L}}{\left({2I}_{02}{V}_{O2}\right)}^{3/2}\×R_{\mathrm{ind}}+\frac{1}{{3V}_{O2}}\sqrt{\frac{T}{L}}{\left({2I}_{02}{V}_{O2}\right)}^{3/2}\×R_{\mathrm{ind}}\\ =(A_{\mathrm{hs}}+A_{\mathrm{ls}})\×{\left(I_{02}\right)}^{3/2}\×R_{\mathrm{ind}}\end{array}---\left(7\right)$

漏极至源极电阻传导损耗(Rdson)：

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{rdson}}=\frac{1}{3\mathrm{VIN}}\sqrt{\frac{T}{L}}{\left({2I}_{02}{V}_{O2}\right)}^{3/2}\×R_{on,\mathrm{MHS}}+\frac{1}{{3V}_{O2}}\sqrt{\frac{T}{L}}{\left({2I}_{02}{V}_{O2}\right)}^{3/2}\×R_{\mathrm{on},\mathrm{LHS}}\\ =A_{\mathrm{hs}}\×{\left(I_{02}\right)}^{3/2}\×R_{\mathrm{on},\mathrm{MHS}}+A_{\mathrm{ls}}\×{\left(I_{02}\right)}^{3/2}\×R_{\mathrm{on},\mathrm{LHS}}\end{array}---\left(8\right)$

驱动器损耗：

P_{loss，driver}＝P_{loss，driver，regulator}+P_{loss，driver，levelshift}+P_{loss，driver，switch} (9)

$P_{\mathrm{loss},\mathrm{hs},\mathrm{driver},\mathrm{switch}}=\frac{1}{T}\∫(V_{\mathrm{ds},M5}+V_{D2})\mathrm{dt}---\left(10\right)$

$P_{\mathrm{loss},\mathrm{ls},\mathrm{driver},\mathrm{switch}}=\frac{1}{T}\∫(V_{\mathrm{ds},M6}+V_{\mathrm{ds},M3})\mathrm{dt}---\left(11\right)$

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{driver}}=P_{\mathrm{loss},\mathrm{driver},\mathrm{regulator}}+P_{\mathrm{loss},\mathrm{driver},\mathrm{levelshift}}+\frac{1}{T}\∫(V_{\mathrm{ds},M5}+V_{D2})\mathrm{dt}+\frac{1}{T}\∫(V_{\mathrm{ds},M6}+\\ V_{\mathrm{ds},M3})\mathrm{dt}\end{array}---\left(12\right)$

将注意到，图2的驱动电路需要两个调节器和多个电平移位器。从等式(12)，将注意到，驱动器还具有显著的开关损耗。如果电平移位器的响应时间例如约为2ns或以下，图2中示出的电路的操作会经历显著的损耗。

现在参照图4，图4是示出了图1的反相升降压型变换器的驱动操作的电路图。在该配置中，体现了电容性升降压型驱动方法。图4的驱动器不需要图2所需的电平移位电路和调节器。在这种情况下，图4的驱动器通过使用耦合的电容器电路来驱动功率MOS晶体管。

驱动信号DRV被接收并施加至反相器60，因而互补的驱动信号DRV和DRV(逆)为可用。缓冲放大器电路62和64接收驱动信号DRV和DRV(逆)并且分别生成互补的缓冲信号66和68。电路62和44由电压电源节点VIN供电。由晶体管M1和M2形成的高侧半桥驱动电路(也由电源节点VIN供电)接收信号66并且在节点A处输出第一控制信号。由晶体管M3和M4形成的低侧半桥驱动电路接收信号68并且在节点B处输出第二控制信号。耦合的电容器电路通过如下文详细描述的成对的升压电容器形成在高侧和低侧。

首先转到高侧电路，节点A处的第一控制信号被施加至反相器电路70，因而生成互补的第一控制信号。非反相的第一控制信号(在节点A处)被施加至耦合在节点A和节点VB1之间的自举电容器CBOOT1。反相的第一控制信号(来自反相器70)被施加至耦合在反相器70的输出和节点VB3之间的自举电容器CBOOT3。结型二极管D11耦合在节点VB1(在阴极处)和输入电压节点VIN(在阳极处)之间。开关S1耦合在节点VB1和节点C之间。开关可以实施为MOS晶体管(参见图8)。节点C连接至高侧功率晶体管MHS的栅极端子，其中，电流i1通过电容器CBOOT1被施加以驱动晶体管操作。MOS晶体管M5具有耦合在节点C和节点LX2之间的源极-漏极路径。晶体管M5的栅极端子连接至节点VB3。齐纳二极管D12耦合在节点VB3(在阴极处)和节点LX2(在阳极处)之间。电阻器R11耦合在节点C和节点LX2之间。

关于低侧电路，节点B处的第二控制信号被施加至反相器电路72，因而生成互补的第二控制信号。非反相的第二控制信号(在节点B处)被施加至耦合在节点B和节点VB2之间的自举电容器CBOOT2。节点VB2连接至低侧功率MOS晶体管MLS的栅极端子，其中电流i2通过电容器CBOOT2被施加以驱动晶体管操作。反相的第二控制信号(来自反相器72)被施加至耦合在反相器72的输出和节点VB4之间的自举电容器CBOOT4。MOS晶体管M6具有耦合在节点VB2和输出节点Vo2之间的源极-漏极路径。晶体管M6的栅极端子连接至节点VB4。齐纳二极管D13耦合在节点VB4(阴极)和节点Vo2(阳极)之间。电阻器R12耦合在节点VB2和节点Vo2之间。

假设图4的变换器电路操作于稳态模式。图5示出了图4的电路的轻负载操作的工作波形。在阶段1，t＝0，DRV信号从逻辑0变为逻辑1。电容器CBOOT1具有约VIN-0.7的初始电压。低侧功率晶体管MLS关断。高侧驱动器晶体管M1从0切换至VIN。节点VB1电压升高至VIN+VIN-0.7。然后一些电荷(经电容器CBOOT1)被放电至高侧功率晶体管MHS的栅极端子，并且晶体管MHS也导通。之后节点LX2处的电压从输出节点Vo2处的电压被上拉至VIN。

在阶段2，t＝DT，DRV信号从逻辑1变为逻辑0。高侧功率器晶体管M1从VIN切换至参考电源电压接地。之后节点VB1处的电压耦合至VIN-VD。开关S1断开，以使晶体管MHS的栅极与电容器CBOOT1不连接。电流经过二极管D11，在相反方向上经过电容器CBOOT1，经过晶体管M2流至接地。晶体管M5导通，而高侧功率晶体管MHS关断。之后，节点VB2处的电压耦合至高，且低侧功率晶体管MLS导通。电感电流开始减少。如果负载为轻，则该环路还工作在PWM模式。当电感器中的电流降为零时，低侧功率晶体管MLS不关断，直到在时间t＝T接收到下一时钟沿(振荡脉冲信号)。电感器电流中的电流因而示出为相反方向。

图4的电路的轻负载的损耗计算方式如下：

电感器损耗：

$P_{\mathrm{loss},\mathrm{ind}}=\frac{1}{T}[{\∫}_0^{\mathrm{DT}}{(Y_0+\frac{V_{\mathrm{IN}}}{L}t)}^2\mathrm{dt}+{\∫}_0^{T-\mathrm{DT}}{(Y_0+\frac{V_{02}}{L}t)}^2\mathrm{dt}]\×R_{\mathrm{ind}}---\left(13\right)$

其中： $D=\frac{V_{02}}{\mathrm{VIN}+V_{02}}\mathrm{and}{I}_0=\frac{1}{T}{\∫}_0^{T-\mathrm{DT}}(Y_0+\frac{V_{02}}{L}t)\mathrm{dt}---\left(14\right)$

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{ind}}=(\frac{V_{02}(V_{\mathrm{IN}}+V_{02})}{{\mathrm{VIN}}^2}{I_{02}}^2+\frac{1}{12}{\left(\frac{T}{L}\right)}^2\frac{{\mathrm{VIN}}^2{V_{02}}^3}{{(\mathrm{VIN}+V_{02})}^3})\×R_{\mathrm{ind}}+(\frac{\mathrm{VIN}+V_{02}}{\mathrm{VIN}}{I_{02}}^2+\\ \frac{1}{12}{\left(\frac{T}{L}\right)}^2\frac{{\mathrm{VIN}}^3{V_{02}}^2}{{(\mathrm{VIN}+V_{02})}^3})\×R_{\mathrm{ind}}\\ =(B_{\mathrm{hs}}+B_{\mathrm{ls}}){I_{02}}^2\×R_{\mathrm{ind}}+(C_{\mathrm{hs}}+C_{\mathrm{ls}})\×R_{\mathrm{ind}}\end{array}---\left(15\right)$

漏极-源极电阻传导损耗(Rdson)：

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{rdson}}=(\frac{V_{02}(V_{\mathrm{IN}}+V_{02})}{{\mathrm{VIN}}^2}{I_{02}}^2+\frac{1}{12}{\left(\frac{T}{L}\right)}^2\frac{{\mathrm{VIN}}^2{V_{02}}^3}{{(\mathrm{VIN}+V_{02})}^3})\×R_{\mathrm{on},\mathrm{MHS}}+(\frac{\mathrm{VIN}+V_{02}}{\mathrm{VIN}}{I_{02}}^2+\\ \frac{1}{12}{\left(\frac{T}{L}\right)}^2\frac{{\mathrm{VIN}}^3{V_{02}}^2}{{(\mathrm{VIN}+V_{02})}^2})\×R_{\mathrm{on},\mathrm{LHS}}\\ =(B_{\mathrm{hs}}{I_{02}}^2+C_{\mathrm{hs}})\×R_{\mathrm{on},\mathrm{MHS}}+(B_{\mathrm{ls}}{I_{02}}^2+C_{\mathrm{ls}})\×R_{\mathrm{on},\mathrm{LHS}}\end{array}---\left(16\right)$

驱动器损耗：

P_{loss，driver}＝P_{loss，driver，switch} (17)

下表比较了图2的驱动方法和图4的驱动方法的操作：

在非限制性的示例中，考虑VIN＝3.7V，|Vo2|＝4V，电感器电阻为0.25ohm，高侧驱动晶体管Rdson＝0.2ohm以及低侧Rdson＝0.2ohm。之后，对于电感器和DMOS传导损耗：

图2驱动器：P_{loss，ind&rdson}＝0.6647×(I₀₂)^3/2.....(18)

图4驱动器：P_{loss，ind&rdson}＝1.949I₀₂ ²+0.0028 (19)

图6示出了根据非限制示例的电感器和Rdson功率损耗相对于负载的曲线。其示出了图4的驱动器比图2的驱动器经受更多的电感器和Rdson损耗。然而，根据上表，应注意图4驱动器没有由于调节器或电平移位器电路操作产生的损耗。对于图2的驱动器经受的这些损耗可以是十分显著的。

图7示出了比较图2和图4中示出的驱动器的效率的曲线。该曲线表示在负载高于阈值(在此示例中，约为30mA)时图4的驱动器比图2的驱动器经受更小的损耗，而在负载低于阈值时比图2的驱动器经受更高的损耗。

现在参照图8，图8是示出了图1的反相升降压型变换器的驱动操作的电路图。在此配置中，展示了混合的升降压型驱动方法。图8的驱动器使用了电平移位电路和调节器(相比于图2)以用于驱动低侧功率晶体管MLS，并且使用了耦合的电容器电路(相比于图4)以用于驱动高侧功率晶体管MHS。

接收驱动信号DRV并且施加至反相器60，因而互补的驱动信号DRV和DRV(逆)为可用。

首先转到高侧驱动电路：缓冲放大器电路62(由电源节点VIN供电)接收驱动信号DRV(逆)并且生成缓冲信号66。由晶体管M1和M2(也由电源节点VIN供电)形成的高侧半桥驱动电路接收信号66并且在节点GPP处输出第一控制信号。耦合的电容器电路通过成对的升压电容器形成在高侧上。节点GPP处的第一控制信号被施加至反相器电路70，因而生成互补的第一控制信号。非反相的第一控制信号(节点GPP处)被施加至耦合在节点GPP和节点VB1之间的自举电容器CB1。反相的第一控制信号(来自反相器70)被施加至耦合在反相器70的输出和节点VB3之间的自举电容器CB3。二极管连接的MOSFET M7耦合在节点VB1(在阴极处)和输入电压节点VIN(在阳极处)之间。晶体管M5(开关S1，图4)耦合在节点VB1和节点GP之间，其中晶体管M5的栅极耦合至输入电压VIN，从而晶体管M5响应于VIN和节点VB1处的电压而导通。节点GP连接至高侧功率晶体管MHS的栅极端子。高侧驱动信号由耦合的电容器在节点GP处生成。MOS晶体管M8具有耦合在节点GP和节点LX2之间的源极-漏极路径。晶体管M8的栅极端子连接至节点VB3。齐纳二极管D12耦合在节点VB3(阴极)和节点LX2(阳极)之间。电阻器R1还耦合在节点VB3和节点LX2之间(与二极管D12并联)。电阻器R2耦合在节点GP和节点LX2之间。

之后转到低侧驱动电路：驱动信号DRV(逆)被接收并施加至由调节电压NCLAMP供电的电平移位器162的输入。反相器电路164(也由电压NCLAMP供电)接收电平移位的驱动信号DRV(逆)并且生成缓冲信号166。由晶体管M3和M4(具有耦合在NCLAMP和输出节点V02之间的串联耦合的源极-漏极路径)形成的半桥驱动电路被配置为接收缓冲信号166并在节点GN处生成低侧驱动信号。节点GN连接至体侧功率晶体管MLS的栅极端子。由电路168生成调节电压NCLAMP，该电路168包括电流源170，该电流源170在节点VCP1处与齐纳二极管D3串联耦合，位于输入电压节点VIN和输出电压节点Vo2之间。MOS晶体管M6耦合至输入节点VIN并配置为生成电压NCLAMP。晶体管M6的栅极耦合至节点VCP1。电阻器R3耦合在晶体管M6的源极(其中生成电压NCLAMP)和输出节点Vo2之间。

非连续模式检测(DMD)模块80用于检测当低侧功率MOS为导通且高侧功率MOS为关断时跨晶体管MLS的电流。当感测的电流降低至零时，DMD模块80生成被施加至控制逻辑(参见图1)以使低侧功率MOS MLS关断的信号(SDMD)。在由于DMD检测而关断低侧晶体管MLS之后，振荡消除模块82(与输出电感L2并联连接)用于在高侧晶体管MHS和低侧晶体管MLS均关断的时间段内消除节点LX2上的瞬时振荡。输出电容器Co2耦合在输出节点Vo2和参考电源接地之间。

假设图8的变换器操作于稳态模式。图9示出了图8的电路的轻负载操作的工作波形。在阶段1，t＝0，DRV信号从逻辑0变为逻辑1。低侧功率晶体管MLS通过晶体管M4关断。在高侧驱动器中，晶体管M1接通并且电流施加至晶体管MHS的栅极。节点VB1处的电压升压至VIN+VIN-VTHM7，并且该电压高于电压VIN+VTHM5。所以，此时，节点GP处的电压等于节点VB1处的电压。在该配置中，高侧功率MOS MHS会接通(响应于来自电容器CB1的电流)并且电感器中的电流会增加。节点LX2处的电压因而上拉至VIN。

在阶段2，t＝DT，DRV信号从逻辑1变为逻辑0。这里，晶体管M2接通。之后，节点GPP处的电压被拉低。节点VB1处的电压低于电压VIN-VTH7，所以电流经由二极管连接的晶体管M7和晶体管M2在通过电容器CB1的相反方向上流动。之后，电容器CB1改变至电压VIN-VTH7，这样使晶体管M5关断，因此使晶体管MHS的栅极从节点VB1断开。此时，晶体管M8导通。高侧晶体管MOS MHS由通过晶体管M8漏出的电流关断。之后，低侧功率MOS晶体管MLS的栅极通过流经晶体管M6和M3的电流而充电至高。电感器电流开始降低。

在阶段3，t＝(D+D2)T，高侧和低侧功率MOS晶体管MHS和MLS均关断。节点LX2通过放电的电感器L2短路至GND。

图8的电路的轻负载损耗的计算方式如下：

电感器损耗：

$\begin{array}{c}{P}_{\mathrm{loss},\mathrm{ind}}=\frac{1}{3\mathrm{VIN}}\sqrt{\frac{T}{L}}{\left({2I}_{02}{V}_{O2}\right)}^{3/2}\×R_{\mathrm{ind}}+\frac{1}{{3V}_{O2}}\sqrt{\frac{T}{L}}{\left({2I}_{02}{V}_{O2}\right)}^{3/2}\×R_{\mathrm{ind}}=(A_{\mathrm{hs}}+A_{\mathrm{ls}})\×\\ {\left(I_{02}\right)}^{3/2}\×R_{\mathrm{ind}}\end{array}---\left(20\right)$

漏极-源极电阻传导损耗(Rdson)：

P_loss，rdson＝A_hs×(I₀₂)^3/2×R_on，MHS+A_ls×(I₀₂)^3/2×R_on，LHS (21)

驱动器损耗：

P_{loss，driver}＝P_{loss，lowside，driver，regulator}+P_{loss，lowside，driver，levelshift}+P_{loss，driver，switch} (22)

考虑等式(22)，应理解，与图4的实施方式相比，仅低侧调节器损耗和低侧电平移位损耗被加入到驱动损耗中。所以，低侧驱动器损耗比图2实施方式中的高侧驱动器要小很多。

现在参照图10，图10示出了比较图8和图4中示出的驱动器的效率。根据图8的驱动器和图4的驱动器之间的测试结果比较，注意到，图8的驱动器在阈值(在本示例中，约20mA的负载)以下体现出相对于图4的驱动器的效率提升，而在阈值(参见，例如50-70mA的负载)以上的负载时体现出等效的效率曲线。

图8的驱动器体现了相对于图4的驱动器的进一步的优点，其中电路可以使用更少的面积制造为集成电路，这至少因为低侧驱动器不需要使用耗费空间的电容器。

本领域技术人员应理解，在维持在本公开的范围内的情况下可以改变材料和方法。还应理解，本公开提供了除用于说明实施例的特定上下文之外的很多可应用的创造性概念。因而，所附权利要求旨在将物质、手段、方法或步骤的这种工艺、机械、制造、组合包括在其所保护的范围内。

Claims (22)

1.一种电路，包括：

高侧功率晶体管，具有耦合在第一节点和第二节点之间的源极-漏极路径；

低侧功率晶体管，具有耦合在所述第二节点和第三节点之间的源极-漏极路径；

高侧驱动电路，具有配置为接收驱动信号的输入和配置为驱动所述高侧功率晶体管的控制端子的输出，所述高侧驱动电路包括电容性驱动器；以及

低侧驱动电路，具有配置为接收互补的驱动信号的输入和配置为驱动所述低侧功率晶体管的控制端子的输出，所述低侧驱动电路包括电平移位驱动器。

2.根据权利要求1所述的电路，其中所述第一节点被耦合以接收正电源电压，以及所述第三节点被配置为输出负电源电压，所述电路进一步包括在所述第三节点和所述第二节点之间耦合的接地负载电路。

3.根据权利要求1所述的电路，

其中所述电容性驱动器包括：

第一半桥驱动器，具有响应于所述驱动信号的输入；以及

第一自举电容器，耦合在所述第一半桥驱动器的输出和所述高侧功率晶体管的所述控制端子之间；以及

其中所述电平移位驱动器包括：

电平移位电路，具有响应于所述互补的驱动信号的输入；以及

第二半桥驱动器，具有响应于所述电平移位电路的输出的输入和耦合至所述低侧功率晶体管的所述控制端子的输出。

4.根据权利要求3所述的电路，其中所述电平移位驱动器进一步包括调节器电路，所述调节器电路被配置为生成钳位电压，从而向所述电平移位电路和所述第二半桥驱动器供应功率。

5.根据权利要求3所述的电路，其中所述电容性驱动器进一步包括：

反相电路，被配置为反相所述第一半桥驱动器的输出；

第二自举电容器，耦合在所述反相电路的输出和第四节点之间；以及

晶体管，具有耦合在所述高侧功率晶体管的所述控制端子和所述第二节点之间的源极-漏极路径，所述晶体管具有耦合至所述第四节点的控制端子。

6.根据权利要求5所述的电路，其中所述电容性驱动器进一步包括：

开关晶体管，具有耦合在所述第一自举电容器和所述高侧功率晶体管的控制端子之间的源极漏极路径，其中所述开关晶体管的控制端子耦合至所述第一节点。

7.根据权利要求6所述的电路，其中所述电容性驱动器进一步包括二极管，所述二极管耦合在所述第一节点和第五节点之间，所述第五节点定位在所述第一自举电容器和所述开关晶体管之间。

8.根据权利要求5所述的电路，其中所述电容性驱动器进一步包括钳位电路，所述钳位电路耦合在所述晶体管的所述控制端子和所述第二节点之间。

9.根据权利要求1所述的电路，进一步包括脉宽调制(PWM)控制电路，所述脉宽调制(PWM)控制电路被配置为生成所述驱动信号和所述互补的驱动信号作为PWM信号。

10.根据权利要求9所述的电路，进一步包括反馈电路，所述反馈电路耦合在所述第三节点和所述PWM控制电路的输入之间。

11.根据权利要求9所述的电路，进一步包括电流感测电路，所述电流感测电路被配置为感测流经所述高侧功率晶体管的电流，并且将电流感测信号输出至所述PWM控制电路的输入。

12.根据权利要求9所述的电路，进一步包括非连续模式检测电路，所述非连续模式检测电路耦合至所述低侧功率晶体管，并且被配置为生成用于施加至所述PWM控制电路的输入的非连续模式检测信号。

13.根据权利要求1所述的电路，其中所述电路被实现为集成电路。

14.一种方法，包括：

接收驱动信号；

接收互补的驱动信号；

响应于所述驱动信号，使用电容性驱动器电路来驱动高侧功率晶体管的控制端子，所述高侧功率晶体管具有耦合在第一节点和第二节点之间的源极-漏极路径；以及

响应于所述互补的驱动信号，使用电平移位驱动器电路来驱动低侧功率晶体管的控制端子，所述低侧功率晶体管具有耦合在所述第二节点和第三节点之间的源极-漏极路径。

15.根据权利要求14所述的方法，

其中驱动所述高侧功率晶体管包括响应于所述驱动信号而将电流通过自举电容器传输到所述高侧功率晶体管的所述控制端子；以及

其中驱动所述低侧功率晶体管包括电平移位所述互补的驱动信号，以用于施加至所述低侧功率晶体管的控制端子。

16.根据权利要求15所述的方法，其中驱动所述高侧功率晶体管包括：

通过将电流经过第一自举电容器施加至所述高侧功率晶体管的所述控制端子来响应所述驱动信号的第一逻辑状态；以及

通过进行如下操作来响应所述驱动信号的第二逻辑状态：

将所述高侧功率晶体管的控制端子从所述第一自举电容器断开；以及

通过所述第一自举电容器在相反方向上施加电流。

17.根据权利要求16所述的方法，其中驱动所述高侧功率晶体管进一步包括将所述高侧功率晶体管的所述控制端子耦合至所述第二节点。

18.根据权利要求15所述的方法，其中驱动所述低侧功率晶体管进一步包括：

生成钳位电压；

将所述互补的驱动信号电平移位至所述钳位电压；以及

使用经电平移位的所述互补的驱动信号控来制半桥驱动电路，所述半桥驱动电路耦合至所述低侧功率晶体管的所述控制端子。

19.根据权利要求14所述的方法，进一步包括将所述驱动信号和所述互补的驱动信号生成为脉宽调制(PWM)信号。

20.根据权利要求19所述的方法，进一步包括响应于来自所述第三节点的反馈生成所述PWM信号。

21.根据权利要求19所述的方法，进一步包括感测流经所述高侧功率晶体管的电流并且响应于所感测的电流生成所述PWM信号。

22.根据权利要求19所述的方法，进一步包括在所述低侧功率晶体管处检测非连续模式并且响应于所述检测而生成所述PWM信号。