CN105870185B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN105870185B
CN105870185B CN201610081274.7A CN201610081274A CN105870185B CN 105870185 B CN105870185 B CN 105870185B CN 201610081274 A CN201610081274 A CN 201610081274A CN 105870185 B CN105870185 B CN 105870185B
Authority
CN
China
Prior art keywords
pattern
dopant concentration
substrate
conductive layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610081274.7A
Other languages
English (en)
Other versions
CN105870185A (zh
Inventor
裵相右
全倧旭
秋升晋
司空炫哲
崔在熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105870185A publication Critical patent/CN105870185A/zh
Application granted granted Critical
Publication of CN105870185B publication Critical patent/CN105870185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7845—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being a conductive material, e.g. silicided S/D or Gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，包括：第一鳍形图案，包括顺序地层叠在基板上的第一下部图案和第一上部图案，该第一上部图案包括第一部分和分别设置在第一部分的两侧的第二部分；栅电极，形成在第一部分上以交叉第一鳍形图案；和源/漏极区，分别形成在第二部分上。第一上部图案的掺杂剂浓度高于第一下部图案的掺杂剂浓度和基板的掺杂剂浓度，第一下部图案的掺杂剂浓度不同于基板的掺杂剂浓度。

Description

半导体器件
技术领域
本发明构思涉及半导体器件，更具体地，涉及包括鳍形图案的半导体器件。
背景技术
用于增大半导体器件的密度的按比例缩小技术之一涉及利用多栅晶体管。多栅晶体管通过在基板上形成鳍形或纳米线形的多沟道有源图案(或硅主体)以及在硅主体的表面上形成栅极而获得。
多栅晶体管可以容易地按比例缩小，因为它采用三维(3D)沟道。另外，电流控制能力可以得到改善而不需要增大多栅晶体管的栅极长度。此外，能够有效地抑制其中沟道区的电势受漏极电压的影响的短沟道效应(SCE)。
发明内容
本发明构思的多个方面提供了一种半导体器件，其可以通过有利于消散在晶体管中产生的热来改善操作性能和可靠性。
然而，本发明构思的多个方面不限于在此阐述的这些。通过参考如下给出的本发明构思的详细说明，本发明构思的上述及其他方面对本发明构思所属领域的普通技术人员而言将变得更加明白。
根据本发明构思的方面，提供了一种半导体器件，包括：第一鳍形图案，包括顺序地层叠在基板上的第一下部图案和第一上部图案，该第一上部图案包括第一部分和分别设置在第一部分的侧部上的第二部分；栅电极，形成在第一部分上以交叉第一鳍形图案；和源/漏极区，分别形成在第二部分上，其中第一上部图案的掺杂剂浓度大于第一下部图案的掺杂剂浓度和基板的掺杂剂浓度，第一下部图案的掺杂剂浓度不同于基板的掺杂剂浓度。
在本发明构思的一些实施方式中，第一下部图案的掺杂剂浓度沿着第一下部图案的厚度方向基本上是恒定的。
在本发明构思的一些实施方式中，第一下部图案的掺杂剂浓度大于基板的掺杂剂浓度。
在本发明构思的一些实施方式中，第一下部图案包括未掺杂的半导体图案。
在本发明构思的一些实施方式中，第一下部图案的掺杂剂浓度沿着第一下部图案的厚度方向改变。
在本发明构思的一些实施方式中，第一下部图案的掺杂剂浓度随着与基板的距离增大而增大。
在本发明构思的一些实施方式中，第一下部图案包括具有比基板低的掺杂剂浓度的部分。
在本发明构思的一些实施方式中，第一下部图案包括未掺杂区。
在本发明构思的一些实施方式中，半导体器件可以还包括形成在基板和第一鳍形图案之间的插入层，该插入层直接连接到第一下部图案并具有沿着厚度方向基本上恒定的掺杂剂浓度。插入层的掺杂剂浓度不同于基板的掺杂剂浓度、低于第一上部图案的掺杂剂浓度、并且基本上等于第一下部图案的掺杂剂浓度。
在本发明构思的一些实施方式中，半导体器件可以还包括第二鳍形图案，该第二鳍形图案形成在基板上并包括直接连接到插入层的第二下部图案和设置在第二下部图案上的第二上部图案。第二上部图案的掺杂剂浓度大于第二下部图案的掺杂剂浓度和基板的掺杂剂浓度，第二下部图案的掺杂剂浓度不同于基板的掺杂剂浓度。
在本发明构思的一些实施方式中，第一下部图案的掺杂剂浓度基本上等于所述第二下部图案的掺杂剂浓度。
在本发明构思的一些实施方式中，插入层在平行于基板的方向上比第一下部图案宽。
在本发明构思的一些实施方式中，半导体器件可以还包括形成在基板和第一鳍形图案之间并直接连接到第一下部图案的插入层。插入层和第一下部图案包括相同的掺杂剂，插入层的掺杂剂浓度小于第一上部图案的掺杂剂浓度，插入层的掺杂剂浓度和第一下部图案的掺杂剂浓度随着与基板的距离增大而增大。
在本发明构思的一些实施方式中，第一上部图案和第一下部图案具有相同的导电类型。
在本发明构思的一些实施方式中，半导体器件可还包括形成在基板上的场绝缘层。场绝缘层完全覆盖第一下部图案的侧壁。
在本发明构思的一些实施方式中，每个源/漏极区包括沿着第二部分之一的轮廊形成的外延层。
在本发明构思的一些实施方式中，从基板到第一部分的顶表面的高度大于从基板到每个第二部分的顶表面的高度，每个源/漏极区包括形成在相应的一个第二部分的顶表面上的外延层。
在本发明构思的一些实施方式中，第一上部图案和第一下部图案包括相同的材料。
根据本发明构思的另一方面，提供了一种半导体器件，包括：导热层，形成在基板上并包括基础层、第一突出图案和第二突出图案，该第一突出图案和第二突出图案每个从基础层突出；场绝缘层，设置在基础层上并完全覆盖第一突出图案的侧壁和第二突出图案的侧壁；第一上部图案，设置在第一突出图案上并比场绝缘层的顶表面向上突出得更多；第二上部图案，设置在第二突出图案上并比场绝缘层的顶表面向上突出得更多；和栅电极，形成在场绝缘层上以交叉第一上部图案和第二上部图案，其中第一上部图案的掺杂剂浓度和第二上部图案的掺杂剂浓度大于导热层的掺杂剂浓度和基板的掺杂剂浓度。
在本发明构思的一些实施方式中，导热层的掺杂剂浓度沿着导热层的厚度方向基本上是恒定的。
在本发明构思的一些实施方式中，导热层的掺杂剂浓度大于基板的掺杂剂浓度。
在本发明构思的一些实施方式中，导热层包括未掺杂的外延层。
在本发明构思的一些实施方式中，导热层的掺杂剂浓度随着与基板的距离增大而增大。
在本发明构思的一些实施方式中，基础层包括未掺杂区。
在本发明构思的一些实施方式中，导热层包括具有比第一上部图案和第二上部图案大的导热率的材料。
在本发明构思的一些实施方式中，导热层、第一上部图案和第二上部图案包括相同的材料。
在本发明构思的一些实施方式中，第一突出图案和第二突出图案直接设置在基础层上。
根据本发明构思的又一方面，提供了一种半导体器件，包括：在基板上的导热层，导热层的掺杂剂浓度随着与基板的距离增大而增大；形成在导热层上并直接连接到导热层的鳍形图案，至少部分的鳍形图案比形成在基板上的场绝缘层向上突出得更多；和栅电极，形成在场绝缘层上以交叉鳍形图案，其中在鳍形图案和导热层之间的边界区中，导热层的掺杂剂浓度小于鳍形图案的掺杂剂浓度。
在本发明构思的一些实施方式中，导热层包括设置在最靠近基板的区域中的未掺杂的外延层。
在本发明构思的一些实施方式中，导热层包括基础层和在远离基板的方向上从基础层突出的突出图案，场绝缘层覆盖突出图案的侧壁。
在本发明构思的一些实施方式中，场绝缘层形成在基础层上。
在本发明构思的一些实施方式中，导热层成形为鳍形，场绝缘层完全覆盖导热层的侧壁。
根据本发明构思的又一方面，提供了一种半导体器件，包括：基板，包括n沟道金属氧化物半导体(NMOS)形成在其中的第一区域和p沟道金属氧化物半导体(PMOS)形成在其中的第二区域；第一晶体管，形成在第一区域中；和第二晶体管，形成在第二区域中，其中该第一晶体管包括第一鳍形图案和第一栅电极，该第一鳍形图案包括顺序地层叠在基板上的第一导热层和第一上部图案，该第一栅电极形成在第一上部图案上以交叉第一鳍形图案，该第二晶体管包括第二鳍形图案和第二栅电极，该第二鳍形图案包括顺序地层叠在基板上的第二导热层和第二上部图案，该第二栅电极形成在第二上部图案上以交叉第二鳍形图案，其中至少部分的第一上部图案和至少部分的第二上部图案比形成在基板上的场绝缘层向上突出得更多，第一上部图案的掺杂剂浓度大于第一导热层的掺杂剂浓度和基板的掺杂剂浓度，第二上部图案的掺杂剂浓度大于第二导热层的掺杂剂浓度和基板的掺杂剂浓度，第一导热层的掺杂剂浓度曲线图不同于第二导热层的掺杂剂浓度曲线图。
在本发明构思的一些实施方式中，第一导热层的掺杂剂浓度和第二导热层的掺杂剂浓度沿着厚度方向基本上是恒定的，第一导热层的掺杂剂浓度大于第二导热层的掺杂剂浓度。
查看以下的附图和详细说明，根据发明主题的实施方式的其他方法、系统和/或器件对于本领域的技术人员而言将是明显的或将变得明显。所有这样的额外方法、系统和/或器件被包括在这些描述内，在本发明构思的范围之内，并受到权利要求书的保护。此外，在此公开的全部实施方式可以单独实现或以任何方式和/或组合被组合地实现。
附图说明
通过参考附图详细描述示范实施方式，本发明构思的上述及其他方面和特征将变得更明显，附图中：
图1为根据本发明构思的第一实施方式的半导体器件的布局图；
图2为沿图1的线A-A获得的截面图；
图3为沿图1的线B-B获得的截面图；
图4是沿图1的线C-C获得的截面图；
图5是示出沿着图3的线1的掺杂剂浓度的示意图；
图6是示出包括在根据本发明构思的第二实施方式的半导体器件中的基板和鳍形图案的掺杂剂浓度的示意图；
图7是示出包括在根据本发明构思的第三实施方式的半导体器件中的基板和鳍形图案的掺杂剂浓度的示意图；
图8是示出包括在根据本发明构思的第三实施方式的变型示例的半导体器件中的基板和鳍形图案的掺杂剂浓度的示意图；
图9是示出包括在根据本发明构思的第四实施方式的半导体器件中的基板和鳍形图案的掺杂剂浓度的示意图；
图10是示出包括在根据本发明构思的第四实施方式的变型示例的半导体器件中的基板和鳍形图案的掺杂剂浓度的示意图；
图11和12是根据本发明构思的第五实施方式的半导体器件的视图；
图13至15是根据本发明构思的第六实施方式的半导体器件的视图；
图16为根据本发明构思的第七实施方式的半导体器件的布局图；
图17是沿图16的线E-E获得的截面图；
图18是沿图16的线F-F获得的截面图；
图19为根据本发明构思的第八实施方式的半导体器件的视图；
图20为根据本发明构思的第九实施方式的半导体器件的布局图；
图21是沿图20的线G-G和H-H获得的截面图；
图22是示出沿着图21的线2和线3的掺杂剂浓度的示意图；
图23是包括根据发明构思的实施方式的半导体器件的电子系统的框图；和
图24和25是示例半导体系统，根据本发明构思的实施方式的半导体器件可以应用于该示例半导体系统。
具体实施方式
现在将参考附图更充分地描述本发明构思，在附图中示出本发明的优选实施方式。然而，此发明可以以不同的形式实现而不应该理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开将彻底和完整，并将向本领域技术人员充分地传达本发明的范围。在整个说明书中相同的参考数字指示相同的部件。在附图中，为了清楚可以夸大层和区域的厚度。
应当理解的是，当元件或层被称为“连接到”或“联接到”另一元件或层时，它可以直接连接或联接到另一元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接连接到”或“直接联接到”另一元件或层时，不存在中间元件或层。相同的附图数字通篇指代相同的元件。如这里所用，术语“和/或”包括相关列举项目的一种或多种的任意和所有组合。
还应当理解的是，当层被称为在另一层或基板“上”时，它可以直接在另一层或基板上，或者也可以存在中间层。相反，当元件被称为“直接在”另一元件“上”时，不存在中间元件。
应当理解的是，虽然术语第一、第二等可以用于此来描述各种元件，但这些元件应不受这些术语限制。这些术语只用于区分一个元件与另一元件。因此，以下讨论的例如第一元件、第一部件或第一部分可以被称为第二元件、第二部件或第二部分，而不背离本发明构思的教导。
术语“一”和“该”以及相似的指示物在描述本发明的上下文中(尤其在权利要求的上下文中)的使用将被解释为覆盖单数和复数两者，除非在此指示另外的意思或显然与上下文矛盾。术语“包括”、“具有”和“包含”将被解释为开放性术语(即，含义为“包括，但不限于”)，除非另有说明。
除非另有界定，这里使用的所有技术术语和科学术语具有本发明所属领域的普通技术人员共同理解的相同的意思。应当指出，在此提供的任意和所有示例或者示范性术语的使用仅旨在更好的说明本发明而不是对本发明范围的限制，除非另有说明。此外，除非另有界定，在通用字典中定义的所有术语不应被过度解释。
在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或特征与其他元件或特征如图中所示的关系。应当理解，空间相对术语旨在包含除了在图中所绘的方向之外，器件在使用或操作中的不同取向。例如，如果在图中的器件被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此，示范性术语“下方”可以包含下方和上方两个方向。器件也可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。
当某个实施方式可以不同地实现时，具体的工艺次序可以以不同于描述的次序而被执行。例如，两个接连描述的工艺可以基本同时执行或可以以与被描述的次序相反的次序执行。
如本发明实体所理解的，根据在此描述的不同实施方式的器件及其形成方法可在诸如集成电路的微电子器件中实现，其中根据在此描述的不同实施方式的多个器件集成到相同的微电子器件中。因此，在此示出的截面图可在微电子器件中沿两个不同方向(其不必正交)被重复。因此，基于微电子器件的功能，包含根据在此描述的不同实施方式的器件的微电子器件的平面图可包括处于阵列和/或二维图案形式的多个器件。
根据微电子器件的功能，根据此处描述的不同实施方式的器件可散置在其他器件当中。此外，根据在此描述的不同实施方式的微电子器件可在正交于上述两个不同方向的第三方向上被重复，从而提供三维集成电路。
因此，在此示出的截面图为在平面图中沿两个不同方向延伸和/或在透视图中沿三个不同方向延伸的根据在此描述的不同实施方式的多个器件提供支持。例如，当单个有源区在器件/结构的截面图中示出时，该器件/结构可包括多个有源区和在其上的晶体管结构(或存储单元结构、栅极结构等，视情况而定)，这将通过该器件/结构的平面图说明。
现在将参考图1至5描述根据本发明构思的第一实施方式的半导体器件。
图1为根据本发明构思的第一实施方式的半导体器件1的布局图。图2为沿图1的线A-A获得的截面图。图3为沿图1的线B-B获得的截面图。图4是沿图1的线C-C获得的截面图。图5是示出沿着图3的线1的掺杂剂浓度的示意图。
参考图1至5，根据本发明构思的第一实施方式的半导体器件1可以包括第一导热层110、第一上部图案115、第一栅电极120和第一源/漏极区130。
基板100可以是体硅基板或绝缘体上硅(SOI)基板。另外，基板100可以是硅基板，或可以是由其他材料诸如硅锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓制成的基板。替换地，基板100可以包括基础基板和形成在基础基板上的外延层。
第一鳍形图案F1可以从基板100突出。场绝缘层105形成在基板100上并可以部分地覆盖第一鳍形图案F1。因此，至少部分的第一鳍形图案F1可以比场绝缘层105向上突出得更多。即，第一鳍形图案F1的顶表面的一部分可以比场绝缘层105的顶表面向上突出得更多。
第一鳍形图案F1可以由场绝缘层105限定。第一鳍形图案F1可以沿着第一方向X1延伸。场绝缘层105可以包括氧化物层、氮化物层、氮氧化物层和其组合中的一个。
第一鳍形图案F1可以包括顺序地层叠在基板100上的第一导热层110和第一上部图案115。类似于第一鳍形图案F1，第一导热层110和第一上部图案115可以沿着第一方向X1延伸。
第一上部图案115可以成形为类似于鳍形，即，类似于沿着第一方向X1延伸的长条。另外，在根据本发明构思的第一实施方式的半导体器件1中，第一导热层110，类似于第一上部图案115，可以成形为类似于鳍形，即，类似于沿着第一方向X1延伸的长条。
第一导热层110可以是第一鳍形图案F1的下部，第一上部图案115可以是第一鳍形图案F1的上部。例如，第一上部图案115可以直接连接到第一导热层110，但是本公开不限于此。
至少部分的第一上部图案115可以比场绝缘层105的顶表面向上突出得更多。
至少部分的第一上部图案115可以例如用作晶体管的沟道区。在根据本发明构思的第一实施方式的半导体器件1的操作期间，第一导热层110可以允许在沟道区中产生的热容易地消散到基板100中，这在下文被描述。
在图2至图4中，第一导热层110的最低部分被示为是第一鳍形图案F1的最低部分。然而，这仅是用于方便描述的示例，本公开不限于此示例。
在图3中，场绝缘层105完全覆盖第一导热层110的侧壁。然而，这仅是用于方便描述的示例，本公开不限于此示例。
第一上部图案115可以包括第一部分115a和第二部分115b。第一上部图案115的第二部分115b可以设置在相对于第一上部图案115的第一部分115a的在第一方向X1上的两侧上。即，第一上部图案115的第二部分115b可以分别位于第一上部图案115的第一部分115a的两侧上。
在根据本发明构思的第一实施方式的半导体器件1中，从基板100到第一上部图案115的第一部分115a的顶表面的高度可以大于从基板100到第一上部图案115的每个第二部分115b的顶表面的高度。
即，第一上部图案115的每个第二部分115b的顶表面可以比第一上部图案115的第一部分115a的顶表面更加凹进。第一上部图案115可以包括形成在第一上部图案115的每个第二部分115b中的第一凹陷135r。
第一鳍形图案F1可以是基板100的一部分，或可以包括从基板100生长的外延层。包括在第一鳍形图案F1中的第一导热层110和第一上部图案115可以包含相同的材料或不同的材料。
第一鳍形图案F1可以包括元素半导体材料，诸如硅或锗。另外，第一鳍形图案F1可包括化合物半导体，诸如IV-IV族化合物半导体或III-V族化合物半导体。
具体地，形成第一鳍形图案F1的IV-IV族化合物半导体可以是包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的两个或更多个的二元或三元化合物或者通过用IV族元素掺杂该二元或三元化合物获得的化合物。
形成第一鳍形图案F1的III-V族化合物半导体可以是由铝(Al)、镓(Ga)和铟(In)(即，III族元素)中的至少一个与磷(P)、砷(As)和锑(Sb)(即，V族元素)之一键合组成的二元、三元、或四元化合物。
包括在第一鳍形图案F1中的第一导热层110和第一上部图案115可以包含相同的材料。
在示例中，第一鳍形图案F1可以包含硅。即，第一鳍形图案F1可以是硅鳍形图案。虽然第一导热层110和第一上部图案115包含硅，但是它们可具有不同的导热率。
第一导热层110可具有比第一上部图案115高的导热率。包含相同的材料的第一导热层110和第一上部图案115可以通过控制第一导热层110和第一上部图案115的掺杂剂浓度而被制成具有不同的导热率，这在下文被描述。
在另一示例中，第一鳍形图案F1可以包含硅锗。即，第一鳍形图案F1可以是硅鳍形图案。在此，包含在第一导热层110和第一上部图案115中的硅锗可具有基本上相等的锗与硅的比例。
包括在第一鳍形图案F1中的第一导热层110和第一上部图案115也可以包含不同的材料。
例如，第一上部图案115可以包含硅，第一导热层110可以包含碳化硅。即使当第一导热层110和第一上部图案115包含不同的材料时，第一导热层110可具有比第一上部图案115大的导热率。
第一导热层110和第一上部图案115可以包含与如上所述的那些不同的材料。即使在此情况下，第一导热层110可具有大于第一上部图案115的导热率。
在下面的描述中，假定第一上部图案115和第一导热层110包含相同的材料，更具体地，包含硅。
第一栅电极120可以沿着第二方向Y1延伸以交叉第一鳍形图案F1。第一栅电极120可以形成在第一鳍形图案F1和场绝缘层105上。
第一栅电极120可以形成在第一上部图案115的第一部分115a上。第一栅电极120可以覆盖第一鳍形图案F1，该第一鳍形图案F1比场绝缘层105的顶表面向上突出得更多。
第一栅电极120可以包括以下中的至少一个：例如，多晶硅(poly Si)、非晶硅(a-Si)、钛(Ti)、氮化钛(TiN)、氮化钨(WN)、钛铝(TiAl)、氮化钛铝(TiAIN)、氮化钽(TaN)、碳化钛(TiC)、碳化钽(TaC)、碳氮化钽(TaCN)、氮化钽硅(TaSiN)、钽(Ta)、钴(Co)、钌(Ru)、铝(Al)和钨(W)。
第一栅电极120可以由替换工艺(或后栅极工艺)形成，但不限于此。
第一栅绝缘层122可以形成在第一鳍形图案F1和第一栅电极120之间。第一栅绝缘层122可以沿着第一鳍形图案F1的轮廊形成，该第一鳍形图案F1比场绝缘层105向上突出得更多。另外，第一栅绝缘层122可以形成在第一栅电极120和场绝缘层105之间。
第一栅绝缘层122可以包括硅氮氧化物、硅氮化物、硅氧化物和具有比硅氧化物高的介电常数的高k材料。例如，高k材料可包括以下中的一个或多个：铪氧化物、铪硅氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物、和铌酸铅锌，但是不限于此。
第一栅间隔物125可以形成在沿着第二方向Y1延伸的第一栅电极120的侧壁上。第一栅间隔物125可以包括以下中的至少一个：氮化硅(SiN)、氮氧化硅(SiON)、硅氧化物(SiO2)、氧碳氮化硅(SiOCN)和其组合。
第一源/漏极区130可以形成在第一栅电极120的两侧上。第一源/漏极区130可以形成在第一鳍形图案F1上。例如，第一源/漏极区130可以分别形成在第一上部图案115的第二部分115b上。
在根据本发明构思的第一实施方式的半导体器件1中，每个第一源/漏极区130可以包括第一外延层135，该第一外延层135填充形成在第一鳍形图案F1中(即，在第一上部图案115的第二部分115b之一中)的第一凹陷135r。即，每个第一源/漏极区130可以包括第一外延层135，其形成在第一上部图案115的第二部分115b之一的顶表面上。
第一外延层135的外周表面可具有不同的形状。例如，第一外延层135的外周表面可具有菱形、圆形和矩形中的至少一个。在图4中，菱形(或五边形或六边形形状)被示出作为示例。
如果根据本发明构思的第一实施方式的半导体器件1是p沟道金属氧化物半导体(PMOS)晶体管，则第一外延层135可以包括压应力材料。压应力材料可以是具有比Si大的晶格常数的材料(例如，SiGe)。压应力材料可以通过施加压应力到第一鳍形图案F1而提高在沟道区中的载流子迁移率。
另一方面，如果根据本发明构思的第一实施方式的半导体器件1是n沟道金属氧化物半导体(NMOS)晶体管，则第一外延层135可以包括与第一鳍形图案F1相同的材料或张应力材料。例如，如果第一鳍形图案F1由Si构成，则第一外延层135可以由Si或具有比Si更小的晶格常数的材料(例如，SiC)制成。
虽然图2和4中未示出，但在根据本发明构思的实施方式的半导体器件中，每个第一源/漏极区130可还包括形成在第一外延层135上的金属硅化物层。
参考图3和5，第一上部图案115的掺杂剂浓度可以大于第一导热层110的掺杂剂浓度和基板100的掺杂剂浓度。
另外，第一导热层110的掺杂剂浓度可以不同于基板100的掺杂剂浓度。
基板100可包含不同类型的掺杂剂。在根据本发明构思的实施例的半导体器件的描述中，“掺杂剂浓度”将描述为在每个层中的n型掺杂剂和/或p型掺杂剂的浓度。
在根据本发明构思的第一实施方式的半导体器件1中，第一导热层110的掺杂剂浓度沿着第一导热层110的厚度方向，例如，沿着基板100的厚度方向，可以是恒定的。厚度可对应于在基板100上的第一导热层110的高度。
另外，在根据本发明构思的第一实施方式的半导体器件1中，第一导热层110的掺杂剂浓度可以大于基板100的掺杂剂浓度。即，参考图5，掺杂剂浓度可以以基板100、第一导热层110和第一上部图案115的顺序增大。
在图5中，掺杂剂浓度在基板100和第一导热层110之间以及在第一导热层110和第一上部图案115之间不连续地增大。然而，这仅是用于方便描述的示例，本公开不限于此示例。
即，掺杂剂扩散可例如发生在基板100和第一导热层110之间，导致在基板100和第一导热层110之间的掺杂剂浓度的斜度或变动。
在示例中，第一上部图案115和第一导热层110可具有相同的导电类型。如果根据本发明构思的实施方式的半导体器件是PMOS晶体管，则第一导热层110和用作沟道区的第一上部图案115可以是n型半导体层。另一方面，如果根据本发明构思的实施方式的半导体器件是NMOS晶体管，则第一导热层110和用作沟道区的第一上部图案115可以是p型半导体层。
在另一示例中，第一上部图案115和第一导热层110可具有不同的导电类型。如果根据本发明构思的实施方式的半导体器件是PMOS晶体管，则用作沟道区的第一上部图案115可以是n型半导体层，第一导热层110可以是p型半导体层。另一方面，如果根据本发明构思的实施方式的半导体器件是NMOS晶体管，则用作沟道区的第一上部图案115可以是p型半导体层，第一导热层110可以是n型半导体层。
此外，n型半导体层可仅包括n型掺杂剂或包括n型掺杂剂和p型掺杂剂两者。即，如果半导体层中的n型杂质的浓度大于半导体层中的p型掺杂剂的浓度，则该半导体层可以是n型半导体层。
因此，如果第一上部图案115和第一导热层110两者都是p型半导体层，则第一上部图案115和第一导热层110每个可仅包括p型掺杂剂或包括p型掺杂剂和n型掺杂剂两者。另一方面，如果第一上部图案115和第一导热层110两者都是n型半导体层，则第一上部图案115和第一导热层110每个可仅包括n型掺杂剂或包括n型掺杂剂和p型掺杂剂两者。
半导体层根据掺杂剂浓度的导热率可以如下。
在半导体层中产生的热可以受声子的影响，该声子是形成半导体层的材料的晶格振动。即，影响半导体层的材料的晶格振动的因素可以改变半导体层的导热率。
如果掺杂剂被掺杂或注入到半导体层中以使得半导体层具有特定的导电类型，则半导体层的导热率可根据掺杂剂的浓度而改变。
例如，包含在半导体层中的掺杂剂可作用为阻碍半导体材料的晶格振动的因素。即，包含在半导体层中的掺杂剂可引起声子散射。
因此，随着半导体层中的掺杂剂的浓度增大，声子散射会更显著地发生。因此，半导体层中的掺杂剂浓度的增加可减小半导体层的导热率。
鳍形场效应晶体管(FinFET)的沟道区中产生的热通过其可以被消散的路径比平面晶体管的沟道区中产生的热通过其可以被消散的路径窄。即，在FinFET的情况下，沟道区中产生的热通过其可以被消散的路径被鳍形图案的宽度限制。因此，FinFET会易于被沟道区中产生的热(即，自身发热)损伤。
然而，在根据本发明构思的实施方式的半导体器件中，具有高导热率的第一导热层110插置在基板100和用作晶体管的沟道区的第一上部图案115之间。因此，第一上部图案115中产生的热可以被有效地消散到基板100。
换句话说，在根据本发明构思的实施方式的半导体器件中，具有比第一上部图案115低的掺杂剂浓度的第一导热层110设置在第一上部图案115下面。因此，第一上部图案115中产生的热可以被有效地消散到基板100。因此，半导体器件的操作性能和可靠性可以得到提高。
图6是示出包括在根据本发明构思的第二实施方式的半导体器件2中的基板和鳍形图案的掺杂剂浓度的示意图。图7是示出包括在根据本发明构思的第三实施方式的半导体器件3中的基板和鳍形图案的掺杂剂浓度的示意图。图8是示出包括在根据本发明构思的第三实施方式的变型示例的半导体器件3a中的基板和鳍形图案的掺杂剂浓度的示意图。图9是示出包括在根据本发明构思的第四实施方式的半导体器件4中的基板和鳍形图案的掺杂剂浓度的示意图。图10是示出包括在根据本发明构思的第四实施方式的变型示例的半导体器件4a中的基板和鳍形图案的掺杂剂浓度的示意图。为简单起见，以下的描述将集中于与图1至5的差异上。
作为参考，图6至10每个是示出沿着图3的线1的掺杂剂浓度的示意图。
参考图6，在根据本发明构思的第二实施方式的半导体器件2中，第一导热层110的掺杂剂浓度在第一导热层110的厚度方向上，即，在基板100的厚度方向上，可以是恒定的。第一导热层110的掺杂剂浓度可以小于基板100的掺杂剂浓度。
另外，第一上部图案115的掺杂剂浓度可以大于第一导热层110的掺杂剂浓度。
因此，第一导热层110的掺杂剂浓度可以小于第一上部图案115的掺杂剂浓度和基板100的掺杂剂浓度。
此外，第一导热层110可以是未掺杂的图案，但不限于此。
在此，当第一导热层110是“未掺杂的”时，意味着第一导热层110不包含半导体器件2的制造者有意掺杂或注入的掺杂剂，但是不意味着第一导热层110不包含掺杂剂。
即，第一导热层110可包含例如通过扩散从基板100或第一上部图案115移动的掺杂剂。
参考图7，在根据本发明构思的第三实施方式的半导体器件3中，第一导热层110的掺杂剂浓度沿着第一导热层110的厚度方向，即，沿着基板100的厚度方向，可以改变。
例如，第一导热层110的掺杂剂浓度可随着与基板100的距离增大而增大。第一导热层110的掺杂剂浓度可从第一导热层110的最低部分朝向第一导热层110的最高部分连续地增大。
在图7中，第一导热层110的掺杂剂浓度曲线图线性地改变。然而，这仅是用于方便描述的示例，本公开不限于此示例。
虽然第一导热层110的掺杂剂浓度沿着基板100的厚度方向改变，但是它可以小于或等于第一上部图案115的掺杂剂浓度并且大于或等于基板100的掺杂剂浓度。
即，在根据本发明构思的第三实施方式的半导体器件3中，第一导热层110的掺杂剂浓度可以不小于基板100的掺杂剂浓度并且可以不大于第一上部图案115的掺杂剂浓度。
第一导热层110的围绕第一导热层110的中心的掺杂剂浓度可以大于基板100的掺杂剂浓度并且小于第一上部图案115的掺杂剂浓度。
在图7中，掺杂剂浓度在基板100和第一导热层110之间以及在第一导热层110和第一上部图案115之间是连续的。然而，这仅是用于方便描述的示例，本公开不限于此示例。
即，在第一导热层110的最低部分处的第一导热层110的掺杂剂浓度可以大于基板100的掺杂剂浓度，在第一导热层110的最高部分处的第一导热层110的掺杂剂浓度可以小于第一上部图案115的掺杂剂浓度。
因为第一导热层110的掺杂剂浓度随着与基板100的距离增大而增大，所以可以减小在半导体器件3中的穿通现象，并且在半导体器件3的沟道区中产生的热可以有效地消散到基板100。
参考图8，在根据本发明构思的第三实施方式的变型示例的半导体器件3a中，第一导热层110的掺杂剂浓度可以随着与基板100的距离增大而以阶梯方式增大。
换句话说，第一导热层110可包括具有不同的掺杂剂浓度的多个导热层。因此，更靠近第一上部图案115的上部导热层可具有比远离第一上部图案115的下部导热层高的掺杂剂浓度。
参考图9，在根据本发明构思的第四实施方式的半导体器件4中，第一导热层110的掺杂剂浓度沿着第一导热层110的厚度方向，即，沿着基板100的厚度方向，可以改变。第一导热层110可包括具有比基板100低的掺杂剂浓度的部分。
例如，第一导热层110可包括在邻近于基板100的部分中的未掺杂的半导体区，但是本公开不限于此。
第一导热层110的掺杂剂浓度可随着与基板100的距离增大而增大。第一导热层110的掺杂剂浓度可从第一导热层110的最低部分朝向第一导热层110的最高部分连续地增大。
在第一导热层110的最低部分处，第一导热层110的掺杂剂浓度可以小于基板100的掺杂剂浓度。另外，虽然第一导热层110的掺杂剂浓度沿着基板100的厚度方向而改变，但是它可以小于或等于第一上部图案115的掺杂剂浓度。
在图9中，第一导热层110的围绕第一导热层110中心的掺杂剂浓度大于基板100的掺杂剂浓度，但是本公开不限于此。
此外，在图9中，第一导热层110的掺杂剂浓度曲线图线性地改变。另外，掺杂剂浓度在基板100和第一导热层110之间是不连续的。然而，这仅是用于方便描述的示例，本公开不限于此示例。
参考图10，在根据本发明构思的第四实施方式的变型示例的半导体器件4a中，第一导热层110的掺杂剂浓度可以随着与基板100的距离增大而以阶梯方式增大。
第一导热层110可包括具有不同的掺杂剂浓度的多个导热层。例如，在第一导热层110中，具有比基板100低的掺杂剂浓度的导热层可以设置在最靠近基板100的区域中，具有比基板100高的掺杂剂浓度的导热层可以设置在靠近第一上部图案115的区域中。
在第一导热层110中，具有比基板100低的掺杂剂浓度的导热层可包括未掺杂的半导体外延层，但是本公开不限于此。
图11和12是根据本发明构思的第五实施方式的半导体器件5的视图。为简单起见，以下的描述将集中于与图1至5的差异上。
作为参考，图11是沿图1的线A-A获得的截面图，图12是沿图1的线C-C获得的截面图。
参考图11和12，在根据本发明构思的第五实施方式的半导体器件5中，每个第一源/漏极区130可包括沿着第一鳍形图案F1的轮廊形成的第一外延层135。
第一外延层135可以形成在第一鳍形图案F1的侧壁和顶表面上，该第一鳍形图案F1比场绝缘层105的顶表面向上突出得更多。
如果第一上部图案115包含硅，则第一外延层135可包含硅、硅锗、锗、碳化硅等，但不限于此。
在图11中，第一上部图案115的第二部分115b的顶表面处于与第一上部图案115的第一部分115a的顶表面相同的平面，但是本公开不限于此。
第一上部图案115的第二部分115b可以比第一上部图案115的第一部分115a更加凹进。第一鳍形图案F1的在其中形成第一源/漏极区130的部分可比场绝缘层105的顶表面向上突出得更多，第一外延层135可以沿着比场绝缘层105的顶表面向上突出得更多的第一鳍形图案F1的轮廊形成。
图13至15是根据本发明构思的第六实施方式的半导体器件6的视图。为简单起见，以下的描述将集中于与图1至5的差异上。
供参考，图13是沿图1的线A-A获得的截面图，图14是沿图1的线B-B获得的截面图，图15是沿图1的线C-C获得的截面图。
参考图13至15，在根据本发明构思的第六实施方式的半导体器件6中，第一导热层110可包括第一基础层111和第一突出图案112。
第一基础层111可包括彼此面对的第一表面和第二表面。第一基础层111的第一表面可面对基板100。第一突出图案112可从第一基础层111突出，更具体地，从第一基础层111的第二表面突出。第一突出图案112可在远离基板100的方向上从第一基础层111突出。
第一基础层111可以直接连接到第一突出图案112。第一突出图案112可以直接位于第一基础层111上。即，第一基础层111和第一突出图案112可以是整体结构。
在图1和14中，由于第一突出图案112从部分的第一基础层111突出，所以第一基础层111在第二方向Y1上的宽度大于第一突出图案112在第二方向Y1上的宽度。
在根据本发明构思的第六实施方式的半导体器件6中，第一鳍形图案F1可仅包括部分的第一导热层110。具体地，第一突出图案112可以包括在第一鳍形图案F1中，但是第一基础层111可以不被包括在第一鳍形图案F1中。
换句话说，第一基础层111可以是插置在第一鳍形图案F1和基板100之间的插入层。第一鳍形图案F1可从第一基础层111突出。
限定第一鳍形图案F1的场绝缘层105可以形成在第一基础层111上。因此，包括在第一鳍形图案F1中的第一突出图案112的侧壁可以被场绝缘层105完全覆盖。第一上部图案115可以设置在第一突出图案112上。
在图14中，基板100、第一导热层110和第一上部图案115的掺杂剂浓度曲线图可以是图5至10中的任意一个。另外，由于图5至10的描述可以被引用，所以将简要地描述基板100、第一导热层110和第一上部图案115的掺杂剂浓度曲线图。
在图5和6中，第一导热层110的掺杂剂浓度可以沿着第一导热层110的厚度方向是恒定的。第一导热层110的掺杂剂浓度可以小于第一上部图案115的掺杂剂浓度。第一导热层110的掺杂剂浓度可以不同于基板100的掺杂剂浓度。
因此，第一基础层111的掺杂剂浓度可以基本上等于第一突出图案112的掺杂剂浓度。
另外，第一基础层111的掺杂剂浓度和第一突出图案112的掺杂剂浓度可以不同于基板100的掺杂剂浓度并可以小于第一上部图案115的掺杂剂浓度。
如果第一导热层110是未掺杂的外延层，则第一基础层111可包括未掺杂的半导体区。
在图7至10中，第一导热层110的掺杂剂浓度沿着第一导热层110的厚度方向，即，沿着基板100的厚度方向，可以改变。例如，第一导热层110的掺杂剂浓度可随着与基板100的距离增大而增大。
因此，第一基础层111的掺杂剂浓度和第一突出图案112的掺杂剂浓度可随着与基板100的距离增大而增大。
由于第一导热层110的掺杂剂浓度沿着第一导热层110的厚度方向改变，所以第一基础层111的掺杂剂浓度可以不同于第一突出图案112的掺杂剂浓度。然而，第一基础层111和第一突出图案112可包含相同的掺杂剂。
由于第一基础层111比第一突出图案112离开第一上部图案115更远，所以第一基础层111的掺杂剂浓度小于第一上部图案115的掺杂剂浓度。
此外，如果第一导热层110包括具有小于基板100的掺杂剂浓度的部分，则第一基础层111可包括具有小于基板100的掺杂剂浓度的部分，因为第一基础层111比第一突出图案112更靠近基板100。
如果第一导热层110包括未掺杂区，则第一基础层111可包括未掺杂的半导体区。
因为第一导热层110包括插置在第一鳍形图案F1和基板100之间的第一基础层111，所以在用作沟道区的第一上部图案115中产生的热可以被有效地消散到基板100。
换句话说，在沟道区中产生的热经由第一突出图案112到达第一基础层111。在此，沟道区中产生的热遇到比第一突出图案112宽的第一基础层111。因此，通过其可以将穿过第一突出图案112的热消散的区域增大了。因为消散的热的量受到消散热的导热层的面积影响，所以在用作沟道区的第一上部图案115中产生的热可以被更加有效地消散到基板100。
图16为根据本发明构思的第七实施方式的半导体器件7的布局图。图17是沿图16的线E-E获得的截面图。图18是沿图16的线F-F获得的截面图。
作为参考，沿图16的线D-D获得的截面图可以基本上类似于图2，除参考符号之外。
参考图16至18，根据本发明构思的第七实施方式的半导体器件7可包括第二导热层210、第二上部图案215、第三上部图案216和第二栅电极220。
第二导热层210可以形成在基板100上。第二导热层210可包括第二基础层211、第二突出图案212和第三突出图案213。
第二突出图案212和第三突出图案213可从第二基础层211突出。第二突出图案212和第三突出图案213每个可在远离基板100的方向上从第二基础层211突出。
第二基础层211可以直接连接到第二突出图案212和第三突出图案213。第二突出图案212和第三突出图案213每个可以直接位于第二基础层211上。第二突出图案212和第三突出图案213每个可沿着第一方向X1延伸。
第二上部图案215可以形成在第二导热层210上，即，形成在第二突出图案212上，第三上部图案216可以形成在第三突出图案213上。第二上部图案215和第三上部图案216每个可沿着第一方向X1延伸。
例如，第二上部图案215可以直接连接到第二突出图案212，第三上部图案216可以直接连接到第三突出图案213，但是本公开不限于此。
在根据本发明构思的第七实施方式的半导体器件7中，第二鳍形图案F2可包括第二上部图案215和第二突出图案212，第三鳍形图案F3可包括第三上部图案216和第三突出图案213。第二基础层211可以不被包括在第二鳍形图案F2和第三鳍形图案F3中。
场绝缘层105可限定第二鳍形图案F2和第三鳍形图案F3。场绝缘层105可以形成在第二基础层211上。因此，场绝缘层105可完全覆盖第二突出图案212的侧壁和第三突出图案213的侧壁。
因为至少部分的第二鳍形图案F2和至少部分的第三鳍形图案F3比场绝缘层105的顶表面向上突出得更多，所以至少部分的第二突出图案212和至少部分的第三突出图案213可比场绝缘层105的顶表面向上突出得更多。
第二栅电极220可沿着第二方向Y1延伸以交叉第二鳍形图案F2和第三鳍形图案F3。第二栅电极220可以形成在第二鳍形图案F2、第三鳍形图案F3和场绝缘层105上。
第二栅电极220可覆盖第二鳍形图案F2和第三鳍形图案F3，该第二鳍形图案F2和第三鳍形图案F3比场绝缘层105的顶表面向上突出得更多。
第二栅绝缘层222可以形成在第二鳍形图案F2和第二栅电极220之间以及在第三鳍形图案F3和第二栅电极220之间。第二栅绝缘层222可以沿着比场绝缘层105向上突出得更多的第二鳍形图案F2和第三鳍形图案F3的轮廊形成。另外，第二栅绝缘层222可以设置在第二栅电极220和场绝缘层105之间。
第二源/漏极区230可以形成在第二栅电极220的两侧上的第二鳍形图案F2上。第三源/漏极区240可以形成在第二栅电极220的两侧上的第三鳍形图案F3上。
在图18中，每个第二源/漏极区230可包括填充形成在第二鳍形图案F2中的第二凹陷235r的第二外延层235，每个第三源/漏极区240可包括填充形成在第三鳍形图案F3中的第三凹陷245r的第三外延层245。然而，本公开不限于此。
即，第二外延层235和第三外延层245可以成形为类似于图12中示出的第一外延层135。
第二鳍形图案F2和第三鳍形图案F3与上文所述的第一鳍形图案F1相似，第二栅电极220和第二栅绝缘层222与上文所述的第一栅电极120和第一栅绝缘层122相似。因此，将省略对这些元件的描述。另外，第二源/漏极区230和第三源/漏极区240与上文所述的第一源/漏极区130相似，因此将省略其描述。
在图17中，基板100、第二基础层211、第二突出图案212和第二上部图案215的掺杂剂浓度曲线图可以是图5至10中的任意一个。另外，由于图5至10的描述可以被引用，所以将简要地描述基板100、第二基础层211、第二突出图案212和第二上部图案215的掺杂剂浓度曲线图。
另外，第三突出图案213和第三上部图案216的掺杂剂浓度曲线图可以与第二突出图案212和第二上部图案215的掺杂剂浓度曲线图基本相同。
在图5和6中，第二导热层210的掺杂剂浓度沿着第二导热层210的厚度方向可以是恒定的。基板100的掺杂剂浓度和第二导热层210的掺杂剂浓度可以小于第二上部图案215的掺杂剂浓度。
第二导热层210的掺杂剂浓度可以不同于基板100的掺杂剂浓度。另外，第二基础层211的掺杂剂浓度可以基本上等于第二突出图案212的掺杂剂浓度。
因此，第二基础层211的掺杂剂浓度和第二突出图案212的掺杂剂浓度可以不同于基板100的掺杂剂浓度并可以小于第二上部图案215的掺杂剂浓度。
如果第二导热层210是未掺杂的外延层，则第二外延层211可包括未掺杂的半导体区。
在图7至10中，第二导热层210的掺杂剂浓度沿着第二导热层210的厚度方向，即，沿着基板100的厚度方向，可以改变。例如，第二导热层210的掺杂剂浓度可以随着与基板100的距离增大而增大。
因此，第二基础层211的掺杂剂浓度和第二突出图案212的掺杂剂浓度可以随着与基板100的距离增大而增大。
由于第二导热层210的掺杂剂浓度沿着第二导热层210的厚度方向改变，所以第二基础层211的掺杂剂浓度可以不同于第二突出图案212的掺杂剂浓度。然而，第二基础层211和第二突出图案212可包含相同的掺杂剂浓度。
由于第二基础层211比第二突出图案212离开第二上部图案215更远，所以第二基础层211的掺杂剂浓度小于第二上部图案215的掺杂剂浓度。
此外，如果第二导热层210包括具有小于基板100的掺杂剂浓度的部分，则第二基础层211可包括具有小于基板100的掺杂剂浓度的部分，因为第二基础层211比第二突出图案212更靠近基板100。
如果第二导热层210包括未掺杂区，则第二基础层211可包括未掺杂的半导体区。
图19为根据本发明构思的第八实施方式的半导体器件8的视图。为简单起见，以下的描述将集中于与图16至18的差异上。
作为参考，图19是沿图16的线F-F获得的截面图。
参考图19，在根据本发明构思的第八实施方式的半导体器件8中，第二外延层235和第三外延层245可彼此接触。
空气间隙185可以设置在第二源/漏极区230和第三源/漏极区240之间。
图20为根据本发明构思的第九实施方式的半导体器件9的布局图。图21是沿图20的线G-G和H-H获得的截面图。图22是示出沿着图21的线2和线3的掺杂剂浓度的示意图。
作为参考，虽然图21示出类似于图14的截面，但是它也可以具有与图3相同的截面。
参考图20和21，根据本发明构思的第九实施方式的半导体器件9可包括第三导热层310、第四上部图案315、第三栅电极320、第四导热层410、第五上部图案415和第四栅电极420。
基板100可以包括第一区域I和第二区域II。第一区域I和第二区域II可以彼此分开或彼此连接。
在根据本发明构思的第九实施方式的半导体器件9中，基板100的第一区域I和第二区域II可以是不同导电类型的晶体管形成在其中的区域。即，如果基板100的第一区域I是N型晶体管形成在其中的区域，则基板100的第二区域II可以是P型晶体管形成在其中的区域。反之，如果基板100的第一区域I是P型晶体管形成在其中的区域，则基板100的第二区域II可以是N型晶体管形成在其中的区域。
在下面的描述中，假定基板100的第一区域I和第二区域II是不同导电类型的晶体管形成在其中的区域。
第一晶体管301可以形成在基板100的第一区域I中。第一晶体管301可包括第三导热层310、第四上部图案315和第三栅电极320。
第三导热层310可以形成在基板100上。第三导热层310可包括第三基础层311和第四突出图案312。
第四突出图案312可从第三基础层311突出。另外，第四突出图案312可以直接连接到第三基础层311。第四突出图案312可以直接位于第三基础层311上。第四突出图案312可沿着第三方向X2延伸。
第四上部图案315可以形成在第三导热层310上。更具体地，第四上部图案315可以形成在第四突出图案312上。类似于第四突出图案312，第四上部图案315可沿着第三方向X2延伸。第四上部图案315可以直接连接到第四突出图案312，但是本公开不限于此。
第四鳍形图案F4可包括第四上部图案315和第四突出图案312。例如，第四上部图案315和第三导热层310可包括相同的材料，但不限于此。
场绝缘层105可限定第四鳍形图案F4。场绝缘层105可以形成在第三基础层311上。例如，场绝缘层105可完全覆盖第四突出图案312的侧壁。
由于至少部分的第四鳍形图案F4比场绝缘层105的顶表面向上突出得更多，所以至少部分的第四上部图案315可比场绝缘层105的顶表面向上突出得更多。
第三栅电极320可沿着第四方向Y2延伸以交叉第四鳍形图案F4。第三栅电极320可以形成在第四鳍形图案F4和场绝缘层105上。
第二晶体管401可以形成在基板100的第二区域II中。第二晶体管401可包括第四导热层410、第五上部图案415和第四栅电极420。
第二晶体管401的元件与第一晶体管301的元件相似，因此将省略其描述。
参考图22，第四上部图案315的掺杂剂浓度可以大于第三导热层310的掺杂剂浓度和基板100的掺杂剂浓度。第三导热层310的掺杂剂浓度可以不同于基板100的掺杂剂浓度。
另外，第五上部图案415的掺杂剂浓度可以大于第四导热层410的掺杂剂浓度和基板100的掺杂剂浓度。第四导热层410的掺杂剂浓度可以不同于基板100的掺杂剂浓度。
此外，在根据本发明构思的第九实施方式的半导体器件9中，第三导热层310的掺杂剂浓度曲线图可以不同于第四导热层410的掺杂剂浓度曲线图。
在此，“不同的浓度曲线图”可不仅表示掺杂剂浓度的不同量值而且表示掺杂剂的不同类型。另外，“不同的浓度曲线图”可表示其中掺杂剂在导热层中分布的不同形状(见图7至10)。
例如，第三导热层310的掺杂剂浓度沿着第三导热层310的厚度方向可以是恒定的，第四导热层410的掺杂剂浓度沿着第四导热层410的厚度方向可以是恒定的。
在此，由于PMOS晶体管比NMOS晶体管更容易被热损伤，所以第四导热层410的掺杂剂浓度可以形成为小于第三导热层310的掺杂剂浓度。因此，第四导热层410的导热率可以形成为大于第三导热层310的导热率。
第三导热层310的掺杂剂浓度和第四导热层410的掺杂剂浓度已经描述为彼此不同，呈图5中示出的形状。然而，本公开不限于此。第三导热层310的掺杂剂浓度和第四导热层410的掺杂剂浓度也可以成形为如图6至10所示。
另外，第三导热层310和第四导热层410可包括不同的材料。
图23为包括根据本发明构思的实施方式的半导体器件的电子系统1100的框图。
参考图23，电子系统1100可包括控制器1110、输入/输出(I/O)器件1120、存储器件1130、接口1140和总线1150。控制器1110、I/O器件1120、存储器件1130和/或接口1140可通过总线1150彼此连接。总线1150可用作传送数据的路径。
控制器1110可包括以下中的至少一个：微处理器、数字信号处理器、微控制器、和能够执行与微处理器、数字信号处理器和微控制器相似的功能的逻辑器件。I/O器件1120可包括键区、键盘和显示器件。存储器件1130可以储存数据和/或命令。接口1140可以用于传输数据到通信网络或从通信网络接收数据。接口1140可以是有线或无线接口。在示例中，接口1140可包括天线、或者有线或无线收发器。虽然附图中未示出，但电子系统1100可以是用于改善控制器1110的操作的操作存储器，可还包括高速DRAM或SRAM。在此，根据本发明构思上述实施方式的半导体器件1至9中任意一个可以被提供于存储器件1130中或提供于控制器1110或I/O器件1120中。
电子系统1100可应用于能够在无线环境中传输或接收信息的几乎所有类型的电子产品，诸如个人数字助理(PDA)、便携式计算机、上网平板、无线电话、移动电话、数字音乐播放器、存储卡等。
图24和25是示出半导体系统的示例的图形，其中根据本发明构思的实施方式的半导体器件可以应用于该半导体系统。图24示出平板个人计算机(PC)，图25示出笔记本计算机。如在此所阐述的，根据本发明构思上述实施方式的半导体器件1至9中至少一个可被用于平板PC和笔记本计算机中。如在此阐述的，根据发明构思的实施方式的半导体器件也可应用于除了在此阐述的那些之外的各种IC器件。
虽然已经参考其示范实施方式具体示出和描述了本发明构思，然而本领域的普通技术人员将理解，在不脱离由权利要求所界定的本发明构思的精神和范围的情况下，可以作出形式和细节上的不同变化。因此期望的是，本实施方式在所有方面被认为是说明性的而不是限制性的，参考权利要求书而不是上述描述来表示本发明的范围。
本申请要求于2015年2月6日向韩国专利局提交的韩国专利申请No.10-2015-0018562的优先权，其全部内容通过引用结合在此。

Claims (20)

1.一种半导体器件，包括：
第一鳍形图案，包括顺序地层叠在基板上的第一下部图案和第一上部图案，所述第一上部图案包括第一部分和分别设置在所述第一部分的侧部上的第二部分；
场绝缘层，形成在所述基板上并完全覆盖所述第一下部图案的侧壁；
栅电极，形成在所述第一部分上以交叉所述第一鳍形图案；和
源/漏极区，分别形成在所述第二部分上，
其中所述第一上部图案的掺杂剂浓度大于所述第一下部图案的掺杂剂浓度和所述基板的掺杂剂浓度，所述第一下部图案的掺杂剂浓度不同于所述基板的掺杂剂浓度。
2.如权利要求1所述的半导体器件，其中所述第一下部图案的掺杂剂浓度沿着所述第一下部图案的厚度方向是恒定的。
3.如权利要求2所述的半导体器件，其中所述第一下部图案的掺杂剂浓度大于所述基板的掺杂剂浓度。
4.如权利要求2所述的半导体器件，其中所述第一下部图案包括未掺杂的半导体图案。
5.如权利要求1所述的半导体器件，其中所述第一下部图案的掺杂剂浓度沿着所述第一下部图案的厚度方向改变。
6.如权利要求5所述的半导体器件，其中所述第一下部图案的掺杂剂浓度随着与所述基板的距离增大而增大。
7.如权利要求5所述的半导体器件，其中所述第一下部图案包括具有比所述基板低的掺杂剂浓度的部分。
8.如权利要求7所述的半导体器件，其中所述第一下部图案包括未掺杂区。
9.如权利要求1所述的半导体器件，还包括形成在所述基板和所述第一鳍形图案之间的插入层，所述插入层直接连接到所述第一下部图案并具有沿着厚度方向恒定的掺杂剂浓度，
其中所述插入层的掺杂剂浓度不同于所述基板的掺杂剂浓度、低于所述第一上部图案的掺杂剂浓度并且基本上等于所述第一下部图案的掺杂剂浓度。
10.如权利要求9所述的半导体器件，还包括第二鳍形图案，所述第二鳍形图案形成在所述基板上并包括直接连接到所述插入层的第二下部图案和设置在所述第二下部图案上的第二上部图案，
其中所述第二上部图案的掺杂剂浓度大于所述第二下部图案的掺杂剂浓度和所述基板的掺杂剂浓度，所述第二下部图案的掺杂剂浓度不同于所述基板的掺杂剂浓度。
11.如权利要求1所述的半导体器件，还包括形成在所述基板和所述第一鳍形图案之间并直接连接到所述第一下部图案的插入层，
其中所述插入层和所述第一下部图案包括相同的掺杂剂，所述插入层的掺杂剂浓度小于所述第一上部图案的掺杂剂浓度，所述插入层的掺杂剂浓度和所述第一下部图案的掺杂剂浓度随着与所述基板的距离增大而增大。
12.如权利要求1所述的半导体器件，其中所述第一上部图案和所述第一下部图案具有相同的导电类型。
13.如权利要求1所述的半导体器件，其中所述第一上部图案和所述第一下部图案包括相同的材料。
14.一种半导体器件，包括：
导热层，形成在基板上并包括基础层、第一突出图案和第二突出图案，所述第一突出图案和所述第二突出图案每个从所述基础层突出；
场绝缘层，设置在所述基础层上并完全覆盖所述第一突出图案的侧壁和所述第二突出图案的侧壁；
第一上部图案，设置在所述第一突出图案上并比所述场绝缘层的顶表面向上突出得更多；
第二上部图案，设置在所述第二突出图案上并比所述场绝缘层的顶表面向上突出得更多；和
栅电极，形成在所述场绝缘层上以交叉所述第一上部图案和所述第二上部图案，
其中所述第一上部图案的掺杂剂浓度和所述第二上部图案的掺杂剂浓度大于所述导热层的掺杂剂浓度和所述基板的掺杂剂浓度。
15.如权利要求14所述的半导体器件，其中所述导热层的掺杂剂浓度沿着所述导热层的厚度方向是恒定的。
16.如权利要求15所述的半导体器件，其中所述导热层包括未掺杂的外延层。
17.如权利要求14所述的半导体器件，其中所述导热层的掺杂剂浓度随着与所述基板的距离增大而增大。
18.一种半导体器件，包括：
在基板上的导热层，所述导热层的掺杂剂浓度随着与所述基板的距离增大而增大；
形成在所述导热层上并直接连接到所述导热层的鳍形图案，至少部分的所述鳍形图案比形成在所述基板上的场绝缘层向上突出得更多；和
栅电极，形成在所述场绝缘层上以交叉所述鳍形图案，
其中在所述鳍形图案和所述导热层之间的边界区中，所述导热层的掺杂剂浓度小于所述鳍形图案的掺杂剂浓度。
19.如权利要求18所述的半导体器件，其中所述导热层包括设置在最靠近所述基板的区域中的未掺杂的外延层。
20.如权利要求18所述的半导体器件，其中所述导热层包括基础层和在远离所述基板的方向上从所述基础层突出的突出图案，
其中所述场绝缘层覆盖所述突出图案的侧壁。
CN201610081274.7A 2015-02-06 2016-02-05 半导体器件 Active CN105870185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0018562 2015-02-06
KR1020150018562A KR102287406B1 (ko) 2015-02-06 2015-02-06 반도체 장치

Publications (2)

Publication Number Publication Date
CN105870185A CN105870185A (zh) 2016-08-17
CN105870185B true CN105870185B (zh) 2020-12-15

Family

ID=56566149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610081274.7A Active CN105870185B (zh) 2015-02-06 2016-02-05 半导体器件

Country Status (3)

Country Link
US (1) US9728486B2 (zh)
KR (1) KR102287406B1 (zh)
CN (1) CN105870185B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910739B (zh) * 2015-12-21 2022-01-11 三星电子株式会社 半导体器件
US11437516B2 (en) 2016-11-28 2022-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for growing epitaxy structure of finFET device
CN109698159B (zh) * 2017-10-19 2021-04-06 元太科技工业股份有限公司 驱动基板
TWI631741B (zh) 2017-10-19 2018-08-01 元太科技工業股份有限公司 驅動基板
CN110047927B (zh) * 2018-01-17 2022-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
US20230027567A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325200A (zh) * 2007-05-25 2008-12-17 旺宏电子股份有限公司 存储单元及其制造方法
CN103325833A (zh) * 2012-03-21 2013-09-25 三星电子株式会社 场效应晶体管以及包括其的半导体器件和集成电路器件
CN103928335A (zh) * 2013-01-15 2014-07-16 中国科学院微电子研究所 半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100517559B1 (ko) * 2003-06-27 2005-09-28 삼성전자주식회사 핀 전계효과 트랜지스터 및 그의 핀 형성방법
KR20050006836A (ko) 2003-07-10 2005-01-17 삼성전자주식회사 반도체 소자 형성방법
KR20050055978A (ko) 2003-12-09 2005-06-14 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 형성 방법
KR100532353B1 (ko) * 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
JP4551811B2 (ja) * 2005-04-27 2010-09-29 株式会社東芝 半導体装置の製造方法
US7268397B2 (en) 2005-06-21 2007-09-11 International Business Machines Corporation Thermal dissipation structures for finfets
JP5184831B2 (ja) 2007-07-13 2013-04-17 ルネサスエレクトロニクス株式会社 フィン型トランジスタの形成方法
JP2010093012A (ja) 2008-10-07 2010-04-22 Renesas Technology Corp 半導体装置及びその製造方法
US7871873B2 (en) 2009-03-27 2011-01-18 Global Foundries Inc. Method of forming fin structures using a sacrificial etch stop layer on bulk semiconductor material
CN101986435B (zh) 2010-06-25 2012-12-19 中国科学院上海微系统与信息技术研究所 防止浮体及自加热效应的mos器件结构的制造方法
US9023715B2 (en) * 2012-04-24 2015-05-05 Globalfoundries Inc. Methods of forming bulk FinFET devices so as to reduce punch through leakage currents
US8669147B2 (en) 2012-06-11 2014-03-11 Globalfoundries Inc. Methods of forming high mobility fin channels on three dimensional semiconductor devices
JP2014038898A (ja) 2012-08-13 2014-02-27 Toshiba Corp 半導体装置
US8729607B2 (en) 2012-08-27 2014-05-20 Kabushiki Kaisha Toshiba Needle-shaped profile finFET device
JP2014063929A (ja) 2012-09-21 2014-04-10 Toshiba Corp 半導体装置およびその製造方法
JP2014063897A (ja) 2012-09-21 2014-04-10 Toshiba Corp 半導体装置の製造方法、アニール装置及びアニール方法
US8940640B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101325200A (zh) * 2007-05-25 2008-12-17 旺宏电子股份有限公司 存储单元及其制造方法
CN103325833A (zh) * 2012-03-21 2013-09-25 三星电子株式会社 场效应晶体管以及包括其的半导体器件和集成电路器件
CN103928335A (zh) * 2013-01-15 2014-07-16 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
KR102287406B1 (ko) 2021-08-06
US20160233144A1 (en) 2016-08-11
CN105870185A (zh) 2016-08-17
US9728486B2 (en) 2017-08-08
KR20160096907A (ko) 2016-08-17

Similar Documents

Publication Publication Date Title
CN105870185B (zh) 半导体器件
US9431478B2 (en) Semiconductor device and method of fabricating the same
CN105514165B (zh) 半导体器件及其制造方法
KR102158961B1 (ko) 반도체 장치 및 그 제조 방법
US9236435B2 (en) Tunneling field effect transistor
US9865597B2 (en) Semiconductor device having fin and dual liner
US10910373B2 (en) Semiconductor device having asymmetric fin-shaped pattern
CN106571304B (zh) 形成源极/漏极上包括导电接触件的半导体器件的方法
US10868125B2 (en) Semiconductor devices including field effect transistors and methods of forming the same
US20140001543A1 (en) Integrated circuit device with metal gates including diffusion barrier layers and fabricating methods thereof
CN104241367A (zh) 半导体器件及其制造方法
US20150333075A1 (en) Semiconductor Device
US20140346617A1 (en) Semiconductor device and method for fabricating the same
US20140225169A1 (en) Gate All Around Semiconductor Device
CN103943681A (zh) 半导体器件及其制造方法
US9711504B2 (en) Semiconductor device
US9240409B2 (en) Semiconductor device and method for fabricating the same
US20150200289A1 (en) Tunneling field effect transistor
US20160358914A1 (en) Semiconductor device and method of fabricating the same
KR102343223B1 (ko) 반도체 장치 및 이의 제조 방법
US9899379B2 (en) Semiconductor devices having fins

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant