CN110047927B - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN110047927B
CN110047927B CN201810045776.3A CN201810045776A CN110047927B CN 110047927 B CN110047927 B CN 110047927B CN 201810045776 A CN201810045776 A CN 201810045776A CN 110047927 B CN110047927 B CN 110047927B
Authority
CN
China
Prior art keywords
fin
layer
ion implantation
substrate
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810045776.3A
Other languages
English (en)
Other versions
CN110047927A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810045776.3A priority Critical patent/CN110047927B/zh
Publication of CN110047927A publication Critical patent/CN110047927A/zh
Application granted granted Critical
Publication of CN110047927B publication Critical patent/CN110047927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法、电子装置。所述方法包括：提供衬底，在所述衬底上形成有鳍片；在所述衬底上形成覆盖部分所述鳍片的掩膜层，以露出所述鳍片的顶部；执行第一离子注入步骤，以对所述鳍片的顶部进行掺杂；去除所述鳍片的顶部以下的所述掩膜层，以露出所述鳍片的底部；执行第二离子注入步骤，以同时对所述鳍片的顶部和底部进行掺杂。本发明对所述鳍片的底部和鳍片的顶部的掺杂浓度进行了改进，使所述鳍片顶部的掺杂浓度高于所述鳍片底部的掺杂浓度，以使所述鳍片底部的浓度较低，从而使所述鳍片底部的短沟道效应更加容易控制，通过所述改进进一步提高器件的性能和可靠性。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
金属氧化物半导体场效晶体管(MOSFET)是一种可以应用在模拟电路与数字电路的场效晶体管，典型的MOSFET器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域(LDD区域)，由于制造成本低廉与使用面积较小、高整合度的优势，在大型积体电路(Large-Scale Integrated Circuits,LSI)或是超大型积体电路(VeryLarge-Scale Integrated Circuits,VLSI)的领域里得到广泛应用。
随着半导体集成电路制造工艺的日益进步，过去数十年来，为了获得性能更高的电路，MOSFET的尺寸不断地变小，因为越小的MOSFET会使其沟道长度减少，让沟道的等效电阻也减少，可以让更多电流通过，MOSFET的尺寸变小也意味着栅极面积减少，进而可以降低等效的栅极电容。
MOSFET尺寸缩小可以带来很多益处，但同时也造成了很多负面效应，例如在上述MOSFET器件的制备过程中，由于器件尺寸的缩小，所用的栅极中介电层、栅材料层的尺寸也必然的减小，从而造成源极/漏极离子掺杂区域之间形成沟道也进一步减小，不可避免的存在比较严重的短沟道效应，在源漏区形成较大的寄生电容，导致越来越大的漏电，功耗大幅度增加，且抗击穿能力下降。
随着半导体器件尺寸的不断缩小，栅极宽度不断减小，栅结构下的沟道长度也不断的减小，短沟道效应进一步加剧，虽然FinFET器件相比平面晶体管能较好的降低短沟道效应，但是所述鳍片的短沟道效应难以控制，制约了FinFET器件的性能和良率。
鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供衬底，在所述衬底上形成有鳍片；
在所述衬底上形成覆盖部分所述鳍片的掩膜层，以露出所述鳍片的顶部；
执行第一离子注入步骤，以对所述鳍片的顶部进行掺杂；
去除所述鳍片的顶部以下的所述掩膜层，以露出所述鳍片的底部；
执行第二离子注入步骤，以同时对所述鳍片的顶部和底部进行掺杂。
可选地，形成所述鳍片的方法包括：
提供衬底并图案化所述衬底，以在所述衬底上形成鳍片图案；
沉积隔离材料层，以覆盖所述鳍片图案；
回蚀刻所述隔离材料层，以形成目标高度的所述鳍片。
可选地，在形成所述鳍片之后，形成所述掩膜层之前，所述方法还包括：
在目标高度的所述鳍片上形成虚拟栅极介电层；
在所述虚拟栅极介电层上形成虚拟栅极；
在所述虚拟栅极的侧壁上形成偏移侧壁。
可选地，形成所述掩膜层的方法包括：
在所述衬底上形成第一掩膜层，以覆盖所述鳍片；
在所述第一掩膜层上形成第二掩膜层并图案化，以露出所述鳍片上方的区域；
以所述第一掩膜层为掩膜蚀刻去除部分所述第二掩膜层，以形成凹槽并露出所述鳍片的顶部。
可选地，所述方法还包括：
去除所述凹槽中的所述第一掩膜层，以露出所述鳍片的底部。
可选地，在所述第二离子注入步骤之后，所述方法还包括：
去除剩余的所述掩膜层；
执行退火步骤。
可选地，所述第一离子注入步骤和所述第二离子注入步骤均为LDD离子注入。
本发明还提供了一种半导体器件，所述半导体器件包括：
衬底；
鳍片，位于所述衬底上；
其中，所述鳍片的顶部和所述鳍片的底部均形成有掺杂离子并且所述鳍片的顶部的掺杂浓度小于所述鳍片的底部的掺杂浓度。
可选地，在所述衬底上还形成有隔离材料层，以覆盖所述鳍片的底部以下的部分。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
根据本发明的所述半导体器件及其制造方法，为了解决所述鳍片的底部的短沟道效应难以控制的问题，对所述鳍片的底部和鳍片的顶部的掺杂浓度进行了改进，使所述鳍片顶部的掺杂浓度高于所述鳍片底部的掺杂浓度，以使所述鳍片底部的浓度较低，从而使所述鳍片底部的短沟道效应更加容易控制，通过所述改进进一步提高器件的性能和可靠性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1K示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能，但是在FinFET器件中存在另外的问题是在FinFET器件中鳍片的底部的短沟道效应难以控制，为此申请人对造成该问题的原因进行了大量的实验和分析，通过分析发现通常鳍片的底部具有较大的尺寸，而且在FinFET器件制备过程中会形成隔离材料层并回蚀刻，以得到目标高度的鳍片，在该工艺中会引起隔离材料层的基点(footing)效应，其中所述基点(footing)效应指高深宽比刻蚀进行到隔离材料层界面时在界面处发生的横向钻蚀现象，从而使得所述鳍片的底部的短沟道效应难以控制。
为此，为了解决上述问题，本申请提供了一种半导体器件的制造方法，包括：
提供衬底，在所述衬底上形成有鳍片；
在所述衬底上形成覆盖部分所述鳍片的掩膜层，以露出所述鳍片的顶部；
执行第一离子注入步骤，以对所述鳍片的顶部进行掺杂；
去除所述鳍片的顶部下方的所述掩膜层，以露出所述鳍片的底部；
执行第二离子注入步骤，以同时对所述鳍片的顶部和所述鳍片的底部进行掺杂。
在本发明中将对鳍片的掺杂分为两个步骤，其中第一离子注入步骤仅对所述鳍片顶部掺杂，而第二离子注入步骤，则是同时对所述鳍片的顶部和底部进行掺杂，通过所述方法可以降低所述鳍片底部的掺杂浓度，并且使鳍片的顶部具有合适的掺杂浓度，使所述鳍片底部的短沟道效应更加容易控制，即使发生隔离材料层的基点效应，鳍片底部的短沟道效应也很容易控制，通过所述改进进一步提高器件的性能和可靠性。
实施例一
为了解决前述的技术问题，提高器件的性能，本发明实施例中提供一种半导体器件的制造方法，如图2所述，所述方法主要包括：
步骤S1：提供衬底，在所述衬底上形成有鳍片；
步骤S2：在所述衬底上形成覆盖部分所述鳍片的掩膜层，以露出所述鳍片的顶部；
步骤S3：执行第一离子注入步骤，以对所述鳍片的顶部进行掺杂；
步骤S4：去除所述鳍片的顶部以下的所述掩膜层，以露出所述鳍片的底部；
步骤S5：执行第二离子注入步骤，以同时对所述鳍片的顶部和底部进行掺杂。
根据本发明的所述半导体器件及其制造方法，为了解决所述鳍片底部的短沟道效应难以控制的问题，对所述鳍片底部和顶部的掺杂浓度进行了改进，使所述鳍片顶部的掺杂浓度高于所述鳍片底部的掺杂浓度，以使所述鳍片底部的浓度较低，从而使所述鳍片底部的短沟道效应更加容易控制，通过所述改进进一步提高器件的性能和可靠性。
具体地，下面参考图1A-图1K对本发明的半导体器件的制造方法做详细描述，其中，图1A-图1K示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
首先，执行步骤一，提供衬底，在所述衬底上形成有鳍片。
具体地，形成所述鳍片的方法包括：
步骤1：提供衬底并图案化所述衬底，以在所述衬底上形成鳍片；
步骤2：沉积隔离材料层，以覆盖所述鳍片；
步骤3：回蚀刻所述隔离材料层，以露出目标高度的鳍片。
在所述步骤1中，如图1A所示，所述衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在衬底上形成多个鳍片结构103，例如，在所述衬底上形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
具体地，所述鳍片结构的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
在所述步骤2中，沉积隔离材料层102，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层102的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
在所述步骤3中，回蚀刻所述隔离材料层，至所述鳍片结构的目标高度，以形成隔离结构，所述隔离结构的顶面低于第一鳍片结构和所述第二鳍片结构的顶面。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。
可选地，在形成所述鳍片之后，在形成所述掩膜层之前，所述方法还包括：
步骤4：在目标高度的所述鳍片上形成虚拟栅极介电层；
步骤5：在所述虚拟栅极介电层上形成虚拟栅极；
步骤6：在所述虚拟栅极的侧壁上形成偏移侧壁。
在所述步骤4中，形成横跨所述鳍片结构的虚拟栅极结构，其中虚拟栅极结构均包括虚拟栅极介电层104和虚拟栅极105，如图1B所示。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片结构(例如第一鳍片结构、第二鳍片结构等)的虚拟栅极结构，是指在鳍片结构的部分的上表面和侧面均形成有虚拟栅极结构，并且该虚拟栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成虚拟栅极介电层和虚拟栅极材料层。
其中，所述虚拟栅极介电层104可以选用常用的氧化物，例如SiO2，所述虚拟栅极材料层可以选用本领域常用的半导体材料，例如可以选用多晶硅等，并不局限于某一种，在此不再一一列举、
所述虚拟栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述栅极材料层，以形成环绕所述鳍片的虚拟栅极105。
在该步骤中图案化所述栅极结构材料层，以形成环绕的虚拟栅极，具体地，在所述栅极结构材料层上形成硬掩膜层106，其中所述掩膜层包括氧化物层、金属硬掩膜层和氧化物硬掩膜层中的一种或多种，然后曝光显影，以形成开口，然后以所述掩膜叠层为掩膜蚀刻所述栅极结构材料层，以形成环绕的虚拟栅极，如图1C所示。
之后，还可选择性地，在所述虚拟栅极的侧壁上形成偏移侧墙107，如图1D所示。
形成所述偏移侧墙107的方法可以选用常规方法，并不局限于某一种，在此不再赘述。
执行步骤二，在所述衬底上形成覆盖部分所述鳍片的掩膜层，以露出所述鳍片的顶部。
具体地，形成所述掩膜层的方法包括：
步骤1：在所述衬底上形成第一掩膜层，以覆盖所述鳍片；
步骤2：在所述第一掩膜层上形成第二掩膜层并图案化，以露出所述鳍片上方的区域；
步骤3：以所述第一掩膜层为掩膜蚀刻去除部分所述第二掩膜层，以形成凹槽并露出所述鳍片的顶部。
具体地，在所述步骤1中，如图1E所示，在所述衬底上形成第一掩膜层，所述第一掩膜层的顶部高于所述鳍片的顶部，以完全覆盖所述鳍片，并填充所述鳍片之间的间隙。
其中，所述第一掩膜层选用含硅的底部抗反射涂层(Si-BARC)，所述含硅的底部抗反射涂层(Si-BARC)可以通过旋涂的方法形成。
在所述步骤2中，在所述第一掩膜层上形成第二掩膜层，其中，所述第二掩膜层可以选用光刻胶层。
在该步骤中对所述第二掩膜层进行图案化，以形成开口并露出所述鳍片上方的区域，如图1F所示。
其中，所述第二掩膜层选用光刻胶时，则通过曝光、显影等步骤形成所述开口。
在所述步骤3中，在该步骤中选用干法蚀刻形成所述凹槽，如图1G所示，并且在干法蚀刻中可以选用CF4、CHF3另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF410-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。在形成所述凹槽之后露出所述鳍片的顶部。
执行步骤三，执行第一离子注入步骤，以对所述鳍片的顶部进行掺杂。
具体地，如图1H所示，所述第一离子注入步骤为LDD离子注入，例如对所述鳍片的顶部进行N型掺杂，所述N型掺杂剂包括P、As、Sb；或者对所述鳍片的顶部进行P型掺杂，所述P型掺杂剂包括B和BF和In。
在所述第一离子注入步骤中离子注入能量为1kev-10kev，注入的离子剂量为5×1014-5×1016原子/cm2。在该步骤中所述离子注入的注入角度为小于60°，其中所述注入角度是指离子注入方向和竖直方向之间的夹角，通过倾斜离子注入的方式对所述鳍片的顶部进行掺杂。
执行步骤四，去除所述鳍片的顶部下方的所述掩膜层，以露出所述鳍片的底部。
具体地，如图1I所示，去除所述凹槽中的所述第一掩膜层，以露出所述鳍片的底部。
在本发明中可以通过干法或者湿法蚀刻去除所述第一掩膜层，去除方法并不局限于某一种。
其中在该步骤中去除所述第一掩膜层露出目标高度的鳍片，可选地，去除所述第一掩膜层之后露出所述隔离材料层。
执行步骤五，执行第二离子注入步骤，以同时对所述鳍片的顶部和底部进行掺杂。
具体地，如图1J所示，所述第二离子注入步骤为LDD离子注入，例如对所述鳍片的顶部进行N型掺杂，所述N型掺杂剂包括P、As、Sb；或者对所述鳍片的顶部进行P型掺杂，所述P型掺杂剂包括B和BF和In。
其中，所述第一离子注入步骤和第二离子注入步骤的离子注入种类相同，均为N型或P型；
或者所述第一离子注入步骤和第二离子注入步骤中注入同一离子，例如均为P离子。
可选地，所述第二离子注入步骤中离子注入能量大于所述第一离子注入步骤，但所述第二离子注入步骤中离子注入剂量小于所述第一离子注入步骤，例如在所述第二离子注入步骤中离子注入能量为5kev-20kev，注入的离子剂量为1×1012-1×1015原子/cm2。
在该步骤中所述离子注入的注入角度为小于60°，其中所述注入角度是指离子注入方向和竖直方向之间的夹角，通过倾斜离子注入的方式对所述鳍片的顶部进行掺杂。
在本发明中将对鳍片的掺杂分为两个步骤，其中第一离子注入步骤仅对所述鳍片的顶部掺杂，而第二离子注入步骤，则是同时对所述鳍片的顶部和底部进行掺杂，通过所述方法可以降低所述鳍片底部的掺杂浓度，并且使鳍片的顶部具有合适的掺杂浓度，使所述鳍片底部的短沟道效应更加容易控制
执行步骤六，去除剩余的掩膜层；执行退火步骤。
具体地，如图1K所示，去除剩余的第一掩膜层和第二掩膜层，以露出所述隔离材料层。
其中，所述退火工艺的温度为200～850度，所述退火工艺的时间为1～6小时。
所述方法还进一步包括：
步骤A：在所述衬底上形成第一层间介电层，所述第一层间介电层与所述虚拟栅极的顶面齐平。
在一个示例中，形成覆盖虚拟栅极的第一层间介电层，执行化学机械研磨以研磨第一层间介电层，直至露出虚拟栅极的顶面。
形成第一层间介电层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。第一层间介电层可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，第一层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
最终形成的第一层间介电层的顶面和虚拟栅极的顶面齐平。
步骤B：去除所述虚拟栅极并且形成金属栅极结构。
具体地，在所述虚拟栅极上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以形成图案化的光刻胶层。
以所述图案化的光刻胶层为掩膜，蚀刻去除所述第一鳍片和所述第二鳍片上的虚拟栅极。
其中，可以使用干法蚀刻或者湿法蚀刻的方法去除所述栅极材料层，较佳地，可以使用干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分钟。
接着，去除所述图案化的光刻胶层。
可以使用干法刻蚀或者湿法刻蚀或者它们的组合去除所述图案化的光刻胶层。
干法刻蚀可以是灰化的方法，灰化的方法是使用包含氧基或氧离子的等离子气体来去除光刻胶层，灰化过程一般在高温下进行，例如灰化温度可以为80～300℃。
湿法刻蚀可以使用包括SPM溶液的刻蚀剂，SPM溶液包括硫酸(H2SO4)和双氧水(H2O2)混合溶液。
步骤C：去除所述虚拟栅极介电层。
可以使用对虚拟栅极介电层具有高的蚀刻选择性，以实现对虚拟栅极介电层的去除。
在一个示例中，在该步骤中以稀释的氢氟酸DHF(其中包含HF、H2O2以及H2O)湿法去除剩余的所述虚拟栅极介电层。其中，所述DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
步骤D，在所述露出的所述第一鳍片和所述第二鳍片的表面形成界面层，在所述栅极沟槽的底部和侧壁上形成高k介电层。
其中，所述界面层可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。
可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
界面层的厚度可根据实际工艺需要进行合理设定，例如，界面层的厚度范围可以为5埃至10埃。
示例性地，可以使用化学氧化的方法形成该界面层，形成的界面层的材料可以包括氧化硅。
特别的使用SC-1或臭氧(Ozone)处理液的方法来化学氧化形成该界面层。
在使用SC-1的实施例中，SC-1是由NH4OH-H2O2-H2O组成，其比例可以是(1:1:5)-(1:2:7)，反应的温度可以是50-80摄氏度。
在使用Ozone处理液的实施例中，反应条件包括使用O3和去离子水反应可以是在常温下进行。
随后，进行常规的金属栅极工艺，包括：在所述栅极沟槽的底部和侧壁上形成高k介电层，其中所述高k介电层横跨所述第一鳍片和所述第二鳍片。
高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层。
高k介电层的厚度范围为10埃至30埃，也可以为其他适合的厚度。
随后进行还包括在高k介电层上形成覆盖层、扩散阻挡层、P型功函数层、N型功函数层以及填充栅电极层的步骤，在此不做一一赘述。
至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。
根据本发明的所述半导体器件及其制造方法，为了解决所述鳍片底部的短沟道效应难以控制的问题，对所述鳍片底部和顶部的掺杂浓度进行了改进，使所述鳍片顶部的掺杂浓度高于所述鳍片底部的掺杂浓度，以使所述鳍片底部的浓度较低，从而使所述鳍片底部的短沟道效应更加容易控制，通过所述改进进一步提高器件的性能和可靠性。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
衬底；
鳍片，位于所述衬底上；
其中，鳍片的顶部和鳍片的底部均形成有掺杂离子并且所述鳍片的顶部的掺杂浓度小于所述鳍片的底部的掺杂浓度。
其中，在所述衬底上还形成有隔离材料层，以覆盖所述鳍片的底部以下的部分。
所述衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在衬底上形成有多个鳍片结构103，例如，在所述衬底上形成有第一鳍片结构和第二鳍片结构，鳍片结构的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片结构组，鳍片结构的长度也可不相同。
所述隔离材料层102的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
其中，所述鳍片的顶部的掺杂浓度小于所述鳍片的底部的掺杂浓度。
通过所述设置可以降低所述鳍片底部的掺杂浓度，并且使鳍片的顶部具有合适的掺杂浓度，使所述鳍片底部的短沟道效应更加容易控制
在所述鳍片上形成有金属栅极结构，所述金属栅极结构包括在所述鳍片表面形成的界面层和高k介电层。
其中，所述界面层可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。
可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
界面层的厚度可根据实际工艺需要进行合理设定，例如，界面层的厚度范围可以为5埃至10埃。
示例性地，可以使用化学氧化的方法形成该界面层，形成的界面层的材料可以包括氧化硅。
特别的使用SC-1或臭氧(Ozone)处理液的方法来化学氧化形成该界面层。
高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层。
高k介电层的厚度范围为10埃至30埃，也可以为其他适合的厚度。
在高k介电层上形成有覆盖层、扩散阻挡层、P型功函数层、N型功函数层以及填充栅电极层的步骤，在此不做一一赘述。
本发明所述半导体器件通过实施例一中所述方法制备得到，因此具有实施例一中所述的全部优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的晶片，或根据实施例一所述的半导体器件的制造方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体的中间产品，例如：具有该集成电路的手机主板等。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器，在半导体器件中所述鳍片的顶部的掺杂浓度高于所述鳍片底部的掺杂浓度，以使所述鳍片底部的浓度较低，从而使所述鳍片底部的短沟道效应更加容易控制，通过所述改进进一步提高器件的性能和可靠性。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供衬底，在所述衬底上形成有鳍片；
在所述衬底上形成覆盖部分所述鳍片的掩膜层，以露出所述鳍片的顶部；
执行第一离子注入步骤，以对所述鳍片的顶部进行掺杂；
去除所述鳍片的顶部以下的所述掩膜层，以露出所述鳍片的底部；
执行第二离子注入步骤，以同时对所述鳍片的顶部和底部进行掺杂；
所述第一离子注入步骤和所述第二离子注入步骤均为LDD离子注入，所述第一离子注入步骤和第二离子注入步骤的离子注入种类相同。
2.根据权利要求1所述的制造方法，其特征在于，形成所述鳍片的方法包括：
提供衬底并图案化所述衬底，以在所述衬底上形成鳍片图案；
沉积隔离材料层，以覆盖所述鳍片图案；
回蚀刻所述隔离材料层，以形成目标高度的所述鳍片。
3.根据权利要求2所述的制造方法，其特征在于，在形成所述鳍片之后，形成所述掩膜层之前，所述方法还包括：
在目标高度的所述鳍片上形成虚拟栅极介电层；
在所述虚拟栅极介电层上形成虚拟栅极；
在所述虚拟栅极的侧壁上形成偏移侧壁。
4.根据权利要求1所述的制造方法，其特征在于，形成所述掩膜层的方法包括：
在所述衬底上形成第一掩膜层，以覆盖所述鳍片；
在所述第一掩膜层上形成第二掩膜层并图案化，以露出所述鳍片上方的区域；
以所述第一掩膜层为掩膜蚀刻去除部分所述第二掩膜层，以形成凹槽并露出所述鳍片的顶部。
5.根据权利要求4所述的制造方法，其特征在于，所述方法还包括：
去除所述凹槽底部的所述第一掩膜层，以露出所述鳍片的底部。
6.根据权利要求1所述的制造方法，其特征在于，在所述第二离子注入步骤之后，所述方法还包括：
去除剩余的所述掩膜层；
执行退火步骤。
7.根据权利要求1所述的制造方法，其特征在于，所述第一离子注入步骤和所述第二离子注入步骤均为LDD离子注入。
8.一种采用权利要求1-7之一所述的制造方法制造的半导体器件，其特征在于，所述半导体器件包括：
衬底；
鳍片，位于所述衬底上；
其中，所述鳍片的顶部和所述鳍片的底部均形成有掺杂离子并且所述鳍片的顶部的掺杂浓度大于所述鳍片的底部的掺杂浓度。
9.根据权利要求8所述的半导体器件，其特征在于，在所述衬底上还形成有隔离材料层，以覆盖所述鳍片的底部以下的部分。
10.一种电子装置，其特征在于，所述电子装置包括权利要求8至9之一所述的半导体器件。
CN201810045776.3A 2018-01-17 2018-01-17 一种半导体器件及其制造方法、电子装置 Active CN110047927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810045776.3A CN110047927B (zh) 2018-01-17 2018-01-17 一种半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810045776.3A CN110047927B (zh) 2018-01-17 2018-01-17 一种半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN110047927A CN110047927A (zh) 2019-07-23
CN110047927B true CN110047927B (zh) 2022-06-28

Family

ID=67273574

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810045776.3A Active CN110047927B (zh) 2018-01-17 2018-01-17 一种半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN110047927B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107072A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 一种多栅极场效应晶体管器件的制造方法
CN105870185A (zh) * 2015-02-06 2016-08-17 三星电子株式会社 半导体器件
CN106158962A (zh) * 2014-10-03 2016-11-23 台湾积体电路制造股份有限公司 FinFET和形成FinFET的方法
CN106328527A (zh) * 2015-06-30 2017-01-11 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107275400A (zh) * 2016-04-06 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999792B2 (en) * 2013-03-15 2015-04-07 Qualcomm Incorporated Fin-type semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107072A (zh) * 2011-11-11 2013-05-15 中芯国际集成电路制造(上海)有限公司 一种多栅极场效应晶体管器件的制造方法
CN106158962A (zh) * 2014-10-03 2016-11-23 台湾积体电路制造股份有限公司 FinFET和形成FinFET的方法
CN105870185A (zh) * 2015-02-06 2016-08-17 三星电子株式会社 半导体器件
CN106328527A (zh) * 2015-06-30 2017-01-11 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107275400A (zh) * 2016-04-06 2017-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN110047927A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
US11024627B2 (en) High-K metal gate transistor structure and fabrication method thereof
US9276089B2 (en) FinFETs and methods for forming the same
CN106373924B (zh) 半导体结构的形成方法
US20050127459A1 (en) Novel gate structure and method of forming the gate dielectric with mini-spacer
KR20140101259A (ko) 감소된 기생 캐패시턴스를 갖는 ｆⅰｎｆｅｔ 및 그 형성방법
US11101178B2 (en) Semiconductor integrated circuit
US11895836B2 (en) Anti-dishing structure for embedded memory
KR20150042055A (ko) 반도체 소자의 제조방법
CN106952816B (zh) 鳍式晶体管的形成方法
CN107731738A (zh) 半导体结构的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
TWI624032B (zh) 半導體元件及其製造方法
TW201725612A (zh) 半導體元件及其形成方法
CN110648916B (zh) 一种半导体器件及其制造方法、电子装置
CN107919282B (zh) 一种半导体器件及其制造方法和电子装置
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
CN109037154B (zh) 一种半导体器件的制造方法
CN108807377B (zh) 半导体器件及其形成方法
CN110047927B (zh) 一种半导体器件及其制造方法、电子装置
CN110047755B (zh) 一种半导体器件的制造方法
CN106409765B (zh) 半导体结构及其形成方法
JP4082280B2 (ja) 半導体装置およびその製造方法
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN110491836B (zh) 一种半导体器件及其制造方法、电子装置
CN109285876B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant