CN110491836B - 一种半导体器件及其制造方法、电子装置 - Google Patents

一种半导体器件及其制造方法、电子装置 Download PDF

Info

Publication number
CN110491836B
CN110491836B CN201810463658.4A CN201810463658A CN110491836B CN 110491836 B CN110491836 B CN 110491836B CN 201810463658 A CN201810463658 A CN 201810463658A CN 110491836 B CN110491836 B CN 110491836B
Authority
CN
China
Prior art keywords
fins
layer
substrate
fin
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810463658.4A
Other languages
English (en)
Other versions
CN110491836A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810463658.4A priority Critical patent/CN110491836B/zh
Publication of CN110491836A publication Critical patent/CN110491836A/zh
Application granted granted Critical
Publication of CN110491836B publication Critical patent/CN110491836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法、电子装置。所述方法包括：提供衬底，在所述衬底上由内至外形成有若干鳍片；去除所述衬底上最外侧的所述鳍片，以在去除所述鳍片的区域形成凹槽；至少在所述凹槽顶部的水平表面上形成停止层；形成绝缘材料层，以填充所述凹槽并覆盖所述鳍片；回蚀刻所述绝缘材料层至所述停止层。根据本发明的所述半导体器件的制造方法，为了解决在FinFET器件中鳍片的高度不均一的问题，在形成鳍片之后去除最外侧的鳍片以形成凹槽，然后选用绝缘材料填充所述凹槽，通过所述方法可以避免隔离材料层的负载效应(loading effect)，以得到高度均一的鳍片，进一步提高FinFET器件的性能和良率。

Description

一种半导体器件及其制造方法、电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
金属氧化物半导体场效晶体管(MOSFET)是一种可以应用在模拟电路与数字电路的场效晶体管，典型的MOSFET器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域 (LDD区域)，由于制造成本低廉与使用面积较小、高整合度的优势，在大型集成电路(Large-Scale Integrated Circuits,LSI)或是超大型集成电路(VeryLarge-Scale Integrated Circuits,VLSI)的领域里得到广泛应用。
随着半导体集成电路制造工艺的日益进步，过去数十年来，为了获得性能更高的电路，MOSFET的尺寸不断地变小，因为越小的 MOSFET会使其沟道长度减少，让沟道的等效电阻也减少，可以让更多电流通过，MOSFET的尺寸变小也意味着栅极面积减少，进而可以降低等效的栅极电容。
MOSFET尺寸缩小可以带来很多益处，但同时也造成了很多负面效应，例如在上述MOSFET器件的制备过程中，由于器件尺寸的缩小，所用的栅极介电层、栅材料层的尺寸也必然的减小，从而造成源极/漏极离子掺杂区域之间形成沟道也进一步减小，不可避免的存在比较严重的短沟道效应，在源漏区形成较大的寄生电容，导致越来越大的漏电，功耗大幅度增加，且抗击穿能力下降。
相对于现有的平面晶体管，所述FinFET器件在沟道控制以及降低短沟道效应等方面具有更加优越的性能；平面栅极结构设置于所述沟道上方，而在FinFET中所述栅极环绕所述鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
在FinFET器件中鳍片的高度对于器件的性能是至关重要的，而目前工艺中制备的所述FinFET器件中鳍片的高度并不均一，影响了器件的性能。
鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供了一种半导体器件的制造方法，所述方法包括：
提供衬底，在所述衬底上由内至外形成有若干鳍片；
去除所述衬底上最外侧的所述鳍片，以在去除所述鳍片的区域形成凹槽；
至少在所述凹槽顶部的水平表面上形成停止层；
形成绝缘材料层，以填充所述凹槽并覆盖所述鳍片；
回蚀刻所述绝缘材料层至所述停止层。
可选地，在所述衬底表面和所述凹槽表面形成所述停止层，以覆盖剩余的所述鳍片。
可选地，在回蚀刻所述绝缘材料层至所述停止层之后，所述方法还进一步包括去除剩余的所述鳍片上和所述衬底表面上的所述停止层的步骤。
可选地，形成所述鳍片的方法包括：
提供衬底并图案化所述衬底，以在所述衬底上形成鳍片；
沉积隔离材料层，以覆盖所述鳍片；
回蚀刻所述隔离材料层，以露出目标高度的鳍片。
可选地，在沉积所述隔离材料层之前，所述方法还包括在所述衬底和所述鳍片表面形成衬垫层的步骤。
可选地，在回蚀刻所述隔离材料层的同时或之后，去除露出的所述鳍片表面的所述衬垫层。
可选地，去除所述衬底上最外侧的所述鳍片的步骤包括：
蚀刻所述衬底上最外侧的所述鳍片至所述隔离材料层以下、所述衬底以上，以在所述隔离材料层中形成所述凹槽。
可选地，所述衬底包括有源区，剩余的所述鳍片位于所述有源区内。
本发明还提供了一种半导体器件，所述半导体器件通过上述的制造方法制备。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
根据本发明的所述半导体器件的制造方法，为了解决在FinFET 器件中鳍片的高度不均一的问题，在形成鳍片之后去除最外侧的鳍片以形成凹槽，然后选用绝缘材料填充所述凹槽，通过所述方法可以避免隔离材料层的负载效应(loading effect)，以得到高度均一的鳍片，进一步提高FinFET器件的性能和良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1H示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；
图2示出了本发明一个实施方式的半导体器件的制造方法的工艺流程图；
图3示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在... 下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/ 或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和 /或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
目前工艺制备得到的FinFET器件中鳍片的高度通常不均一，为此申请人对造成该问题的原因进行了大量的实验和分析，通过分析发现造成鳍片高度不均一的原因是隔离材料层的负载效应(loading effect)，所谓负载效应是指在FinFET器件制备过程中通常先形成鳍片，然后沉积隔离材料层以覆盖所述鳍片，然后回蚀刻所述鳍片以露出目标高度的鳍片，但是在回蚀刻的过程中由于隔离材料层的负载效应(loading effect)使得隔离材料层整体呈凹槽状态，即在所述隔离材料层的中心区域形成凹陷，厚度较薄，露出的鳍片高度较大，而在周边区域所述隔离材料层的厚度较大，露出的鳍片高度较小，因此造成了鳍片高度不均一的情况。
为了解决上述技术问题，发明人提供了一种半导体器件的制造方法，所述方法包括：
提供衬底，在所述衬底上由内至外形成有若干鳍片；
去除所述衬底上最外侧的所述鳍片，以在去除所述鳍片的区域形成凹槽；
至少在所述凹槽顶部的水平表面上形成停止层；
形成绝缘材料层，以填充所述凹槽并覆盖所述鳍片；
回蚀刻所述绝缘材料层至所述停止层。
根据本发明的所述半导体器件的制造方法，为了解决在FinFET 器件中鳍片的高度不均一的问题，在形成鳍片之后去除最外侧的鳍片以形成凹槽，然后选用绝缘材料填充所述凹槽，通过所述方法可以避免隔离材料层的负载效应(loading effect)，以得到高度均一的鳍片，进一步提高FinFET器件的性能和良率。
实施例一
为了解决前述的技术问题，提高器件的性能，本发明实施例中提供一种半导体器件的制造方法，如图2所述，所述方法主要包括：
步骤S1：提供衬底，在所述衬底上由内至外形成有若干鳍片；
步骤S2：去除所述衬底上最外侧的所述鳍片，以在去除所述鳍片的区域形成凹槽；
步骤S3：至少在所述凹槽顶部的水平表面上形成停止层；
步骤S4：形成绝缘材料层，以填充所述凹槽并覆盖所述鳍片；
步骤S5：回蚀刻所述绝缘材料层至所述停止层。
具体地，下面参考图1A-图1H对本发明的半导体器件的制造方法做详细描述，其中，图1A-图1H示出了本发明一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图。
首先，执行步骤一，提供衬底，在所述衬底上由内至外形成有若干鳍片。
具体地，形成所述鳍片的方法包括：
步骤1：提供半导体衬底并图案化所述半导体衬底，以在所述半导体衬底上形成鳍片；
步骤2：沉积隔离材料层，以覆盖所述鳍片；
步骤3：回蚀刻所述隔离材料层，以露出目标高度的鳍片。
在所述步骤1中，如图1A所示，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅 (SiGeOI)以及绝缘体上锗(GeOI)等。
可选地，所述衬底包括有源区和位于所述有源区周围环绕所述有源区的周围区。
在半导体衬底上形成多个鳍片102，例如，在有源区和周围区中均形成有若干高度相同的鳍片，所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层，在该实施例中所述硬掩膜层选用氮化物；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片。
在本发明中若干所述鳍片包括若干行和若干列，以形成鳍片阵列，其中所述鳍片阵列的形状并不局限于某一种，例如所述鳍片阵列可以为正方形、长方形、圆形或多边形等。
形成衬垫层103，以覆盖半导体衬底的表面、鳍片的侧壁以及所述硬掩膜层的侧壁和顶部。
具体地，在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫层103。
其中，通过调节所述衬垫层103的厚度还可以调节所述台阶形鳍片的上部的阈值电压。
在所述步骤2中，沉积隔离材料层104，以完全填充鳍片之间的间隙，如图1B所示。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离材料层104的材料可以选择氧化物，例如高深宽比工艺(HARP)氧化物，具体可以为氧化硅。
在所述步骤3中，回蚀刻所述隔离材料层104，至所述鳍片的目标高度，以形成隔离结构，所述隔离结构的顶面低于所述鳍片的顶面。具体地，回蚀刻所述隔离材料层104，以露出部分所述鳍片，进而形成具有特定高度的鳍片，如图1C所示。
可选地，在回蚀刻所述隔离材料层的同时或之后，去除露出的所述鳍片表面的所述衬垫层，如图1C所示。
在该回蚀刻步骤中由于隔离材料层的负载效应(loading effect) 造成了鳍片高度不均一的情况。
为了解决该问题，执行以下步骤：
执行步骤二，去除所述衬底上最外侧的所述鳍片，以在去除所述鳍片的区域形成凹槽。
在本发明的一具体实施例中为了更好地保护不需要去除的鳍片，可以在所述隔离材料层和所述鳍片上形成覆盖层。
具体地，在该步骤中在所述鳍片和所述隔离材料层上沉积无定型硅材料层(amorphous-Si)，以作为覆盖层，在后续去除最外侧的所述鳍片的工艺中作为保护层。
其中，所述无定型硅材料层的厚度为800～1000埃。
然后去除所述衬底上最外侧的所述鳍片，以得到目标鳍片，该目标鳍片位于有源区内。
具体地，去除所述衬底上最外侧的所述鳍片的步骤包括：
步骤1：在所述衬底上形成掩膜层，以覆盖所述鳍片；
步骤2：图案化所述掩膜层，以露出所述衬底上最外侧的所述鳍片；
步骤3：蚀刻去除露出的所述鳍片。
具体地，在所述步骤1中，在所述半导体衬底上形成掩膜层，所述掩膜层的顶部高于所述鳍片的顶部，以完全覆盖所述鳍片，并填充所述鳍片之间的间隙。
其中，所述掩膜层选用光刻胶层，所述光刻胶层可以通过旋涂的方法形成。
在所述步骤2中，对所述光刻胶层进行曝光、显影，以形成开口并露出最外侧的所述鳍片。
在本发明中若干所述鳍片包括若干行和若干列，以形成鳍片阵列，所述最外侧的鳍片是指所述鳍片阵列最外围的鳍片，位于最边缘的鳍片。
在所述步骤3中，在该步骤中选用干法蚀刻形成所述凹槽，如图 1D所示，并去除所述凹槽中的最外侧的所述鳍片，并且在干法蚀刻中可以选用CF4、CHF3另外加上N2、CO2、O2中的一种作为蚀刻气氛，其中气体流量为CF4 10-200sccm，CHF310-200sccm，N2或CO2或O210-400sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
为了解决鳍片高度不均一的问题，在制备过程中制备数目更多的鳍片，例如制备目标鳍片和目标鳍片周围的、位于最外侧的虚拟鳍片，然后将最外侧高度较小的鳍片去除，以保证鳍片的高度均一。
执行步骤三，至少在所述凹槽顶部的水平表面上形成停止层。
例如，在所述衬底表面和所述凹槽表面形成所述停止层105，以覆盖剩余的所述鳍片，如图1E所示。
可选地，所述停止层105选用氮化物，例如选用氮化硅。
其中，所述停止层105用于后续绝缘层平坦化或回蚀刻步骤中的平坦化或蚀刻终点。
执行步骤四，形成绝缘材料层，以填充所述凹槽并覆盖所述鳍片；回蚀刻所述绝缘材料层至所述停止层。
具体地，去除最外侧的所述鳍片之后，所述方法还包括：
步骤1：沉积绝缘材料层106，以覆盖所述鳍片；
步骤2：回蚀刻所述绝缘材料层106至所述停止层；
步骤3：去除所述停止层；
步骤4：在所述鳍片上形成虚拟栅极。
在所述步骤1中，如图1F所示，沉积绝缘材料层106，以填充所述凹槽和所述鳍片之间的间隙并完全覆盖所述鳍片。
形成绝缘材料层106可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。绝缘材料层106可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体 (HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃 (spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
在本发明的一个实施例中，绝缘材料层106选用氧化硅。
在所述步骤2中，回蚀刻所述绝缘材料层106至所述停止层，以去除所述停止层以上的所述绝缘材料层106，露出所述鳍片，如图1G 所示。
在所述步骤3中，选用干法蚀刻或湿法蚀刻露出的去除所述停止层，例如选用与所述绝缘材料层和所述栅极介电层具有较大蚀刻选择比的方法去除所述停止层，如图1H所示。
根据本发明的所述半导体器件的制造方法，在形成鳍片之后去除最外侧的鳍片以形成凹槽，然后选用绝缘材料填充所述凹槽，通过所述方法可以避免由于隔离材料层的负载效应(loading effect)，以得到高度均一的鳍片，进一步提高FinFET器件的性能和良率。
在所述步骤4中，形成横跨所述鳍片的虚拟栅极。
需要指出的是，本发明中所使用的术语“横跨”，例如横跨鳍片的虚拟栅极结构，是指在鳍片的部分的上表面和侧面均形成有虚拟栅极结构，并且该虚拟栅极结构还形成在半导体衬底的部分表面上。
在一个示例中，可先在半导体衬底上依次沉积形成虚拟栅极材料层。
所述虚拟栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述栅极材料层，以形成环绕所述鳍片的虚拟栅极。
在该步骤中图案化所述栅极结构材料层，以形成环绕的虚拟栅极，具体地，在所述栅极结构材料层上形成硬掩膜层，其中所述掩膜层包括氧化物层、金属硬掩膜层和氧化物硬掩膜层中的一种或多种，然后曝光显影，以形成开口，然后以所述掩膜叠层为掩膜蚀刻所述栅极结构材料层，以形成环绕的虚拟栅极。
之后，还可选择性地，在所述虚拟栅极的侧壁上形成偏移侧墙。
形成所述偏移侧墙的方法可以选用常规方法，并不局限于某一种，在此不再赘述。
所述方法还进一步包括形成金属栅极的步骤，具体包括：
步骤A：在所述半导体衬底上形成层间介电层，所述层间介电层与所述虚拟栅极的顶面齐平。
在一个示例中，形成覆盖虚拟栅极的层间介电层，执行化学机械研磨研磨层间介电层，直至露出虚拟栅极的顶面。
形成层间介电层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。层间介电层可为氧化硅层，包括利用热化学气相沉积(thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
最终形成的层间介电层的顶面和虚拟栅极的顶面齐平。
步骤B：去除所述虚拟栅极并且形成金属栅极结构。
具体地，在该步骤中形成图案化的光刻胶层，蚀刻去除所述虚拟栅极。
具体地，在所述虚拟栅极上形成光刻胶层，并对所述光刻胶层进行曝光、显影，以形成图案化的光刻胶层。
以所述图案化的光刻胶层为掩膜，蚀刻去除所述鳍片上的虚拟栅极。
其中，可以使用干法蚀刻或者湿法蚀刻的方法去除所述栅极材料层，较佳地，可以使用干法蚀刻，所述干法蚀刻的工艺参数包括：蚀刻气体HBr的流量为20-500sccm，压力为2-40mTorr，功率为 100-2000W，其中mTorr代表毫毫米汞柱，sccm代表立方厘米/分钟。
接着，去除所述图案化的光刻胶层。
可以使用干法刻蚀或者湿法刻蚀或者它们的组合去除所述图案化的光刻胶层。
干法刻蚀可以是灰化的方法，灰化的方法是使用包含氧基或氧离子的等离子气体来去除光刻胶层，灰化过程一般在高温下进行，例如灰化温度可以为80～300℃。
湿法刻蚀可以使用包括SPM溶液的刻蚀剂，SPM溶液包括硫酸 (H2SO4)和双氧水(H2O2)混合溶液。
步骤C：去除所述栅极介电层。
可以使用对栅极介电层具有高的蚀刻选择性，以实现对栅极介电层的去除。
在一个示例中，在该步骤中以稀释的氢氟酸DHF(其中包含HF、 H2O2以及H2O)湿法去除剩余的所述虚拟栅极介电层。其中，所述 DHF的浓度并没严格限制，在本发明中优选HF:H2O2:H2O＝0.1-1.5:1:5。
步骤D，在所述露出的所述鳍片的表面形成界面层，在所述栅极沟槽的底部和侧壁上形成高k介电层。
其中，所述界面层可以为热氧化层、氮的氧化物层、化学氧化层或者其他适合的薄膜层。
可以采用热氧化、化学氧化、化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成界面层。
界面层的厚度可根据实际工艺需要进行合理设定，例如，界面层的厚度范围可以为5埃至10埃。
示例性地，可以使用化学氧化的方法形成该界面层，形成的界面层的材料可以包括氧化硅。
特别的使用SC-1或臭氧(Ozone)处理液的方法来化学氧化形成该界面层。
在使用SC-1的实施例中，SC-1是由NH4OH-H2O2-H2O组成，其比例可以是(1:1:5)-(1:2:7)，反应的温度可以是50-80摄氏度。
在使用Ozone处理液的实施例中，反应条件包括使用O3和去离子水反应可以是在常温下进行。
随后，进行常规的金属栅极工艺，包括：在所述栅极沟槽的底部和侧壁上形成高k介电层，其中所述高k介电层横跨所述鳍片。
高k介电层的k值(介电常数)通常为3.9以上，其构成材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，较佳地是氧化铪、氧化锆或氧化铝。可以采用化学气相沉积法(CVD)、原子层沉积法(ALD)或者物理气相沉积法(PVD)等适合的工艺形成高k介电层。
高k介电层的厚度范围为10埃至30埃，也可以为其他适合的厚度。
随后进行还包括在高k介电层上形成覆盖层、扩散阻挡层、P型功函数层、N型功函数层以及填充栅电极层的步骤，在此不做一一赘述。
至此完成了对本发明的半导体器件的制造方法的详细描述，对于完整的器件的制作还可能需要其他的工艺步骤，在此不做赘述。
实施例二
本发明还提供了一种半导体器件，所述半导体器件选用实施例一所述的方法制备。
所述半导体器件包括：
半导体衬底，所述半导体衬底上形成有若干高度均一的鳍片。
可选地，在所述鳍片的外侧形成有去除最外侧虚拟鳍片后形成的凹槽，在所述凹槽中填充有绝缘材料层。
其中，如图1H所示，所述半导体衬底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
可选地，所述衬底包括有源区和位于所述有源区周围环绕所述有源区的周围区。
在半导体衬底上形成多个鳍片102，例如，在有源区和周围区中均形成有若干高度相同的鳍片，所述鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
所述器件还形成有衬垫层103，以覆盖半导体衬底的表面、鳍片的侧壁以及所述硬掩膜层的侧壁和顶部。
具体地，在一个实施例中，采用现场蒸汽生成工艺(ISSG)形成衬垫层103。
其中，通过调节所述衬垫层103的厚度还可以调节所述台阶形鳍片的上部的阈值电压。
在所述半导体衬底上形成有覆盖部分所述鳍片的隔离材料层 104，以完全填充鳍片之间的间隙，进而形成具有特定高度的鳍片。隔离材料层104的材料可以选择氧化物，例如高深宽比工艺(HARP) 氧化物，具体可以为氧化硅。
所述器件还包括去除所述衬底上最外侧的所述鳍片之后形成的凹槽。
在所述凹槽中沉积有绝缘材料层106，形成绝缘材料层106可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺。绝缘材料层106可为氧化硅层，包括利用热化学气相沉积 (thermal CVD)制造工艺或高密度等离子体(HDP)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，层间介电层也可以是掺杂硼或掺杂磷的自旋涂布式玻璃(spin-on-glass，SOG)、掺杂磷的四乙氧基硅烷(PTEOS)或掺杂硼的四乙氧基硅烷(BTEOS)。其厚度并不局限于某一数值。
在本发明的一个实施例中，绝缘材料层106选用氧化硅。
本发明的所述半导体器件中所有的鳍片高度均一，因此具有更好的性能和良率。
实施例三
本发明还提供了一种电子装置，包括实施例二所述的半导体器件，所述半导体器件根据实施例一所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供衬底并图案化所述衬底，以在所述衬底上形成鳍片；
沉积隔离材料层，以覆盖所述鳍片；
回蚀刻所述隔离材料层，以在所述衬底上由内至外形成目标高度的若干鳍片；
去除所述衬底上最外侧的所述鳍片，以在去除所述鳍片的区域形成凹槽，以消除隔离材料层的负载效应得到高度均一的鳍片；
至少在所述凹槽顶部的水平表面上形成停止层；
形成绝缘材料层，以填充所述凹槽并覆盖所述鳍片；
回蚀刻所述绝缘材料层至所述停止层。
2.根据权利要求1所述的制造方法，其特征在于，在所述衬底表面和所述凹槽表面形成所述停止层，以覆盖剩余的所述鳍片。
3.根据权利要求2所述的制造方法，其特征在于，在回蚀刻所述绝缘材料层至所述停止层之后，所述方法还进一步包括去除剩余的所述鳍片上和所述衬底表面上的所述停止层的步骤。
4.根据权利要求1所述的制造方法，其特征在于，在沉积所述隔离材料层之前，所述方法还包括在所述衬底和所述鳍片表面形成衬垫层的步骤。
5.根据权利要求4所述的制造方法，其特征在于，在回蚀刻所述隔离材料层的同时或之后，去除露出的所述鳍片表面的所述衬垫层。
6.根据权利要求1所述的制造方法，其特征在于，去除所述衬底上最外侧的所述鳍片的步骤包括：
蚀刻所述衬底上最外侧的所述鳍片至所述隔离材料层以下、所述衬底以上，以在所述隔离材料层中形成所述凹槽。
7.根据权利要求1所述的制造方法，其特征在于，所述衬底包括有源区，剩余的所述鳍片位于所述有源区内。
8.一种半导体器件，其特征在于，所述半导体器件通过权利要求1至7之一所述的制造方法制备。
9.一种电子装置，其特征在于，所述电子装置包括权利要求8所述的半导体器件。
CN201810463658.4A 2018-05-15 2018-05-15 一种半导体器件及其制造方法、电子装置 Active CN110491836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810463658.4A CN110491836B (zh) 2018-05-15 2018-05-15 一种半导体器件及其制造方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810463658.4A CN110491836B (zh) 2018-05-15 2018-05-15 一种半导体器件及其制造方法、电子装置

Publications (2)

Publication Number Publication Date
CN110491836A CN110491836A (zh) 2019-11-22
CN110491836B true CN110491836B (zh) 2021-09-14

Family

ID=68545288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810463658.4A Active CN110491836B (zh) 2018-05-15 2018-05-15 一种半导体器件及其制造方法、电子装置

Country Status (1)

Country Link
CN (1) CN110491836B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474397A (zh) * 2012-06-06 2013-12-25 台湾积体电路制造股份有限公司 制造finfet器件的方法
CN106601680A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US20170229348A1 (en) * 2012-04-20 2017-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Forming Fin Field-Effect Transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229348A1 (en) * 2012-04-20 2017-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Forming Fin Field-Effect Transistors
CN103474397A (zh) * 2012-06-06 2013-12-25 台湾积体电路制造股份有限公司 制造finfet器件的方法
CN106601680A (zh) * 2015-10-16 2017-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置

Also Published As

Publication number Publication date
CN110491836A (zh) 2019-11-22

Similar Documents

Publication Publication Date Title
US11152384B2 (en) Boundary structure for embedded memory
US11895836B2 (en) Anti-dishing structure for embedded memory
US20240147718A1 (en) Anti-dishing structure for embedded memory
US9548212B2 (en) Semiconductor devices and fabrication method thereof
CN107316808B (zh) 一种半导体器件及其制备方法、电子装置
TWI624032B (zh) 半導體元件及其製造方法
CN106952816B (zh) 鳍式晶体管的形成方法
KR20170046080A (ko) 반도체 구조체 및 반도체 구조체를 형성하기 위한 방법
US9450057B2 (en) Split gate cells for embedded flash memory
CN110648916B (zh) 一种半导体器件及其制造方法、电子装置
CN109686702B (zh) 半导体结构及其形成方法
CN107919282B (zh) 一种半导体器件及其制造方法和电子装置
CN107799471B (zh) 一种半导体器件及其制造方法和电子装置
CN108735670B (zh) 一种半导体器件及其制造方法和电子装置
CN109037154B (zh) 一种半导体器件的制造方法
CN110491836B (zh) 一种半导体器件及其制造方法、电子装置
CN110047755B (zh) 一种半导体器件的制造方法
CN107845637B (zh) 一种半导体器件及其制作方法、电子装置
CN106409765B (zh) 半导体结构及其形成方法
US10707225B2 (en) Semiconductor memory device and fabrication method thereof
CN109087890B (zh) 一种半导体器件及其制造方法、电子装置
CN110047927B (zh) 一种半导体器件及其制造方法、电子装置
CN110085555B (zh) 半导体结构及其形成方法
TW201711169A (zh) 晶胞接觸結構
CN106952813B (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant