CN105850037B - 输出电路及电压产生装置 - Google Patents

输出电路及电压产生装置 Download PDF

Info

Publication number
CN105850037B
CN105850037B CN201480070216.3A CN201480070216A CN105850037B CN 105850037 B CN105850037 B CN 105850037B CN 201480070216 A CN201480070216 A CN 201480070216A CN 105850037 B CN105850037 B CN 105850037B
Authority
CN
China
Prior art keywords
output
voltage
circuit
output terminal
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480070216.3A
Other languages
English (en)
Other versions
CN105850037A (zh
Inventor
加藤太郎
加藤太一郎
梶田徹矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Publication of CN105850037A publication Critical patent/CN105850037A/zh
Application granted granted Critical
Publication of CN105850037B publication Critical patent/CN105850037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本发明的输出电路(10)具有：第1输出端子(VO)及第2输出端子(SGND)；连接在第1固定电位节点(VCC)和第1输出端子之间的输出晶体管(MP1)；连接在第1输出端子和第2输出端子之间的输出负载(15)；以使基于第1输出端子和第2输出端子之间的电压的监视电压(VS)与输入电压(VI)一致的方式，对输出晶体管进行控制的控制电路(13)；一端连接于第2输出端子，另一端连接于第2固定电位节点(GND)的恒定电压源(16)；及在所述第1输出端子和所述第2固定电位节点之间形成电流路径的电路(R4)。由此，输出电路能提高负反馈环路的稳定性，且提高输出电压对于输入电压线性。

Description

输出电路及电压产生装置
技术领域
本发明涉及一种输出电路及电压产生装置，尤其，涉及一种相对于输入电压生成线性的输出电压的输出电路。
背景技术
近年来，以根据来自流量计及空调设备等中的各种传感器的检测信号对作为控制对象的操作阀等进行控制的控制系统正在增加，其通过微型计算机(以下，也称作“微机”。)来计算出控制对象的控制量等，将通过微机计算出的与控制量等相应的控制信号最终转换成模拟信号并输出。
在这种控制系统中，包括电压产生装置，例如，对基于微机的运算结果的数字信号进行脉冲宽度调制(PWM：Pulse width modulation)等，通过D/A转换器将调制了的数字信号转换成模拟信号并生成控制信号。这种电压产生装置被要求对于规定范围的输入信号进行线性的电压输出或电流输出。在产业用的控制系统中的电压产生装置中，例如被要求0-10V的电压输出及4-20mA的电流输出等。
作为现有的电压产生装置中的最终段的输出电路，已知的有例如专利文献1所公开的输出电路。如图8所示，专利文献1中所述的输出电路60包括运算放大器U6及三端子调节器65，根据由计算机61内的D/A转换器62供给的输入电压VI，通过运算放大器U6对三端子调节器65的接地端子的电压进行控制，来生成与输入电压VI相等的电压Vout。输出电路60还包括对输入电压VI进行监视的控制装置63，和由连接在三端子调节器65的输出端子与负载Z之间的无触点开关构成的开关器64，如果利用控制装置63检测到输入电压VI为0V，通过使开关器64开路，就能够将电压Vout设置成0V。
另外，作为现有的电压产生装置中的输出电路的另一例，已知的有例如专利文献2所公开的输出电路。如图9所示，专利文献2中所述的输出电路70包括：运算放大器U8；由晶体管Q1及电阻R5构成的放大电路；由晶体管MP7和电阻R6构成的放大电路，根据输入电压VI通过运算放大器U8对晶体管Q1进行控制，将与输入电压VI相等的电压VOX输出。此外，专利文献2中虽未公开，但为了便于说明，作为生成输入电压VI的电路，图示有调制电路71及D/A转换器72。
根据专利文献2中所述的输出电路70，通过将0V的电压VI输入至输出电路70，将0V的电压VOX输出则成为可能。
现有技术文献
专利文献
专利文献1日本特开平5-341860号公报
专利文献2日本特开平5-114844号公报
发明内容
发明要解决的课题
但是，专利文献1中记载的输出电路虽然能够输出0V的电压，但由于无法连续地(线性)输出0V附近的电压，所以不能保持电压Vout相对于输入电压VI在整个输出电压范围内的线性。
专利文献2中记载的输出电路为了输出0V的电压VOX，有必要将输入电压VI设置为0V。但是，如图9所示，在D/A转换电路72的输出段的电路由OP放大器U7构成的情况下，由于一般地OP放大器输出0V是困难的，所以生成0V的输入电压VI是不容易的。
另外，即使假若可以将输入电压VI设为0V，专利文献2中记载的输出电路由于在输入电压VI为0V时晶体管MP7变成OFF状态(非活性状态)，所以输出电路70的负反馈环路变得不稳定，无法高精度地生成输出电压。
为了解决上述问题，本发明者们在本申请之前，对输出电路的新电路结构进行了探讨。
图10是示出本发明者们在本申请之前探讨的输出电路的图。该图所示的输出电路80通过将二极管DX1、DX2设在接地节点GND和虚拟接地端子VX之间，以比接地电压高的虚拟接地端子VX为基准来生成输出电压VOLX。
根据输出电路80，在理论上生成0V的电压VOLX是可能的。另外，据此，即使是在将电压VOLX设为0V的情况下，D/A转换电路72只要生成比虚拟接地节点SGND大的输入电压VI即可。即，D/A转换电路72中的OP放大器U7没有必要输出0V的电压。
但是，在如图10所示的输出电路80中，由于在输出电压VOLX为0V时晶体管MP7变成OFF状态，与上述图9的输出电路70同样地，输出电路80的负反馈环路将变得不稳定，高精度地生成输出电压是困难的。
本发明正是为了消除上述问题点而做出的，是以在输出电路中提高负反馈环路的稳定性，并且提高输出电压相对于输入电压的线性为目的的。
用于解决课题的手段
本发明的输出电路，具有：第1输出端子及第2输出端子；输出晶体管，其连接在被供给直流电压的第1固定电位节点和所述第1输出端子之间；输出负载，其连接在所述第1输出端子和所述第2输出端子之间；控制电路，其以使基于所述第1输出端子和所述第2输出端子之间的电压的监视电压与由外部供给的输入电压一致的方式，对所述输出晶体管进行控制；恒定电压源，其一端连接于所述第2输出端子，另一端连接于被供给与所述第1固定电位节点不同的直流电压的第2固定电位节点，且产生恒定电压；及电路，其在所述第1输出端子和所述第2固定电位节点之间形成电流路径。
发明的效果
通过以上说明，根据本发明，在输出电路中，能够提高负反馈环路的稳定性，且能够提高输出电压相对于输入电压的线性。
附图说明
图1是示出包括本发明的一实施方式的输出电路的电压产生装置的图。
图2是本发明的一实施方式的电压产生装置中的D/A转换器的内部结构的例示图。
图3是本发明的一实施方式的输出电路的输入输出特性的例示图。
图4是示出包括实施方式2的输出电路的电压产生装置的图。
图5是示出包括实施方式3的输出电路的电压产生装置的图。
图6是示出包括实施方式4的输出电路的电压产生装置的图。
图7是示出包括实施方式5的输出电路的电压产生装置的图。
图8是示出现有的输出电路的图。
图9是示出现有的另一输出电路的图。
图10是示出本申请发明者们在本申请之前探讨的输出电路的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
《实施方式1》
图1是示出包括本发明的一实施方式的输出电路的电压产生装置的图。该图所示的电压产生装置1生成被供给至数字输入端子DI的数字信号相应的电压，生成的电压从两个输出端子VO、SGND输出。在输出端子VO和输出端子SGND之间连接有外部的负载ZL，通过电流从输出端子VO经由负载ZL并流至输出端子SGND，来驱动负载ZL。
具体地，电源产生装置1包括调制电路11、D/A转换器12、输出电路10及多个外部端子。此外，图1中作为上述多个外部端子，代表性地图示有上述的数字输入端子DI、输出端子VO、及输出端子SGND。
电源产生装置1从例如未图示的外部端子供给两种与接地电压GND不同的电源电压VCC、VDD。电源电压VCC是例如10～15V范围的电压，电源电压VDD是例如5V。虽然没有特别的制限，但调制电路11、D/A转换器12、及差动放大电路U1利用来自电源电压VDD的供电而工作，输出电路10中除了差动放大电路U1以外的其他电路利用来自电源电压VCC的供电而工作。另外，调制电路11、D/A转换器12、及后述的差动放大电路U1例如通过采用公知的CMOS制造工艺而形成在1块半导体基板上的1块芯片的半导体装置来实现。
此外，在以下的说明中，假设参照符号VCC、VDD、及GND不仅表示电压，也表示该电压被供给的节点。
调制电路11对从外部供给至数字输入端子DI的数字信号进行调制并输出。作为调制电路11的调制方式，可以例示例如脉冲宽度调制(PWM)、脉冲频率调制(PFM：PulseFrequency Modulation)、及Σ-Δ调制等。
D/A转换器12将通过调制电路11调制后的数字信号DM转换成模拟信号(例如电压信号)。
图2例示出D/A转换器12的内部结构。如该图所示，D/A转换器12由例如转换电路121和平滑电路122构成。
转换电路121将通过调制电路11调制后的数字信号DM转换成以输出端子SGND的电压为基准的振幅的数字信号。具体地，转换电路121包含例如开关电路SW1及SW2。开关电路SW1的一端与连接有输出端子SGND的节点连接，另一端与节点N1连接。另外，开关电路SW2的一端与被供给基准电压VREF的节点连接，另一端与节点N1连接。虽然没有特别的限制，但开关电路SW1、SW2由例如采用MOS晶体管等的模拟开关等构成。基准电压VREF是例如由设在电压产生装置10内的恒定电压产生电路(未图示)生成的电压的。例如基准电压VREF是比输出端子SGND(例如1V)大且比电源电压VDD(5V)小的电压。
开关电路SW1及开关电路SW2按照例如被调制后的数字信号DM的逻辑电平来进行ON/OFF控制。具体地，当数字信号DM为高电平时，将开关电路SW1设为OFF，并将开关电路SW2设为ON；当数字信号DM为低电平时，将开关电路SW1设为ON，并将开关电路SW2设为OFF。由此，例如具有VDD-GND之间的振幅的数字信号DM被转换成具有VREF-SGND之间的振幅的数字信号DT并被输出至节点N1。
平滑电路122使通过转换电路121转换了的数字信号DT平滑化。平滑电路122包含例如由电阻Rf1、Rf2及Cf1、Cf2构成的低通滤波器和差动放大电路U2。差动放大电路U2构成电压输出器电路。差动放大电路U2例如为OP放大器。由此，差动放大电路U2输出与通过上述低通滤波器电路而平滑化了的电压相等的电压。由此，生成与数字信号DT的脉冲宽度相应的模拟信号(电压)，且供给至输出电路10。
以上，通过调制电路11及D/A转换器12，被供给至数字输入端子DI的数字信号被转换成以输出端子SGND的电位为基准的模拟信号。
输出电路10生成与通过D/A转换器12转换的模拟信号成比例的电压VOL，且从输出端子VO-SGND之间输出。以下，将由D/A转换器12供给至输出电路10的上述模拟信号称作输入电压VI。此外，参照符号VI不仅表示所述输入电压，而且还表示被供给该电压的差动放大电路U1的输入端子。
具体地，输出电路10由负反馈放大电路13、输出晶体管MP1、输出负载15、恒定电压源16、和电阻R4构成。虽然没有特别的制限，但构成输出电路10的晶体管MP1、MN1、电阻R1～R4、及恒定电压源16例如由分立元件构成。
输出晶体管MP1连接在电源节点VCC和输出端子VO之间。输出晶体管MP1是具备例如可驱动负载ZL的电流输出能力的功率晶体管，例如是P沟道型的MOS晶体管。输出晶体管MP1的源电极与电源节点VCC连接，漏电极与输出端子VO连接。
此外，在本实施方式中，输出晶体管MP1的源电极对应于本发明的输出晶体管的第1主电极，输出晶体管MP1的漏电极对应于本发明的输出晶体管的第2主电极，输出晶体管MP1的栅电极对应于本发明的输出晶体管的控制电极。
输出负载15连接在输出端子VO和输出端子SGND之间。输出负载15例如由串联连接在输出端子VO和输出端子SGND之间的电阻R2及R3构成。通过电阻R2和电阻R3被电阻分压了的电压作为监视电压VS被输入至负反馈放大电路13。由此，监视电压VS变成与输出电压VOL成比例的电压。
负反馈放大电路13以使监视电压VS与输入电压VI一致的方式对输出晶体管MP1进行控制。负反馈放大电路13包含例如差动放大电路U1和由晶体管MN1及电阻R1构成的源接地电路。
差动放大电路U1的非反相输入端子(+)被供给输入电压VI，差动放大电路U1的反相输入端子(-)被供给监视电压VS。差动放大电路U1是例如OP放大器。
晶体管MN1是例如N沟道型的MOS晶体管。晶体管MN1的源电极与接地节点GND连接，漏电极与电阻R1连接，栅电极与差动放大电路U1的输出端子连接。电阻R1是连接在晶体管MN1的漏电极和电源节点VCC之间的负载元件。连接电阻R1和晶体管MN1的漏电极的连接节点的电压被供给至晶体管MP1的栅电极。
此外，在本实施方式中，晶体管MN1的源电极对应于本发明的放大晶体管的第1主电极，晶体管MN1的漏电极对应于本发明的放大晶体管的第2主电极，晶体管MN1的栅电极对应于本发明的放大晶体管的控制电极。
恒定电压源16使两端产生恒定电压。恒定电压源16的一端与输出端子SGND连接，另一端与接地节点GND连接。虽然没有特别的制限，但恒定电压源16的两端产生的电压例如为1V。恒定电压源16由例如一个或串联连接的多个二极管D构成。二极管D的阳极连接于输出端子SGND侧，阴极连接于接地节点GND侧。图1中例示了由串联连接的两个二极管D构成恒定电压源16的情形，但串联连接的二极管的个数及二极管的种类根据想让恒定电压源16的两端产生的电压值是可以改变的。例如，作为二极管D，可以采用PN二极管、肖特基二极管及齐纳二极管等。另外，可以将同一种类的二极管串联连接，也可以将不同种类的二极管串联连接。
电阻R4作为在输出端子VO和接地节点GND之间形成电流路径的电路发挥作用。由此，即使是在例如输出电压VOL为0V的情况下，例如，电阻R2、R3的电流IA及负载ZL的电流ID为零时，也能够借助电阻R4从输出端子VO到接地节点GND流经充分的电流IB，所以输出晶体管MP1可以保持活性状态。即，输出晶体管MP1不关闭。虽然没有特别的制限，但作为充分的电流IB，例如是即使在电阻R2、R3的电流IA及负载ZL的电流ID为零的情况下，晶体管MP1也最好是在饱和区域能够工作的电流值。
通过构成如上所述的输出电路10，从输出端子VO-SGND之间输出与输入电压VI成比例的电压VOL，被供给至负载ZL。
图3示出了输出电路10的输入输出特性。在图3中，横轴表示输出端子SGND与输出电路10的输入端子VI之间的电压，纵轴表示输出电路10的输出电压VOL。参照符号100示出了本实施方式的输出电路10的输入输出特性，参照符号101示出了上述图9所示的现有输出电路的输入输出特性。
如该图所示，在现有输出电路(例如图8及图9的输出电路)中，在0V附近，由于输出晶体管不充分地ON负反馈环路将变得不稳定，高精度地输出0V附近的电压是困难的。因此，在现有输出电路中，将会破坏相对于输入电压的线性。对此，根据本实施方式的输出电路10，因为以电位高于接地节点GND的输出端子SGND为基准而生成输出电压VOL，且即使在输出0V附近的电压的情况下，也能够使输出晶体管MP1充分地ON，不论输出电压VOL，都能使输出电路10的负反馈环路变得稳定，能够在广范围内提高输出电压VOL相对于输入电压的线性。
以上，根据本实施方式的输出电路10，因为生成以电位比接地节点GND高的输出端子SGND为基准的输出电压VOL，且供给至负载ZL，所以无需将输出端子VO的电压设为0V，就能够将0V的输出电压VOL供给至负载ZL。
另外，根据本实施方式的输出电路10，因为利用电阻R4在输出端子VO与接地节点GND之间形成电流路径，所以即使是在生成0V附近的输出电压VOL的情况下，也能够使充分的电流流至输出晶体管MP1，能够提高输出电路10中的负反馈环路的稳定性。
即，根据本实施方式的输出电路10，能够提高输出电路10中的负反馈环路的稳定性，且能够提高输出电压VOL相对于输入电压VI的线性。
而且，根据本实施方式的输出电路10，因为借助由晶体管MN1及电阻R1构成的源接地电路来驱动输出晶体管MP1，且将利用电阻R2及R3的电阻分压生成的电压作为输出电压VOL的监视电压并输入至差动放大电路U1，所以与利用差动放大电路U1直接驱动输出晶体管MP1的情形相比，能够将差动放大电路U1的电源电压VDD设定成比电源电压VCC更低。由此，能够降低电压产生装置1的消耗电力。另外，据此，在用如上所述地将调制电路11、D/A转换器12、差动放大电路U1形成在一块半导体基板上的半导体装置来实现的情况下，因为可以通过低耐圧的制造工艺(例如公知的CMOS工艺)来制造该半导体装置，所以能够削减电压产生装置1的制造成本。
而且，根据本实施方式的电压产生装置1，因为D/A转换器12将被调制了的数字信号DM转换成以输出端子SGND的电位为基准的振幅的数字信号DM之后，并转换成模拟信号(输入电压VI)，所以即使在生成0V的输出电压VOL的情况下，也可以使与输出电压VOL对应的输入电压VI高于0V高。即，没有必要如现有的图9所示的D/A转换器那样，为了将输出电压设为0V而生成0V的输入电压VI。因此，根据本实施方式的电压产生装置1，即使在D/A转换器12的输出段的差动放大电路(OP放大器)U2无法高精度地输出0V的情况下，也可以容易地生成电压产生装置1所要求的与输出电压范围相应的输入电压VI。
另外，根据本实施方式的电压产生装置1，因为D/A转换器12以输出端子SGND的电位为基准生成输入电压VI，所以能够使输入电压VI具有与输出端子SGND的电压相同方向的温度依存性。据此，即使起因于例如构成恒定电压源16的二极管D的顺方向电压的温度依存性，输出端子SGND的电压根据温度而变化的情况下，因为输入电压VI的电压也在相同方向上变化，其结果，输出电压VOL将难以受到温度的影响。
以上，根据本实施方式的电压产生装置，相对于数字输入，能够实现更高线性的模拟输出。
《实施方式2》
图4示出具备实施方式2的输出电路的电压产生装置的图。
该图所示的电压产生装置2在替代电阻R4而具备恒定电流源电路25这点上与实施方式1的电压产生装置1不同之外，其他的构成与实施方式1的电压产生装置1相同。在以下的说明中，对于与实施方式1的电压产生装置1共同的构成要素用相同符号来表示，其详细说明省略。
具体地，输出电路2在输出端子VO与接地节点GND之间具备恒定电流源电路25。恒定电流源电路25在从输出端子VO侧流入接地节点GND侧的方向上，使恒定电流IB产生。虽然没有特别的制限，但恒定电流源电路25为根据例如难以受电源电压及温度影响的带隙基准电压等所生成的基准电流进行复制并输出的电流反射镜电路等。
据此，与实施方式1的输出电路1同样地，即使是在生成0V附近的输出电压VOL的情况下，也能够使充分的电流流至输出晶体管MP1。
以上，根据实施方式2的输出电路20，与实施方式1的输出电路10同样地，能够提高输出电路20中的负反馈环路的稳定性，且能够提高输出电压相对于输入电压的线性。
《实施方式3》
图5是示出具备实施方式3的输出电路的电压产生装置的图。
该图所示的电压产生装置3除了在具有输出电路30以电源电压VCC为基准决定输出端子SGND的电位的结构这点上与实施方式1的电压产生装置1不同以外，输出电路30以外的结构与实施方式1的电压产生装置1是相同的。在以下的说明中，对于与实施方式1的电压产生装置1共同的构成要素用相同的符号来表示，其详细说明省略。
具体地，输出电路30由负反馈放大电路33、输出晶体管MN2、输出负载15、恒定电压源26及电阻R4构成。
输出晶体管MN2连接在输出端子VO和接地节点GND之间。输出晶体管MN2例如是具备可驱动负载ZL的电流输出能力的功率晶体管，例如是N沟道型的MOS晶体管。输出晶体管MN2的源电极与接地节点GND连接，漏电极与输出端子VO连接。
此外，在本实施方式中，输出晶体管MN2的源电极对应于本发明的输出晶体管的第1主电极，输出晶体管MN2的漏电极对应于本发明的输出晶体管的第2主电极，输出晶体管MN2的栅电极对应于本发明的输出晶体管的控制电极。
负反馈放大电路33以使监视电压VS与输入电压VI一致的方式对输出晶体管MN2进行控制。负反馈放大电路33例如包含差动放大电路U1和由晶体管MP2及电阻R1构成的源接地电路。
差动放大电路U1的非反相输入端子(+)被供给输入电压VI，差动放大电路U1的反相输入端子(-)被供给监视电压VS。晶体管MP2例如是P沟道型的MOS晶体管。晶体管MP2的源电极与电源节点VDD连接，漏电极与电阻R1连接，栅电极与差动放大电路U1的输出端子连接。电阻R1是连接在晶体管MP2的漏电极和接地节点GND之间的负载元件。连接电阻R1和晶体管MP2的漏电极的连接节点的电压被供给至晶体管MN2的栅电极。
此外，在本实施方式中，晶体管MP2的源电极对应于本发明的放大晶体管的第1主电极，晶体管MP2的漏电极对应于本发明的放大晶体管的第2主电极，晶体管MP2的栅电极对应于本发明的放大晶体管的控制电极。
恒定电压源26使两端产生恒定电压。恒定电压源26的一端与输出端子SGND连接，另一端与电源节点VCC连接。虽然没有特别的制限，但恒定电压源26的两端产生的电压例如为1V。恒定电压源26例如与实施方式1中的恒定电压源16同样地，包含一个或串联连接的多个二极管D。
电阻R4在输出端子VO与电源节点VCC之间形成电流路径。由此，流入晶体管MN2的电流IC为流至外部的负载ZL的电流ID、流至电阻R2、R3的电流IA，以及流至电阻R4的电流IB的和。因此，例如，即使是在将输出电压VOL设为0V的情况下，也可以借助电阻R4使电流IB从电源节点VCC流至输出端子VO，输出晶体管MN2得以保持活性状态。即，输出晶体管MN2不关闭。
通过构成如上所述的输出电路30，可以从输出端子SGND和输出端子VO之间输出与输入电压VI成比例的电压VOL，且被供给至负载ZL。
以上，根据实施方式3的输出电路30，与实施方式1的输出电路10同样地，能够提高输出电路30中的负反馈环路的稳定性，且能够提高输出电压相对于输入电压的线性。
《实施方式4》
图6是示出具备实施方式4的输出电路的电压产生装置的图。
该图所示的电压产生装置4在除了输出电路40具有两个放大段这点上，与具有三个放大段的电压产生装置1不同，输出电路40以外的结构与电压产生装置1是相同的。在以下的说明中，对于与实施方式1的电压产生装置1共同的构成要素，用相同的符号来表示，其详细说明省略。
具体地，输出电路40由负反馈放大电路43、输出晶体管MP1、输出负载15、恒定电压源16及电阻R4构成。
负反馈放大电路43以使监视电压VS与输入电压VI一致的方式对输出晶体管MP1进行控制。负反馈放大电路43例如包含利用来自电源节点VCC的供电而工作的差动放大电路U1。
差动放大电路U1的反相输入端子(-)被供给输入电压VI，差动放大电路U1的非反相输入端子(+)被供给监视电压VS。差动放大电路U1的输出电压被供给至晶体管MP1的栅电极。
据此，与实施方式1的输出电路10同样地，可以在输出端子SGND与输出端子VO之间输出与输入电压VI成比例的电压VOL，且电压VOL被供给至负载ZL。
以上，根据实施方式4的输出电路40，与实施方式1的输出电路10同样地，能够提高输出电路40中的负反馈环路的稳定性，且能够提高输出电压相对于输入电压的线性。另外，因为将输出电路40中的放大段(差动放大电路U1和由输出晶体管MP1和输出负载15构成的源接地放大电路)设为两个，所以能够缩小电路的规模。另外，与放大段有三个的情形相比，更能够期待提高输出电路40的稳定性。
《实施方式5》
图7是示出具备实施方式5的输出电路的电压产生装置的图。
该图所示的电压产生装置5除了在输出电路50输出段上具有源极跟随器电路这点上与电压产生装置1不同，输出电路50以外的结构与电压产生装置1是相同的。在以下的说明中，对于与实施方式1的电压产生装置1共同的构成要素用相同的符号来表示，其详细说明省略。
具体地，输出电路50由负反馈放大电路53、输出晶体管MN3、输出负载15、恒定电压源16及电阻R4构成。
输出晶体管MN3及输出负载15构成源极跟随器电路。具体地，输出晶体管MN3连接在电源节点VCC与输出端子VO之间。输出晶体管MN3例如是具备可驱动负载ZL的电流输出能力的功率晶体管，例如是N沟道型的MOS晶体管。输出晶体管MN3的源电极与输出端子VO连接，漏电极与电源节点VCC连接。输出负载15连接在输出端子VO与输出端子SGND之间。输出负载15由例如串联连接在输出端子VO与输出端子SGND之间的电阻R2及R3构成。通过利用电阻R2和电阻R3进行的电阻分压而生成的电压作为监视电压VS被输入至负反馈放大电路53。
此外，在本实施方式中，输出晶体管MN3的源电极对应于本发明的输出晶体管的第1主电极，输出晶体管MN3的漏电极对应于本发明的输出晶体管的第2主电极，输出晶体管MN3的栅电极对应于本发明的输出晶体管的控制电极。
负反馈放大电路53以使监视电压VS与输入电压VI一致的方式对输出晶体管MN3进行控制。负反馈放大电路53包含例如通过来自电源节点VCC的供电而工作的差动放大电路U1。差动放大电路U1的非反相输入端子(+)被供给输入电压VI，差动放大电路U1的反相输入端子(-)被供给监视电压VS。差动放大电路U1的输出电压被供给至输出晶体管MN3的栅电极。
据此，与实施方式1的输出电路10同样地，从输出端子SGND和输出端子VO之间输出与输入电压VI成比例的电压VOL，且电压VOL被供给至负载ZL。
以上，根据实施方式5的输出电路50，与实施方式1的输出电路10同样地，能够提高输出电路50中的负反馈环路的稳定性，且能够提高输出电压相对于输入电压的线性。另外，因为将输出电路50中的放大段设为两段(差动放大电路U1和由输出晶体管MN3及输出负载15构成的源极跟随器电路)，所以能够缩小电路的规模。另外，与放大段为三段的情形相比，更能够期待提高输出电路50的稳定性。
以上，虽然基于实施方式对本发明者们所做的发明进行了具体的说明，但本发明并不是对其进行限定，在不脱离其要旨的范围内可以进行各种更改。
例如，在实施方式1中，虽然例示了构成输出电路10的晶体管MP1、MN1、电阻R1～R4、及恒定电压源16由分立元件构成的情形，也可以用一个或多个半导体芯片来实现这些电路元件的一部分或全部，并没有特别的制限。这对于实施方式2至5中的差动放大电路U1的后段的电路也是相同的。
另外，在上述实施方式中，虽然例示了D/A转换器12中的平滑电路122包含由两段低通滤波器电路(Rf1及Cf1和Rf2及Cf2)和差动放大电路U2构成的电源跟随器电路的情形，但只要是能够将数字信号DT平滑化并转换成模拟信号，平滑电路122的电路结构没有特别的制限。例如，作为平滑电路122，也可以采用具有想要的滤波器特性的有源滤波器电路。
另外，在上述实施方式中，作为在输出端子VO和接地节点GND之间形成电流路径的电路，虽然例示了电阻R4和恒定电流源电路25，但只要是输出电压VOL位于0V或0V附近时，充分的电流能够流至晶体管MP1的电路，则形成上述电流路径的电路的电路结构没有特别的制限。
另外，在上述实施方式中，作为恒定电压源16、26虽然例示了采用二极管的情形，但只要能够产生恒定电压，则对恒定电压源16、26的电路结构没有特别的制限。
另外，在上述实施方式中，虽然例示了输出段的晶体管MP1、MN2、MN3为MOS晶体管的情形，但并不限于此，可以采用各种晶体管。例如，也可以采用双极性晶体管来替代MOS晶体管。例如，在适用双极性晶体管的情况下，发射极对应于本发明的输出晶体管及放大晶体管的第1主电极，集电极对应于本发明的输出晶体管及放大晶体管的第2主电极，基极对应于本发明的输出晶体管及放大晶体管的控制电极。
另外，在上述实施方式中，虽然将输出负载15设为串联连接电阻R2和电阻R3的电路，但并不限于此。例如，也可以通过由一个电阻元件构成输出负载15(去掉电阻R3将其短路)，将输出端子VO的电压直接作为监视电压VS输入至差动放大电路U1监视电压。
产业上的可利用性
本发明涉及的输出电路和电压产生装置能够用于例如根据来自流量计、空调设备等的各种传感器的检测信号来控制操作阀等的控制系统等各种用途。
符号说明
1～5…电压产生装置、DI…数字输入端子、VO、SGND…输出端子、ZL…负载、11…调制电路、12…D/A转换器、10、20、30、40、50…输出电路、DM…被调制后的数字信号、VI…输入电压、VOL…输出电压、VS…监视电压、13、33、43、53…负反馈放大电路、MP1、MP2…P沟道型晶体管、15…输出负载、16、26…恒定电压源、25…恒定电流源电路、R4…电阻、MN1、MN2、MN3…N沟道型晶体管、D…二极管、U1、U2…差动放大电路。

Claims (6)

1.一种输出电路，其特征在于，具有：
第1输出端子及第2输出端子；
输出晶体管，其连接在被供给直流电压的第1固定电位节点和所述第1输出端子之间；
输出负载，其连接在所述第1输出端子和所述第2输出端子之间；
控制电路，其以使基于所述第1输出端子和所述第2输出端子之间的电压的监视电压与由外部供给的输入电压一致的方式，对所述输出晶体管进行控制；
恒定电压源，其一端连接于所述第2输出端子，另一端连接于被供给与所述第1固定电位节点不同的直流电压的第2固定电位节点，且产生恒定电压；及
电路，其在所述第1输出端子和所述第2固定电位节点之间形成电流路径，所述第2固定电位节点与所述第2输出端子不同。
2.根据权利要求1所述的输出电路，其特征在于，
形成所述电流路径的电路包含连接在所述第1输出端子和所述第2固定电位节点之间的电阻元件。
3.根据权利要求1所述的输出电路，其特征在于，
形成所述电流路径的电路包含连接在所述第1输出端子和所述第2固定电位节点之间的恒定电流源电路。
4.根据权利要求1所述的输出电路，其特征在于，
供给至所述第1固定电位节点的直流电压是电源电压，
供给至所述第2固定电位节点的直流电压是接地电压。
5.根据权利要求1所述的输出电路，其特征在于，
所述控制电路包含差动放大电路，所述差动放大电路具有被输入所述输入电压的非反相输入端子、和被输入所述监视电压的反相输入端子，
所述输出晶体管的第1主电极与所述第1输出端子连接，所述输出晶体管的第2
主电极与所述第1固定电位节点连接，所述输出晶体管的控制电极与所述差动放大电路的输出端子连接。
6.一种电压产生装置，其特征在于，包括：
调制电路，其对数字信号进行调制；
D/A转换器，其将通过所述调制电路调制后的数字信号转换成模拟信号；及
权利要求1所述的输出电路，其将通过所述D/A转换器转换后的模拟信号作为所述输入电压进行输入，
所述D/A转换器包含：
转换电路，其将所述调制后的数字信号转换成以所述第2输出端子的电压为基准的振幅的数字信号；及
平滑电路，其使通过所述转换电路转换后的数字信号平滑化，并作为所述模拟信号进行输出。
CN201480070216.3A 2013-12-27 2014-10-20 输出电路及电压产生装置 Active CN105850037B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-271363 2013-12-27
JP2013271363A JP6145403B2 (ja) 2013-12-27 2013-12-27 出力回路および電圧発生装置
PCT/JP2014/077784 WO2015098255A1 (ja) 2013-12-27 2014-10-20 出力回路および電圧発生装置

Publications (2)

Publication Number Publication Date
CN105850037A CN105850037A (zh) 2016-08-10
CN105850037B true CN105850037B (zh) 2018-11-20

Family

ID=53478133

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480070216.3A Active CN105850037B (zh) 2013-12-27 2014-10-20 输出电路及电压产生装置

Country Status (5)

Country Link
US (1) US10031539B2 (zh)
EP (1) EP3089362B1 (zh)
JP (1) JP6145403B2 (zh)
CN (1) CN105850037B (zh)
WO (1) WO2015098255A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10394259B2 (en) * 2015-08-28 2019-08-27 Stmicroelectronics S.R.L. Current limiting electronic fuse circuit
CN113300698B (zh) * 2020-02-21 2023-06-09 欧姆龙(上海)有限公司 信号输出电路
KR20220168257A (ko) * 2021-06-16 2022-12-23 삼성전자주식회사 전압 레귤레이터 및 이를 포함하는 반도체 메모리 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114844A (ja) * 1991-10-23 1993-05-07 Fuji Electric Co Ltd アナログ出力回路
JPH05341860A (ja) * 1992-06-11 1993-12-24 Fuji Electric Co Ltd アナログ出力回路
WO1997024799A1 (en) * 1995-12-27 1997-07-10 Maxim Integrated Products, Inc. Differential amplifier with improved low-voltage linearity
US5864227A (en) * 1997-03-12 1999-01-26 Texas Instruments Incorporated Voltage regulator with output pull-down circuit
CN101729261A (zh) * 2008-10-30 2010-06-09 株式会社山武 环连接控制电路及方法、环式交换集线器及以太网系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3484349B2 (ja) * 1998-07-23 2004-01-06 Ｎｅｃエレクトロニクス株式会社 電圧レギュレータ
JP4251826B2 (ja) * 2002-06-26 2009-04-08 株式会社リコー 定電圧回路
JP2005322105A (ja) * 2004-05-11 2005-11-17 Seiko Instruments Inc 定電圧出力回路
US7221213B2 (en) * 2005-08-08 2007-05-22 Aimtron Technology Corp. Voltage regulator with prevention from overvoltage at load transients
JP4996203B2 (ja) * 2006-11-07 2012-08-08 ルネサスエレクトロニクス株式会社 電源電圧回路
JP5857680B2 (ja) * 2011-11-28 2016-02-10 株式会社デンソー 位相補償回路および半導体集積回路
US8922179B2 (en) * 2011-12-12 2014-12-30 Semiconductor Components Industries, Llc Adaptive bias for low power low dropout voltage regulators
US8674672B1 (en) * 2011-12-30 2014-03-18 Cypress Semiconductor Corporation Replica node feedback circuit for regulated power supply

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114844A (ja) * 1991-10-23 1993-05-07 Fuji Electric Co Ltd アナログ出力回路
JPH05341860A (ja) * 1992-06-11 1993-12-24 Fuji Electric Co Ltd アナログ出力回路
WO1997024799A1 (en) * 1995-12-27 1997-07-10 Maxim Integrated Products, Inc. Differential amplifier with improved low-voltage linearity
US5864227A (en) * 1997-03-12 1999-01-26 Texas Instruments Incorporated Voltage regulator with output pull-down circuit
CN101729261A (zh) * 2008-10-30 2010-06-09 株式会社山武 环连接控制电路及方法、环式交换集线器及以太网系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
low-voltage COMS and BiCMOS triode transconductors and integraters with gain-enhanced linearity and output impedance;A.wyszynski;《Electronics Letters》;19940203;第30卷(第3期);第211-213页 *

Also Published As

Publication number Publication date
US10031539B2 (en) 2018-07-24
EP3089362A4 (en) 2017-09-06
US20160320782A1 (en) 2016-11-03
JP6145403B2 (ja) 2017-06-14
WO2015098255A1 (ja) 2015-07-02
CN105850037A (zh) 2016-08-10
JP2015126484A (ja) 2015-07-06
EP3089362A1 (en) 2016-11-02
EP3089362B1 (en) 2021-06-02

Similar Documents

Publication Publication Date Title
CN101118188B (zh) 温度检测电路及半导体装置
CN104571242B (zh) 电压调节器
CN105850037B (zh) 输出电路及电压产生装置
CN101630173A (zh) 一种具有低闪烁噪声的cmos带隙基准源电路
CN103389766B (zh) 一种亚阈值非带隙基准电压源
CN103135649A (zh) 恒压电路
CN117155296B (zh) 一种电流环路误差放大电路及驱动芯片
CN203536947U (zh) 电流限制电路
CN108549455B (zh) 一种具有宽输入范围的降压电路
JP2012239086A (ja) 電圧電流変換回路
JP2010086013A (ja) リニアレギュレータ回路及び半導体装置
EP4031954A1 (en) Pre-regulator for an ldo
JPWO2015178271A1 (ja) 擬似抵抗回路及び電荷検出回路
US20140241017A1 (en) Input circuit and power supply circuit
JP4773991B2 (ja) ソースフォロア回路及び半導体装置
JP5699984B2 (ja) 電流モニタ回路
KR20090014559A (ko) 비교기를 이용한 밴드갭 기준회로
CN108362929B (zh) 双路正端电流采样模块、采样电路、开关电路及采样方法
Hussein et al. Fully integrated high accuracy continuous current sensor for switching voltage circuits
CN211827062U (zh) 一种高精度高电源抑制比耗尽型电压基准电路
JP2009200701A (ja) Ｃｍｏｓ差動増幅回路および電源制御用半導体集積回路
CN107850912A (zh) 毫伏功率采集fet控制器
CN116204026A (zh) 一种ldo电路
JP2015005842A (ja) 差動増幅回路
JP2021128530A (ja) エラーアンプおよび電源回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant