CN116204026A - 一种ldo电路 - Google Patents
一种ldo电路 Download PDFInfo
- Publication number
- CN116204026A CN116204026A CN202211699362.5A CN202211699362A CN116204026A CN 116204026 A CN116204026 A CN 116204026A CN 202211699362 A CN202211699362 A CN 202211699362A CN 116204026 A CN116204026 A CN 116204026A
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- reference voltage
- circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及一种LDO电路，包括带隙基准电路和主控电路，所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；本发明在不降低精度要求的前提下，整个电路可以仅仅由8个小面积mos器件、3个电阻再加功率管组成，极大地减小了整个电路的面积，相对个别传统LDO甚至可以忽略不计，极大降低芯片成本。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种LDO电路(LowDropout Output)。
背景技术
随着互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，简称CMOS)集成电路工艺的发展，电子产品在日常生活中的应用越来越广泛，其成为各个领域不可缺少的一部分。而CMOS集成电路芯片的日益小型化的发展目标决定了低功耗、高集成度成了CMOS集成电路发展的重要方向。
传统LDO架构如图1所示，包含了带隙基准电路Bandgap，误差放大器EA，及功率、反馈部分，Bandgap(带隙基准)电路一般需要Bipolar(双极性)器件，提供LDO工作所需要的基准电压及偏置电流。EA一般由多级放大器及Buffer系统组成，比较复杂，尤其运放级数较多时补偿难度大；传统LDO架构由于功能模块多且复杂，功耗往往难以达成目标，且面积成本高，各模块对工作电压要求高，难以在较低电压下正常工作，这就限制了传统LDO的发展应用。
发明内容
本发明旨在克服上述现有技术中至少一种缺陷，提供一种LDO电路，在不降低精度要求的前提下，降低芯片的成本，实现在较低电压下正常工作。
本发明采取的技术方案为：
提供一种LDO电路，包括带隙基准电路和主控电路，
所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；
所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；
MOS管MP1的源极与电阻R2的一端、MOS管MP4的源极、MOS管MP的源极连接后，用于接入输入电压VDD；MOS管MP1的漏极与其自身的栅极、MOS管MP4的栅极、电阻R1的一端、MOS管MP3的栅极连接；电阻R2的另一端与MOS管MP3的源极连接；MOS管MP3的漏极与电阻R3的一端连接后，作为所述带隙基准电路的基准电压输出端，与MOS管MN3的栅极连接；电阻R3的另一端与所述基准电压调节模块的第一端连接；所述基准电压调节模块的第二端与MOS管MN4的栅极连接；MOS管MP4的漏极与MOS管MN3的漏极、MOS管MP的栅极连接；MOS管MN3的源极与MOS管MN5的源极、MOS管MN4的漏极连接；MOS管MN5的栅极与其自身的漏极、MOS管MP的漏极连接后，作为主控电路的输出端；所述基准电压调节模块的第三端、电阻R1的另一端、MOS管MN4的源极接地；所述基准电压调节模块用于控制所述带隙基准电路输出的基准电压的大小。
优选地，所述基准电压调节模块包括n个MOS管，第一个MOS管的漏极与栅极连接后作为所述基准电压调节模块的第一端，源极与第二个MOS管的漏极、栅极连接；前一个MOS管的源极与后一个MOS管的漏极、栅极连接；最后一个MOS管的栅极、源极分别作为所述基准电压调节模块的第二端、第三端，其中，n为大于或等于1的整数。
优选地，所述基准电压调节模块的MOS管个数与所述带隙基准电路输出的基准电压成正比。
优选地，所述主控电路还包括电阻Rfb1和Rfb2，MOS管MN5的栅极通过电阻Rfb1与其自身的漏极连接，且通过电阻Rfb2接地。
优选地，MOS管MN3与MOS管MN5相同。
与现有技术相比，本发明的有益效果为：
第一，在不降低精度要求的前提下，整个电路可以仅仅由8个小面积mos器件、3个电阻再加功率管组成，极大地减小了整个电路的面积，相对个别传统LDO甚至可以忽略不计，极大降低芯片成本；
第二，电阻R1、R2、MOS管MN4这3路电流可以根据要求自行控制，可以做到很低，满足极低功耗要求；
第三，对电源电压要求不高，电源电压低到1V时仍可正常工作，增大了应用范围；
第四，本发明的基准电压产生未使用三极管，对工艺要求小，采用最普通的CMOS工艺即可实现。
附图说明
图1为传统LDO电路的结构示意图；
图2为实施例所述LDO电路的结构示意图；
图3为实施例所述LDO电路的另一结构示意图；
图4为实施例所述LDO电路的另一结构示意图。
具体实施方式
本发明的描述中，“连接”可以是固定连接，也可以是直接相连，也可以是两个元件内部相连。本领域普通技术人员应当能够理解，本实施例知识本发明的一种或多种实现方式，并不对本发明做限制。
下面结合给出本发明实施例中的附图，更清楚、完整地说明本发明的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本实施例中，提供一种LDO电路，包括带隙基准电路和主控电路，
所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；
所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；
MOS管MP1的源极与电阻R2的一端、MOS管MP4的源极、MOS管MP的源极连接后，用于接入输入电压VDD；MOS管MP1的漏极与其自身的栅极、MOS管MP4的栅极、电阻R1的一端、MOS管MP3的栅极连接；电阻R2的另一端与MOS管MP3的源极连接；MOS管MP3的漏极与电阻R3的一端连接后，作为所述带隙基准电路的基准电压输出端，与MOS管MN3的栅极连接；电阻R3的另一端与所述基准电压调节模块的第一端连接；所述基准电压调节模块的第二端与MOS管MN4的栅极连接；MOS管MP4的漏极与MOS管MN3的漏极、MOS管MP的栅极连接；MOS管MN3的源极与MOS管MN5的源极、MOS管MN4的漏极连接；MOS管MN5的栅极与其自身的漏极、MOS管MP的漏极连接后，作为主控电路的输出端；所述基准电压调节模块的第三端、电阻R1的另一端、MOS管MN4的源极接地；所述基准电压调节模块用于控制所述带隙基准电路输出的基准电压的大小。
作为基准电压调节模块的一个具体实施方式，所述基准电压调节模块包括n个MOS管，第一个MOS管的漏极与栅极连接后作为所述基准电压调节模块的第一端，源极与第二个MOS管的漏极、栅极连接；前一个MOS管的源极与后一个MOS管的漏极、栅极连接；最后一个MOS管的栅极、源极分别作为所述基准电压调节模块的第二端、第三端，其中，n为大于或等于1的整数。
具体的，所述基准电压调节模块的MOS管个数与所述带隙基准电路输出的基准电压成正比，也即MOS管个数越多，所述带隙基准电路输出的基准电压越大。
参考图2，图2为本实施例所述LDO电路的结构示意图，作为本实施例的一个具体实施方式，在本实施例中，所述基准电压调节模块包括两个MOS管，分别为MOS管MN1和MOS管MN2，MOS管MN1的栅极、漏极连接后，作为所述基准电压调节模块的第一端与电阻R3的另一端连接，MOS管MN1的源极与MOS管MN2的漏极、栅极连接，且MOS管MN2的栅极作为所述基准电压调节模块的第二端与MOS管MN4的栅极连接，MOS管MN2的源极接地。
具体的，MOS管MP1、MP3、MP4、MP为P型MOS管，MOS管MN1-MN5为N型MOS管，其中，MOS管MN3与MOS管MN5相同。
本实施的工作原理为：
参考图2，电源电压VDD上电后，首先MOS管MP1导通，通过电阻R1产生电路的偏置电流，同时二极管方式连接的MOS管MP1为MOS管MP3、MOS管MN4提供栅极偏置电压，MOS管MP3导通后，通过电阻R2产生的电流落在电阻R3、MOS管MN1、MOS管MN2上形成基准电压VREF，同时二极管方式连接的MOS管MN2为MOS管MN4提供偏置电压。基准电压VREF电压建立起来后MOS管MN3导通，MOS管MN3与MOS管MP4组成了功率管的栅级驱动级，MOS管MN3导通后VA电压建立，VA电压建立后通过二极管方式连接的MN5确定了VOUT的电压值。
MOS管MP1为二极管方式连接的CMOS，(VDD-Vgsmp1)/R1产生MOS管MP1工作所需要的偏置电流；MOS管MP1、MOS管MP3与电阻R2用于产生正温度系统电流(Vgsmp3-Vgsmp1)/R2，该电流落在电阻R3上形成正温度系数的电压R3*(Vgsmp3-Vgsmp1)/R2；MOS管MN1与MOS管MP1为二极管方式连接的CMOS，参数设置合理可产生负温度系数的电压；图2中基准电压产生原理如下：
VREF＝R3*(Vgsmp3-Vgsmp1)/R2+Vgsmn1+Vgsmn2。
其中，Vgs表征MOS管的栅源间电压。
主控电路中，MOS管MP为功率管，MOS管MN5为反馈单元，MOS管MN4为尾电流，MOS管MN3、MOS管MP4组成了简单的运放，用于驱动功率管，当VOUT升高时，VA点电压升高，VG升高从而降低VOUT，形成简单负反馈。
VOUT＝VREF-Vgsmn3+Vgsmn5
MOS管MN3与MOS管MN5匹配，即MOS管MN3与MOS管MN5相同，则VOUT＝VREF。
本实施例在不降低精度要求的前提下，整个电路可以仅仅由8个小面积mos器件、3个电阻再加功率管组成，极大地减小了整个电路的面积，相对个别传统LDO甚至可以忽略不计，极大降低芯片成本，且基准电压产生未使用三极管，对工艺要求小，采用最普通的CMOS工艺即可实现；在本例中产生零温系数的基准电压在2.5V左右，输出电压也为2.5V左右，如果要升高或者降低基准电压，可以改变基准电压调节模块中的MOS管数目。
参考图3，图3中基准电压调节模块中的MOS管的个数为1，该LDO电路的基准电压为1.2V左右，输出电压也可达到1.2V，从而本实施例的LDO电路在较低电压下仍可以正常工作，增大了应用范围。
参考图4，为了可以任意配置VOUT电压，所述主控电路还包括电阻Rfb1和Rfb2，MOS管MN5的栅极通过电阻Rfb1与其自身的漏极连接，且通过电阻Rfb2接地。
具体的，VOUT＝VREF*(Rfb1+Rfb2)/Rfb2，可以通过电阻Rfb1与电阻Rfb2的比例来任意调节VOUT输出电压。
以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，如在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合，这些改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。
Claims (5)
1.一种LDO电路，其特征在于，包括带隙基准电路和主控电路，
所述带隙基准电路包括MOS管MP1、MP3、电阻R1、R2、R3和基准电压调节模块；
所述主控电路包括MOS管MP4、MN3、MN4、MN5、MP；
MOS管MP1的源极与电阻R2的一端、MOS管MP4的源极、MOS管MP的源极连接后，用于接入输入电压VDD；MOS管MP1的漏极与其自身的栅极、MOS管MP4的栅极、电阻R1的一端、MOS管MP3的栅极连接；电阻R2的另一端与MOS管MP3的源极连接；MOS管MP3的漏极与电阻R3的一端连接后，作为所述带隙基准电路的基准电压输出端，与MOS管MN3的栅极连接；电阻R3的另一端与所述基准电压调节模块的第一端连接；所述基准电压调节模块的第二端与MOS管MN4的栅极连接；MOS管MP4的漏极与MOS管MN3的漏极、MOS管MP的栅极连接；MOS管MN3的源极与MOS管MN5的源极、MOS管MN4的漏极连接；MOS管MN5的栅极与其自身的漏极、MOS管MP的漏极连接后，作为主控电路的输出端；所述基准电压调节模块的第三端、电阻R1的另一端、MOS管MN4的源极接地；所述基准电压调节模块用于控制所述带隙基准电路输出的基准电压的大小。
2.根据权利要求1所述的LDO电路，其特征在于，所述基准电压调节模块包括n个MOS管，第一个MOS管的漏极与栅极连接后作为所述基准电压调节模块的第一端，源极与第二个MOS管的漏极、栅极连接；前一个MOS管的源极与后一个MOS管的漏极、栅极连接；最后一个MOS管的栅极、源极分别作为所述基准电压调节模块的第二端、第三端，其中，n为大于或等于1的整数。
3.根据权利要求2所述的LDO电路，其特征在于，所述基准电压调节模块的MOS管个数与所述带隙基准电路输出的基准电压成正比。
4.根据权利要求1-3任一项所述的LDO电路，其特征在于，所述主控电路还包括电阻Rfb1和Rfb2，MOS管MN5的栅极通过电阻Rfb1与其自身的漏极连接，且通过电阻Rfb2接地。
5.根据权利要求1所述的LDO电路，其特征在于，MOS管MN3与MOS管MN5相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211699362.5A CN116204026A (zh) | 2022-12-28 | 2022-12-28 | 一种ldo电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211699362.5A CN116204026A (zh) | 2022-12-28 | 2022-12-28 | 一种ldo电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116204026A true CN116204026A (zh) | 2023-06-02 |
Family
ID=86518258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211699362.5A Pending CN116204026A (zh) | 2022-12-28 | 2022-12-28 | 一种ldo电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116204026A (zh) |
-
2022
- 2022-12-28 CN CN202211699362.5A patent/CN116204026A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102085724B1 (ko) | 밴드갭 기준전압 발생회로 | |
| EP3103196B1 (en) | Buffer circuits and methods | |
| WO2020156588A1 (zh) | 电压基准源电路及低功耗电源系统 | |
| CN111176358B (zh) | 一种低功耗低压差线性稳压器 | |
| CN111142602B (zh) | 一种带隙基准电压源快速启动电路 | |
| CN101976095A (zh) | 一种基于发射极电流补偿的高精度带隙基准源电路 | |
| CN111190453A (zh) | 高电源抑制比基准电路 | |
| CN113703510A (zh) | 一种低功耗的带隙基准电路 | |
| CN116578152B (zh) | 调零电阻与有源前馈双重补偿的无输出电容ldo电路 | |
| CN113778158A (zh) | 一种面积紧凑的自适应偏置nmos型ldo电路 | |
| CN110825153B (zh) | 高psrr的低压差线性稳压器 | |
| CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
| CN111752325A (zh) | 一种高精度线性稳压电路 | |
| CN116560446A (zh) | 一种面向大电流应用的全集成ldo电路及其工作方法 | |
| CN115437446B (zh) | 一种高精度曲率补偿带隙基准电路 | |
| CN116860052A (zh) | 一种负反馈稳压电路及前端稳压电路 | |
| CN110879629A (zh) | 一种低压差线性稳压电路 | |
| CN115826667A (zh) | 一种低压高阶补偿带隙基准电压源 | |
| CN116185115A (zh) | 一种ldo复合零点跟踪补偿电路 | |
| CN116204026A (zh) | 一种ldo电路 | |
| CN212484194U (zh) | 一种cmos电压基准源 | |
| CN112667019A (zh) | 一种运用于ldo的省电省面积的软启动电路 | |
| CN113253792A (zh) | 一种控制ldo压降状态静态功耗的电路 | |
| CN114815949B (zh) | 宽范围快速响应稳压器 | |
| CN218332401U (zh) | 一种应用于电源管理芯片的低功耗线性稳压电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |