CN105789186A - 防止金属-绝缘体-金属(mim)电容器中铜污染的方法 - Google Patents

防止金属-绝缘体-金属(mim)电容器中铜污染的方法 Download PDF

Info

Publication number
CN105789186A
CN105789186A CN201510736539.8A CN201510736539A CN105789186A CN 105789186 A CN105789186 A CN 105789186A CN 201510736539 A CN201510736539 A CN 201510736539A CN 105789186 A CN105789186 A CN 105789186A
Authority
CN
China
Prior art keywords
layer
metal
diffusion impervious
electrode
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510736539.8A
Other languages
English (en)
Inventor
朱景升
徐晨祐
刘世昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202110490214.1A priority Critical patent/CN113285022A/zh
Publication of CN105789186A publication Critical patent/CN105789186A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/62—Manufacture or treatment of semiconductor devices or of parts thereof the devices having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种MIM电容器，该MIM电容器包括复合电容器顶部金属(CTM)电极和复合电容器底部金属(CBM)电极。复合CBM电极包括覆盖第一金属层的第一扩散阻挡层，以及复合CTM电极包括覆盖第二金属层的第二扩散阻挡层。介电层布置在复合CBM电极上方，并且该介电层位于复合CTM电极的下面。第一和第二扩散阻挡层保护第一和第二金属层免受金属的影响，该金属在制造期间从MIM电容器下面的金属线扩散或移动至复合CTM和CBM电极。本发明还提供了一种制造MIM电容器的方法。

Description

防止金属-绝缘体-金属(MIM)电容器中铜污染的方法
技术领域
本发明总体涉及电容器，更具体地，涉及金属-绝缘体-金属(MIM)电容器。
背景技术
电容器是用于存储电场内能量的无源二端电子器件，并且电容器包含被介电区域分离的至少两个电极。电容器的电容与电极的表面积成正比，并且电容器的电容与介电区域的厚度成反比。电容器的一些实例包括深沟槽(DT)电容器和金属-绝缘体-金属(MIM)电容器。DT电容器直接形成在衬底内，而MIM电容器形成在后端制程(BEOL)金属化堆叠件内。
发明内容
根据本发明的一个方面，提供了一种包括金属-绝缘体-金属(MIM)电容器的半导体结构，MIM电容器包括：复合电容器底部金属(CBM)电极，包括覆盖第一金属层的第一扩散阻挡层；介电层，布置在复合CBM电极上方；以及复合电容器顶部金属(CTM)电极，布置在介电层上方，并且CTM电极包括覆盖第二金属层的第二扩散阻挡层。
优选地，该半导体结构还包括：通孔，延伸至第一或第二扩散阻挡层并且到达第一或第二扩散阻挡层内的一位置处，该位置与第一和第二金属层隔开。
优选地，通孔延伸进第一扩散阻挡层，并且，MIM电容器还包括：第二通孔，延伸进第二扩散阻挡层并且到达至第二扩散阻挡内的一位置处，该位置与第一和第二金属层隔开。
优选地，该半导体结构还包括：后端制程(BEOL)堆叠件，包括堆叠在MIM电容器的相对两侧上的第一金属化层和第二金属化层；以及第二通孔，与MIM电容器横向隔开，并且第二通孔在第一金属化层和第二金属化层之间延伸；其中，第二通孔从第二金属化层延伸进第一或第二扩散阻挡层。
优选地，第一和第二金属层包括钛(Ti)或氮化钛(TiN)，而第一和第二扩散阻挡层包括氮化钽(TaN)或氮化铌(NbN)。
优选地，第一和第二扩散阻挡层是非晶金属。
优选地，第一和第二扩散阻挡层的厚度为约50埃至200埃。
优选地，MIM电容器还包括：顶部电极硬掩模，布置在复合CTM电极上方；以及底部电极硬掩模，布置在介电层上方，并且衬垫顶部电极硬掩模和复合CTM电极。
优选地，该半导体结构还包括：层间介电(ILD)层，围绕MIM电容器；通孔开口，延伸穿过ILD层进入第一或第二扩散阻挡层并且到达第一或第二扩散阻挡层内的一位置处，该位置与第一和第二金属层隔开；以及第三扩散阻挡层，衬垫通孔开口；其中，通孔开口的通孔填充物在第三扩散阻挡层上方。
根据本发明的另一方面，提供了一种形成半导体结构的方法，方法包括：形成覆盖后端制程(BEOL)堆叠件的第一金属化层的MIM电容器，MIM电容器包括覆盖复合电容器底部金属(CBM)电极的复合电容器顶部金属(CTM)电极，并且复合CBM和CTM电极均包括对应的金属层和覆盖对应的金属层的对应的扩散阻挡层；在MIM电容器上方形成BEOL堆叠件的第二金属化层；形成第一通孔，第一通孔从第二金属化层延伸进扩散阻挡层的一个扩散阻挡层并且到达扩散阻挡层中一个扩散阻挡层内的一位置处，位置与金属层隔开；以及形成与MIM电容器横向隔开并且在第一和第二金属化层之间延伸的第二通孔。
优选地，该方法还包括：形成第二通孔，第二通孔从第二金属化层延伸进扩散阻挡层的另一个扩散阻挡层并且到达扩散阻挡层的另一个扩散阻挡层内的一位置处，该位置与金属层隔开。
优选地，该方法还包括：在MIM电容器上方形成层间介电(ILD)层；对ILD层执行蚀刻，以形成通孔开口和沟槽，通孔开口分别延伸至MIM电容器和第一金属化层，而沟槽限定第二金属化层的图案；在ILD层上方形成导电层，并且填充沟槽和通孔开口，以形成通孔；以及对导电层执行平坦化，以形成第二金属化层。
优选地，该方法还包括：在形成导电层之前形成衬垫沟槽和通孔开口的附加扩散阻挡层。
优选地，该方法还包括至少通过以下操作形成MIM电容器：形成复合CBM层；在复合CBM层上方形成介电层；在介电层上方形成复合CTM层；在复合CTM层上方形成顶部电极硬掩模，以掩蔽复合CTM层的CTM电极区域；对复合CTM层中未被顶部电极硬掩模掩蔽的区域执行第一蚀刻，以形成复合CTM电极；在介电层上方形成底部电极硬掩模，并且衬垫复合CTM电极和顶部电极硬掩模，以掩蔽复合CBM层的CBM电极区域；以及对复合CBM层中未被底部电极硬掩模掩蔽的区域执行第二蚀刻，以形成复合CBM电极。
优选地，该方法还包括至少通过以下操作形成复合CBM层：形成第一金属层；和在第一金属层上方形成第一扩散阻挡层；以及至少通过以下操作形成复合CTM层：在介电层上方形成第二金属层；和在第二金属层上方形成第二扩散阻挡层。
优选地，该方法还包括：形成扩散阻挡层，扩散阻挡层具有氮化钽(TaN)或氮化铌(NbN)。
优选地，该方法还包括：形成扩散阻挡层，扩散阻挡层的厚度为约50埃至200埃。
优选地，该方法还包括：形成复合CTM电极，复合CTM电极的封装小于复合CBM电极的封装。
根据本发明的又一方面，提供了一种集成电路(IC)，包括：金属-绝缘体-金属(MIM)电容器，包括底部电极、顶部电极和布置在顶部电极和底部电极之间的介电层，其中，顶部电极和底部电极包括对应的金属层和覆盖对应的金属层的对应的扩散阻挡层；后端制程(BEOL)堆叠件，包括堆叠在MIM电容器的相对两侧上的第一金属化层和第二金属化层；第一通孔和第二通孔，分别从第二金属化层延伸进扩散阻挡层并且分别到达扩散阻挡层内的位置处，该位置与金属层隔开；以及第三通孔，与MIM电容器横向隔开，并且第三通孔在第一和第二金属化层之间延伸。
优选地，扩散阻挡层包括钽(Ta)或铌(Nb)。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，没有按比例绘制各种部件。实际上，为了清楚地讨论，可以任意地增加或减小各种部件的尺寸。
图1示出了包括具有复合顶部和底部电极的金属-绝缘体-金属(MIM)电容器的半导体结构的一些实施例的截面图。
图2示出了包括具有复合顶部和底部电极的MIM电容器的后端制程(BEOL)金属化堆叠件的一些实施例的截面图。
图3示出了用于制造包括具有复合顶部和底部电极的MIM电容器的半导体结构的方法的一些实施例的流程图。
图4至图12示出了处于制造的各个阶段的半导体结构的一些实施例的一系列截面图，该半导体结构包括具有复合顶部和底部电极的MIM电容器。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的各种不同的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过在本文中使用的空间关系描述符可同样地作相应地解释。
此外，为了便于描述，本文中可以使用“第一”、“第二”、“第三”等，以区别附图或一系列附图的不同元件。“第一”、“第二”、“第三”等不意欲描述对应的元件。因此，结合第一附图描述的“第一介电层”不一定必须对应于结合另一附图描述的“第一介电层”。
MIM电容器具有被电容器介电层分离的顶部金属电极和底部金属电极。一种类型的MIM电容器是高密度去耦MIM电容器(HDdecapMIM)。高密度去耦MIM电容器通常具有超过10飞法每平方微米(fF/μm2)的电容密度，并且高密度去耦MIM电容器通常用于滤除或减少来自集成电路的电源的噪声。此外，高密度去耦MIM电容器通常形成在集成电路的后端制程(BEOL)金属化堆叠件内。
根据一些方法，MIM电容器形成在BEOL金属化堆叠件中或上方，该BEOL金属化堆叠件包括与集成电路的逻辑区域电气通信的第一金属化层。第一层间介电(ILD)层布置在第一金属化层上方，并且MIM电容器形成在第一ILD层上方。具体地，MIM电容器包括：电容器底部金属(CBM)电极；电容器介电层，位于CBM电极上方；以及电容器顶部金属(CTM)电极，位于电容器介电层上方。第二ILD层形成在CTM电极上方。为了形成至CBM电极、CTM电极和下面的第一金属化层的通孔，可以使用蚀刻以形成延伸至穿过第二ILD层的垂直的开口，以同时暴露出CBM电极、CTM电极和第一金属化层的上部。然后，用阻挡层衬垫这些垂直的开口，并且用导电材料同时填充这些垂直的开口，以形成电接触CBM电极、CTM电极和第一金属化层的通孔。
由于这些开口同时敞开，所以形成上述MIM电容器的挑战在于，在某些情况下，用于形成通孔开口的蚀刻可以导致金属物质(如，铜)从第一金属化层喷射出来，并且沉积在CBM和/或CTM电极上。如果这些金属物质沉积在CBM和/或CTM电极(和/或扩散进CBM和/或CTM电极和/或电容器介电层)上，则有可能增大MIM电容器的泄漏电流并且降低MIM电容器的击穿电压。这给MIM电容器的性能带来不利影响并且有可能导致早期故障。
鉴于前述内容，本申请涉及包括具有扩散阻挡层的复合CTM和CBM电极的MIM电容器，该扩散阻挡层保护下面的金属层免受第一金属化层的金属的影响。与CTM和CBM电极对应的通孔开口延伸至扩散阻挡层内的位置处，而该位置与下面的金属层隔开。因此，如果第一金属化层的金属从第一金属化层喷射出来，同时CBM和CTM电极的通孔开口敞开，则通过扩散阻挡层来防止金属到达下面的金属层。有利地，通过防止来自第一金属化层的金属到达下面的CBM和CTM电极的金属各层，降低了金属对MIM电容器的泄漏电流和击穿电压的影响。
图1示出了BEOL金属化堆叠件的半导体结构的一些实施例的截面图100。半导体结构包括金属-绝缘体-金属(MIM)电容器102。MIM电容器102包括复合电容器底部金属(CBM)电极104和复合电容器顶部金属(CTM)电极106。复合CBM电极104布置在复合CTM电极106下面，并且复合CBM电极104具有比复合CTM电极106大的封装。复合CBM电极104包括布置在底部金属层110上方的第一扩散阻挡层108。同样地，复合CTM电极106包括布置在顶部金属层114上方的第二扩散阻挡层112。例如，第一扩散阻挡层108和第二扩散阻挡层112可以是非晶金属，诸如氮化钽、氮化铌等。例如，顶部金属层114和底部金属层110可以是钛或氮化钛。
MIM电容器102的电容器介电层116布置在复合CTM电极106和复合CBM电极104之间，并且电容介电层116通常共享复合CBM电极104的封装。电容器介电层116被配置为将复合CBM电极104与复合CTM电极106电隔离。通过将复合CBM电极104与复合CTM电极106电隔离，MIM电容器102能够存储在复合CBM电极104和复合CTM电极106之间生成的电场中的能量。在一些实施例中，电容器介电层116可以包括高k介电材料(即，介电常数k比二氧化硅的大的介电材料)。有利地，这允许高电容密度(如，超过10fF/μm2的电容密度)。
MIM电容器102的顶部电极硬掩模118布置在复合CTM电极106上方，并且MIM电容器102的底部电极硬掩模120布置在电容器介电层116和顶部电极硬掩模118上方。在一些实施例中，顶部电极硬掩模118通常共享复合CTM电极106的封装，并且顶部电极硬掩模118具有的厚度约为250埃至500埃。例如，顶部电极硬掩模118可以是氮氧化硅。底部电极硬掩模120衬垫顶部电极硬掩模118和复合CTM电极106。此外，在一些实施例中，底部电极硬掩模120通常共享复合CBM电极104的封装，并且底部电极硬掩模120具有的厚度约为600埃至1200埃。底部电极硬掩模120包括第一蚀刻停止层124下面的覆盖层122。覆盖层122例如可以是二氧化硅，而第一蚀刻停止层124例如可以是氮化硅。
MIM电容器102布置在介于第一金属化层128和第二金属化层130之间的第一ILD层126内。第一金属化层128布置在第二ILD层132内，并且第一金属化层128位于布置在第一ILD层126和第二ILD层132之间的第二蚀刻停止层134的下面。第一金属化层128包括：第一金属线136，电耦接至下面的器件层(未示出)的逻辑区域。第二金属化层130布置在第三ILD层138内，并且第二金属化层130覆盖布置在第一ILD层126和第三ILD层138之间的第三蚀刻停止层140。第二金属化层130包括：第二金属线142、144、146，分别对应于复合CTM电极106、复合CBM电极104和第一金属线136。分别对应于复合CTM电极106和复合CBM电极104的第二金属线142、144通常具有与对应于第一金属线136的第二金属线146的尺寸(如，高度和/或宽度)不同的尺寸。此外，第二金属线142、144、146通常具有比第一金属线136和下面的其他金属线大的尺寸(如，高度和/或宽度)。例如，第一、第二和第三ILD层126、132、138可以是低k电介质(即，介电常数小于3.9的电介质)，诸如，未掺杂的硅酸盐玻璃。例如，第一和第二金属化层128、130可以是诸如铜或钨的金属。
第一通孔148、第二通孔150和第三通孔152分别从第二金属线142、144、146延伸至第二扩散阻挡层112、第一扩散阻挡层108和第一金属线136。第一通孔148延伸至第二扩散阻挡层112内的位置处，该位置与顶部金属层114隔开，以及第二通孔150延伸至第一扩散阻挡层108内的位置处，该位置与底部金属层110隔开。第一和第二通孔148、150分别被配置为将第二金属化层130电耦接至复合CTM和CBM电极106、104。第三金属通孔152延伸至第一金属线136的顶面，并且将第三金属通孔152配置为将第二金属化层130电耦接至第一金属化层128。例如，第一、第二和第三通孔148、150、152可以是诸如铜或钨的金属。
第三扩散阻挡层154衬垫第一、第二和第三通孔148、150、152和第二金属化层130。第三扩散阻挡层154用作阻挡物，以在形成第一、第二和第三通孔148、150、152和第二金属化层130期间，防止材料扩散进MIM电容器102和第一金属化层128。例如，第三扩散阻挡层154可以是氮化钽或其他V族氮化物。
下文中，在更多的具体细节中将会意识到，第一扩散阻挡层108和第二扩散阻挡层112在形成MIM电容器102期间防止诸如铜的金属从第一金属化层128移动或扩散至顶部和底部金属层114、110。这有利地防止了通常与金属移动或扩散至顶部和底部金属层114、110相关的不利影响，诸如增大的漏电流和降低的击穿电压。
图2示出了集成电路的BEOL金属化堆叠件的一些实施例的截面图200。BEOL金属化堆叠件包括MIM电容器102，该MIM电容器102具有复合CTM和CBM电极。此外，BEOL金属化堆叠件包括多个ILD层126、132、138、202和堆叠在ILD层126、132、138、202上方且位于ILD层126、132、138、202内的多个金属化层128、130、204。例如，ILD层126、132、138、202可以是诸如未掺杂的硅酸盐玻璃的低k电介质。例如，金属化层128、130、204可以是铜或铝。
金属化层128、130、204包括再分布金属化层204和位于再分布金属化层204下面的多个层128、130。再分布金属化层204和下面的金属化层128、130包括金属部件136、142、144、146、206(还被标注为M1至M8和M7’)。对于再分布金属化层204，金属部件206对应于接合焊盘206，以及对于下面的金属化层128、130，金属部件136、142、144、146对应于金属线。在一些实施例中，金属化层128、130、204内和/或介于金属化层128、130、204之间的金属部件136、142、144、146、206具有不同的尺寸(如，宽度和/或高度)。例如，邻近再分布金属化层204的下面的金属化层130通常具有比下面的其他金属化层128大的金属部件尺寸，从而承受在制造期间产生的热应力。作为另一个实例，邻近再分布金属化层204的下面的金属化层130通常在与MIM电容器102对应的金属部件142、144和与MIM电容器不相关的金属部件146之间具有不同的部件尺寸。
通孔148、150、152、208在相邻的金属化层128、130、204之间延伸以及在金属化层128、130、204与BEOL金属化堆叠件下面的器件层(未示出)之间延伸。通孔148、150、152、208延伸至穿过布置在ILD层126、132、138、202和金属化层128、130、204之间的蚀刻停止层134、140、210和隔离层212。在一些实施例中，蚀刻停止层134、140、210和覆盖蚀刻停止层210的隔离层212布置在MIM电容器102下面的每对相邻的金属化层128、130、204之间。例如，蚀刻停止层134、140、210可以是氮化硅，并且例如，隔离层212可以是诸如二氧化硅的电介质。例如，通孔148、150、152、208可以是诸如铜或钨的金属。
低k介电层214布置在再分布金属化层204和ILD层126、132、138、202上方，并且钝化层216布置在低k介电层214上方。通常，低k介电层214和钝化层216共形。低k介电层214和钝化层216保护再分布金属化层204和集成电路免受包括灰尘和静电放电的环境影响。例如，低k介电层214可以是未掺杂硅酸盐玻璃，并且例如，钝化层216可以是氮化硅。
图3示出了制造包括具有复合顶部和底部电极的MIM电容器的半导体结构的方法的一些实施例的流程图300。下文中，尽管所公开的方法被示出且被描述为一系列的操作或事件，但是会意识到，这些操作或事件的示出顺序不应该被解释为限制意义。例如，一些操作可以以不同的顺序进行和/或与除了本文所示和/或所述操作或事件以外的其他操作或事件同时进行。另外，并不要求所有示出的操作都用于实施本文描述的一个或多个方面或实施例。此外，可以在一个或多个单独的操作和/或阶段中进行本文所述操作中的一个或多个。
在302中，MIM堆叠件形成在第一金属化层上方。MIM堆叠件包括以某种顺序堆叠的复合CBM层、电容器介电层和复合CTM层。复合CBM和CTM层包括覆盖底部和顶部金属层的第一和第二扩散阻挡层。
在304中，顶部电极硬掩模形成在MIM堆叠件上方，以掩蔽复合CTM层的复合CTM电极区域。
在306中，穿过复合CTM层的未被顶部电极硬掩模掩蔽的区域，对电容器介电层执行第一蚀刻，以形成复合CTM电极。
在308中，底部电极硬掩模形成在电容器介电层上方，并且该底部电极硬掩模衬垫复合CTM电极和顶部电极硬掩模，以掩蔽复合CBM层的复合CBM电极区域。
在310中，对电容器介电层中和复合CBM层中未被底部电极硬掩模掩蔽的区域执行第二蚀刻，以形成复合CBM电极。
在312中，ILD层形成在底部电极硬掩模上方。
在314中，对ILD层执行第三蚀刻，以分别形成延伸至第一金属化层和复合CTM或CBM电极的通孔开口。
在316中，对剩余的ILD层执行第四蚀刻，以在通孔开口上方形成沟槽，其中该沟槽限定第二金属化层的图案。
在318中，形成衬垫沟槽和通孔开口的第三扩散阻挡层。
在320中，导电层形成在剩余的ILD层和第三扩散阻挡层上方，并且填充沟槽和通孔开口，以形成通孔。
在322中，对导电层执行平坦化以平齐至剩余的ILD层，从而形成第二金属化层。
有利地，复合CTM和CBM电极的第一和第二扩散阻挡层在中间操作步骤316和318期间保护复合CTM和CBM电极。如上所述，在此期间，金属可以从第一金属化层扩散或移动至复合CTM和CBM电极。在这种情况下，复合CTM和CBM电极的第一和第二扩散阻挡层保护下方的顶部和底部金属层免受金属扩散的影响。没有这种保护，最终得到的MIM电容器可能具有增大的泄漏电流和/或降低的击穿电压。
参照图4至图12，提供了处于制造的不同阶段的半导体结构的一些实施例的截面图，以示出图3的方法。尽管描述了关于该方法的图4至图12，但是会意识到，图4至图12中所公开的结构不限于该方法，恰恰相反，图4至图12中所公开的结构可以作为独立于该方法的结构而单独存在。同样地，尽管关于图4至图12描述了该方法，但是会意识到，该方法不限于图4至图12中所公开的结构，恰恰相反，该方法可以独立于图4至图12中所公开的结构而单独存在。
图4示出了对应于图3的操作302的半导体结构的一些实施例的截面图400。
如图4所示，提供第一ILD层132和第二ILD层402。第一ILD层132包括布置在第一ILD层132内的第一金属化层128，并且第一ILD层132位于第二ILD层402的下面。第一金属化层128包括第一金属线136，通常，第一金属线136电耦接至逻辑区域。第一和第二ILD层132、402被布置在两者之间的第一蚀刻停止层134’隔开。在一些实施例中，第一蚀刻停止层134’的厚度在大约450埃至大约900埃的范围内。例如，第一和第二ILD层132、402可以是二氧化硅，并且例如，第一蚀刻停止层134’可以是碳化硅。
仍如图4所示，MIM堆叠件404形成在第一和第二ILD层132、402上方。MIM堆叠件404包括以某种顺序堆叠的复合CBM层104’、电容器介电层116’和复合CTM层106’。在一些实施例中，通过物理汽相沉积(PVD)、化学汽相沉积(CVD)或其他合适的层生长工艺来形成复合CBM层104’和复合CTM层106’。
复合CBM层104’包括覆盖底部金属层110’的第一扩散阻挡层108’，并且复合CTM层106’包括覆盖顶部金属层114’的第二扩散阻挡层112’。例如，顶部和底部金属层114’、110’的厚度可以在大约400埃至大约800埃的范围内。此外，例如，底部金属层110’和顶部金属层114’可以由具有金属组分的(如，铝、铜、钽、钛和/或钨)的材料(诸如，氮化钛)形成。例如，第一和第二扩散阻挡层108’、112’的厚度可以在大约50埃至大约200埃的范围内。此外，例如，第一和第二扩散阻挡层108’、112’可以是钽和/或铌。
例如，电容器介电层116’包括高k电介质，诸如氧化铝、氧化铪、二氧化硅、碳化硅、氮化硅(SiN或Si3N4)、五氧化二钽(Ta2O5)、氮氧化钽(TaON)、二氧化钽(TaO2)、二氧化锆(ZrO2)、正硅酸乙酯(TEOS)、旋涂玻璃(SOG)、卤代氧化硅、氟化硅酸盐玻璃(FSG)等。在一些实施例中，例如，电容器介电层116’的厚度在大约50埃至大约150埃的范围内。
图5示出了对应于图3的操作304的半导体结构的截面图500。如图所示，顶部电极硬掩模118’形成在MIM堆叠件404上方，以掩蔽MIM堆叠件404的复合CTM电极区域502。例如，顶部电极硬掩模118’可以是通过等离子体增强CVD技术而沉积的保护性(protective)氮氧化硅(PE-SiON)层。在一些实施例中，形成顶部电极硬掩模118’的工艺包括：在MIM堆叠件404上方形成硬掩模层；以及穿过硬掩模层中围绕复合CTM电极区域502的区域，对MIM堆叠件404执行蚀刻。
图6示出了对应于图3的操作306的半导体结构的截面图600。如图所示，通过将复合CTM层106’的未被顶部电极硬掩模118’掩蔽的区域暴露于蚀刻剂602来对电容器介电层116’执行第一蚀刻，以蚀穿该未被掩蔽的区域。在一些实施例中，蚀刻剂602可以包括干蚀刻剂(如，等离子体蚀刻剂、RIE蚀刻剂等)或湿蚀刻剂(如，氢氟酸)。第一蚀刻通过去除复合CTM层106’中未被掩蔽的区域来限定复合CTM电极106”。复合CTM电极106”包括剩余的顶部金属层114和剩余的第二扩散阻挡层112”。
图7示出了对应于图3的操作308的半导体结构的截面图700。如图所示，底部电极硬掩模120’形成在剩余的MIM堆叠件404’的复合CBM电极区域702上方。底部电极硬掩模120’包括覆盖层122’和覆盖覆盖层122’的第二蚀刻停止层124’。覆盖层122’形成在电容器介电层116’上方，并且衬垫复合CTM电极106”和顶部电极硬掩模118’。第二蚀刻停止层124’共形地覆盖覆盖层122’，并且被配置为在后续工艺期间防止对复合CTM电极106”的损伤。可以通过汽相沉积工艺(如，PVD或CVD)的方法来沉积覆盖层122’和第二蚀刻停止层124’。例如，覆盖层122’可以是氧化物，并且例如，第二蚀刻停止层124’可以是氮化硅。在一些实施例中，用于形成底部电极硬掩模120’的工艺包括：在电容器介电层116’上方形成硬掩模层；衬垫复合CTM电极106”和顶部电极硬掩模118’；以及对电容器介电层116’执行蚀刻，以穿过硬掩模层的围绕复合CBM电极区域702的区域。
图8示出了对应于图3的操作310的半导体结构的截面图800。如图所示，通过将电容器介电层116’的和复合CBM层104’的未被底部电极硬掩模120’掩蔽的区域暴露于蚀刻剂802来对第二ILD层402执行第二蚀刻，以穿过该未被掩蔽的区域。在一些实施例中，蚀刻剂802可以包括干蚀刻剂(如，等离子体蚀刻剂、RIE蚀刻剂等)或湿蚀刻剂(如，氢氟酸)。第二蚀刻通过去除电容器介电层116’的和复合CBM层104’中未被掩蔽的区域来限定复合CBM电极104”。复合CBM电极104”包括剩余的底部金属层110和剩余的第一扩散阻挡层108”。
图9示出了对应于图3的操作312的半导体结构的截面图900。如图所示，第三ILD层902形成在底部电极硬掩模120’、顶部电极硬掩模118’、剩余的第一扩散阻挡层108”、剩余的第二扩散阻挡层112”、顶部金属层114、底部金属层110和电容器介电层116”以及第二ILD层402上方。仍如图所示，第三蚀刻停止层140’和第四ILD层138’顺序形成在第三ILD层902上方。例如，第三ILD层902和第四ILD层138’可以是二氧化硅，并且例如，第三蚀刻停止层140’可以是碳化硅。
图10示出了对应于图3的操作314和316的半导体结构的截面图1000。
在图10中，执行第三和第四蚀刻。第三蚀刻限定通孔开口1002，而第四蚀刻限定沟槽1004，并且可以以任意顺序执行第三和第四蚀刻。各通孔开口1002分别向第一金属化层128、剩余的复合CBM电极104和剩余的复合CTM电极106延伸。特别地，第三蚀刻形成延伸穿过第四ILD层138/138’、第三蚀刻停止层140’、第三ILD层902、底部电极硬掩模120’和顶部掩模118’并且停止在第二扩散阻挡层112中的CTM通孔开口。第三蚀刻还形成延伸穿过第四ILD层138/138’、第三蚀刻停止层140’、第三ILD层902、底部电极硬掩模120’、电容器介电层116并且停止在第一扩散阻挡层108中的CBM通孔开口。第三蚀刻还形成延伸穿过第四ILD层138/138’、第三蚀刻停止层140’、第三ILD层902、第二ILD层402和第一蚀刻停止层134并且停止在第一金属线136的上表面区域上的第一金属化通孔开口。沟槽1004限定第二金属化层的图案。第三和第四蚀刻可以包括干蚀刻(如，等离子体蚀刻剂、RIE蚀刻剂等)或湿蚀刻(如，氢氟酸作为蚀刻剂)。
在一些实施例中，通过一次或多次光刻工艺来形成通孔开口1002和沟槽1004。例如，形成沟槽1004的工艺可以包括：用光刻胶层涂覆第四ILD层138’；将光刻胶层暴露于辐射；以及使光刻胶层显影，以在光刻胶层中形成图案。然后，穿过光刻胶层的暴露部分来蚀刻图案，从而在第四ILD层138’中形成沟槽1004。在一些实施例中，使用诸如溅射蚀刻、粒子束蚀刻、等离子体蚀刻等的已知的蚀刻技术的各向异性地蚀刻图案。还可以采用其他的技术。蚀刻之后，使用诸如剥离或灰化的常用技术去除光刻胶层。
图11示出了对应于图3的操作318的半导体结构的截面图1100。如图所示，形成对沟槽1004和通孔开口1002加衬的第三扩散阻挡层154，以防止对剩余的复合CTM和CBM电极106、104的扩散。例如，第三扩散阻挡层154可以是氮化钽。
图12示出了对应于图3的操作320和322的半导体结构的截面图1200。如图所示，形成填充沟槽1004和通孔开口1002的导电层1202。导电层1202限定第二金属化层130和通孔148、150、152。第二金属化层130包括：第二金属线144、142、146，分别对应于剩余的复合CBM电极104、剩余的复合CTM电极106和第一金属线136。导电层1202可以包括诸如铜、钨或铝的金属。在一些实施例中，用于形成导电层1202的工艺包括：在剩余的第四ILD层138和第三扩散阻挡层154上方形成初始导电层，并且填充沟槽1004和通孔开口1002；以及对最初导电层执行平坦化至剩余的第四ILD层138。
应该注意，本发明呈现了MIM电容器形式的实施例，该MIM电容器可以包括在制造的集成电路(诸如微处理器、存储器件和/或其他的集成电路)的BEOL金属化堆叠件中。集成电路还可以包括各种无源和有源微电子器件。例如，集成电路可以包括以下器件中的一种或多种：电阻器、电容器(如，深沟槽电容器)、电感器、二极管、金属氧化物半导体场效应晶体管(MOSFET)、互补金属氧化物半导体(CMOS)晶体管、双极结型晶体管(BJT)、高功率金属氧化物半导体晶体管(诸如横向扩散的金属氧化物半导体(LDMOS)晶体管)和其他类型的晶体管。
集成电路布置在衬底上。例如，衬底可以是块状硅衬底或绝缘体上硅(SOI)衬底。可选地，衬底可以包括：1)例如，其他的元素半导体，诸如锗；2)例如，化合物半导体，包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和锑化铟中的一种或多种；3)例如，合金半导体，包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟和磷砷化镓铟中的一种或多种；或4)例如，以上的组合。
因此，通过上述可以意识到，本发明提供了包括MIM电容器的半导体结构。MIM电容器包括复合CBM电极，该复合CBM电极具有覆盖第一金属层的第一扩散阻挡层。此外，MIM电容器包括：介电层，布置在复合CBM电极上方；和复合CTM电极，布置在介电层上方。复合CTM电极包括覆盖第二金属层的第二扩散阻挡层。
在其他的实施例中，本发明提供一种形成半导体结构的方法。MIM电容器形成为覆盖BEOL堆叠件的第一金属化层。MIM电容器包括覆盖复合CBM电极的复合CTM电极。复合CBM和CTM电极包括：对应的金属层；和对应的扩散阻挡层，覆盖对应的金属层。BEOL堆叠件的第二金属化层形成在MIM电容器上方。形成的第一通孔从第二金属化层延伸进扩散阻挡层的一个扩散阻挡层并且延伸至扩散阻挡层的该个扩散阻挡层内的位置处，该位置与金属层隔开。形成的第二通孔与MIM电容器横向隔开，并且该第二通孔在第一和第二金属化层之间延伸。
在其他的实施例中，本发明提供了一种包括MIM电容器的集成电路。MIM电容器包括：底部电极；顶部电极；和介电层，布置在顶部电极和底部电极之间。顶部电极和底部电极包括：对应的金属层；和对应的扩散阻挡层，覆盖对应的金属层。BEOL堆叠件包括堆叠在MIM电容器的相对的两侧上的第一金属化层和第二金属化层。第一通孔和第二通孔分别从第二金属化层延伸进扩散阻挡层并且延伸至该扩散阻挡层内的位置处，该位置与金属层隔开。与MIM电容器横向隔开的第三通孔在第一和第二金属化层之间延伸。
上面论述了若干实施例的特征，使得本领域的技术人员可以更好地理解本发明的各个方面。本领域的技术人员应该理解，可以很容易地使用本公开作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域的技术人员也应该意识到，这种等效构造并不背离本公开的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、更换以及改变。

Claims (10)

1.一种包括金属-绝缘体-金属(MIM)电容器的半导体结构，所述MIM电容器包括：
复合电容器底部金属(CBM)电极，包括覆盖第一金属层的第一扩散阻挡层；
介电层，布置在所述复合CBM电极上方；以及
复合电容器顶部金属(CTM)电极，布置在所述介电层上方，并且所述CTM电极包括覆盖第二金属层的第二扩散阻挡层。
2.根据权利要求1所述的半导体结构，还包括：
通孔，延伸至所述第一或所述第二扩散阻挡层并且到达所述第一或所述第二扩散阻挡层内的一位置处，所述位置与所述第一和所述第二金属层隔开。
3.根据权利要求2所述的半导体结构，其中，所述通孔延伸进所述第一扩散阻挡层，并且，所述MIM电容器还包括：
第二通孔，延伸进所述第二扩散阻挡层并且到达至所述第二扩散阻挡内的一位置处，所述位置与所述第一和所述第二金属层隔开。
4.根据权利要求2所述的半导体结构，还包括：
后端制程(BEOL)堆叠件，包括堆叠在所述MIM电容器的相对两侧上的第一金属化层和第二金属化层；以及
第二通孔，与所述MIM电容器横向隔开，并且所述第二通孔在所述第一金属化层和所述第二金属化层之间延伸；
其中，所述第二通孔从所述第二金属化层延伸进所述第一或所述第二扩散阻挡层。
5.根据权利要求1所述的半导体结构，其中，所述第一和所述第二金属层包括钛(Ti)或氮化钛(TiN)，而所述第一和所述第二扩散阻挡层包括氮化钽(TaN)或氮化铌(NbN)。
6.一种形成半导体结构的方法，所述方法包括：
形成覆盖后端制程(BEOL)堆叠件的第一金属化层的MIM电容器，所述MIM电容器包括覆盖复合电容器底部金属(CBM)电极的复合电容器顶部金属(CTM)电极，并且所述复合CBM和CTM电极均包括对应的金属层和覆盖所述对应的金属层的对应的扩散阻挡层；
在所述MIM电容器上方形成所述BEOL堆叠件的第二金属化层；
形成第一通孔，所述第一通孔从所述第二金属化层延伸进所述扩散阻挡层的一个扩散阻挡层并且到达所述扩散阻挡层中所述一个扩散阻挡层内的一位置处，所述位置与所述金属层隔开；以及
形成与所述MIM电容器横向隔开并且在所述第一和所述第二金属化层之间延伸的第二通孔。
7.根据权利要求6所述的方法，还包括：
形成第二通孔，所述第二通孔从所述第二金属化层延伸进所述扩散阻挡层的另一个扩散阻挡层并且到达所述扩散阻挡层的所述另一个扩散阻挡层内的一位置处，所述位置与所述金属层隔开。
8.根据权利要求6所述的方法，还包括：
在所述MIM电容器上方形成层间介电(ILD)层；
对所述ILD层执行蚀刻，以形成通孔开口和沟槽，所述通孔开口分别延伸至所述MIM电容器和所述第一金属化层，而所述沟槽限定所述第二金属化层的图案；
在所述ILD层上方形成导电层，并且填充所述沟槽和所述通孔开口，以形成通孔；以及
对所述导电层执行平坦化，以形成所述第二金属化层。
9.一种集成电路(IC)，包括：
金属-绝缘体-金属(MIM)电容器，包括底部电极、顶部电极和布置在所述顶部电极和所述底部电极之间的介电层，其中，所述顶部电极和所述底部电极包括对应的金属层和覆盖所述对应的金属层的对应的扩散阻挡层；
后端制程(BEOL)堆叠件，包括堆叠在所述MIM电容器的相对两侧上的第一金属化层和第二金属化层；
第一通孔和第二通孔，分别从所述第二金属化层延伸进所述扩散阻挡层并且分别到达所述扩散阻挡层内的位置处，所述位置与所述金属层隔开；以及
第三通孔，与所述MIM电容器横向隔开，并且所述第三通孔在所述第一和所述第二金属化层之间延伸。
10.根据权利要求9所述的IC，其中，所述扩散阻挡层包括钽(Ta)或铌(Nb)。
CN201510736539.8A 2015-01-08 2015-11-02 防止金属-绝缘体-金属(mim)电容器中铜污染的方法 Pending CN105789186A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110490214.1A CN113285022A (zh) 2015-01-08 2015-11-02 防止金属-绝缘体-金属（mim）电容器中铜污染的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/591,981 2015-01-08
US14/591,981 US9793339B2 (en) 2015-01-08 2015-01-08 Method for preventing copper contamination in metal-insulator-metal (MIM) capacitors

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110490214.1A Division CN113285022A (zh) 2015-01-08 2015-11-02 防止金属-绝缘体-金属（mim）电容器中铜污染的方法

Publications (1)

Publication Number Publication Date
CN105789186A true CN105789186A (zh) 2016-07-20

Family

ID=56368105

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110490214.1A Pending CN113285022A (zh) 2015-01-08 2015-11-02 防止金属-绝缘体-金属（mim）电容器中铜污染的方法
CN201510736539.8A Pending CN105789186A (zh) 2015-01-08 2015-11-02 防止金属-绝缘体-金属(mim)电容器中铜污染的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110490214.1A Pending CN113285022A (zh) 2015-01-08 2015-11-02 防止金属-绝缘体-金属（mim）电容器中铜污染的方法

Country Status (2)

Country Link
US (1) US9793339B2 (zh)
CN (2) CN113285022A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108123039A (zh) * 2017-12-15 2018-06-05 深圳市晶特智造科技有限公司 Mim电容器及其制作方法
CN110462822A (zh) * 2017-03-22 2019-11-15 超威半导体公司 多晶硅中用于改进电容的振荡电容器架构
CN112086441A (zh) * 2020-08-26 2020-12-15 中国电子科技集团公司第十三研究所 无源器件制备方法及无源器件
CN112201643A (zh) * 2019-07-08 2021-01-08 中芯国际集成电路制造(北京)有限公司 一种半导体器件及形成方法
CN113130442A (zh) * 2020-01-15 2021-07-16 广东汉岂工业技术研发有限公司 Mim电容器及其制造方法
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
US11935826B2 (en) 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180138263A1 (en) * 2016-11-14 2018-05-17 United Microelectronics Corp. Semiconductor structure and method for forming the same
US10170363B2 (en) * 2016-12-20 2019-01-01 SK Hynix Inc. Semiconductor device and method of manufacturing the semiconductor device
US11038012B2 (en) * 2017-04-28 2021-06-15 AP Memory Technology Corp. Capacitor device and manufacturing method therefor
US10749004B2 (en) * 2017-06-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a multi-layer diffusion barrier
US10707125B2 (en) * 2018-08-14 2020-07-07 Newport Fab, Llc Fabrication of contacts in an RF switch having a phase-change material (PCM) and a heating element
CN112185939B (zh) * 2019-07-03 2022-03-22 长鑫存储技术有限公司 电容组件及其制作方法、存储器
US11450733B2 (en) * 2019-07-18 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional metal insulator metal capacitor structure
WO2021119000A1 (en) * 2019-12-09 2021-06-17 Entegris, Inc. Diffusion barriers made from multiple barrier materials, and related articles and methods
US20210305356A1 (en) * 2020-03-26 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer for metal insulator metal capacitors
US11658041B2 (en) * 2020-05-28 2023-05-23 Applied Materials, Inc. Methods of modifying portions of layer stacks
US11424319B2 (en) * 2020-05-29 2022-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer capacitor electrode
CN116322297A (zh) * 2023-05-17 2023-06-23 粤芯半导体技术股份有限公司 Mim电容器制备方法及mim电容器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US20040188748A1 (en) * 2000-06-26 2004-09-30 Hideaki Matsuhashi Method of manufacturing a capacitor with copper electrodes and diffusion barriers
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
CN102339869A (zh) * 2010-07-16 2012-02-01 美格纳半导体有限公司 具有mim电容器的半导体装置及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973588A (en) * 1990-06-26 1999-10-26 Ecco Limited Multilayer varistor with pin receiving apertures
US6114051A (en) 1995-04-05 2000-09-05 Lacks Industries, Inc. Method for electroplating high-impact plastics
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
KR100351238B1 (ko) 1999-09-14 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100321178B1 (ko) 1999-12-30 2002-03-18 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
JP4228560B2 (ja) 2000-11-01 2009-02-25 ソニー株式会社 キャパシタ素子及びその製造方法
US6727140B2 (en) 2001-07-11 2004-04-27 Micron Technology, Inc. Capacitor with high dielectric constant materials and method of making
US6972265B1 (en) * 2002-04-15 2005-12-06 Silicon Magnetic Systems Metal etch process selective to metallic insulating materials
US6812088B1 (en) 2002-06-11 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for making a new metal-insulator-metal (MIM) capacitor structure in copper-CMOS circuits using a pad protect layer
KR100818058B1 (ko) 2002-06-28 2008-03-31 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
TW200411923A (en) 2002-07-19 2004-07-01 Asml Us Inc In-situ formation of metal insulator metal capacitors
US6897501B2 (en) 2003-02-28 2005-05-24 Infineon Technologies Aktiengesellschaft Avoiding shorting in capacitors
US7078785B2 (en) * 2003-09-23 2006-07-18 Freescale Semiconductor, Inc. Semiconductor device and making thereof
US7301752B2 (en) * 2004-06-04 2007-11-27 International Business Machines Corporation Formation of metal-insulator-metal capacitor simultaneously with aluminum metal wiring level using a hardmask
KR100588373B1 (ko) * 2004-12-30 2006-06-12 매그나칩 반도체 유한회사 반도체 소자의 형성 방법
KR100755365B1 (ko) * 2005-02-15 2007-09-04 삼성전자주식회사 엠. 아이. 엠 커패시터들 및 그 형성방법들
US7375002B2 (en) * 2005-06-28 2008-05-20 Freescale Semiconductor, Inc. MIM capacitor in a semiconductor device and method therefor
JP4949656B2 (ja) * 2005-08-12 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7964470B2 (en) * 2006-03-01 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible processing method for metal-insulator-metal capacitor formation
US8889507B2 (en) 2007-06-20 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitors with improved reliability
US8039924B2 (en) * 2007-07-09 2011-10-18 Renesas Electronics Corporation Semiconductor device including capacitor element provided above wiring layer that includes wiring with an upper surface having protruding portion
US7816278B2 (en) 2008-03-28 2010-10-19 Tokyo Electron Limited In-situ hybrid deposition of high dielectric constant films using atomic layer deposition and chemical vapor deposition
US8629488B2 (en) * 2008-04-23 2014-01-14 Semiconductor Components Industries, Llc Method for manufacturing an energy storage device and structure therefor
US8445991B2 (en) * 2008-12-24 2013-05-21 Magnachip Semiconductor, Ltd. Semiconductor device with MIM capacitor and method for manufacturing the same
US9029983B2 (en) * 2013-03-12 2015-05-12 Qualcomm Incorporated Metal-insulator-metal (MIM) capacitor
US9111944B2 (en) * 2013-09-09 2015-08-18 Cypress Semiconductor Corporation Method of fabricating a ferroelectric capacitor
US9257498B1 (en) * 2014-08-04 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Process to improve performance for metal-insulator-metal (MIM) capacitors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040188748A1 (en) * 2000-06-26 2004-09-30 Hideaki Matsuhashi Method of manufacturing a capacitor with copper electrodes and diffusion barriers
US6344964B1 (en) * 2000-07-14 2002-02-05 International Business Machines Corporation Capacitor having sidewall spacer protecting the dielectric layer
US20060197183A1 (en) * 2005-03-01 2006-09-07 International Business Machines Corporation Improved mim capacitor structure and process
CN102339869A (zh) * 2010-07-16 2012-02-01 美格纳半导体有限公司 具有mim电容器的半导体装置及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110462822A (zh) * 2017-03-22 2019-11-15 超威半导体公司 多晶硅中用于改进电容的振荡电容器架构
CN108123039A (zh) * 2017-12-15 2018-06-05 深圳市晶特智造科技有限公司 Mim电容器及其制作方法
CN112201643A (zh) * 2019-07-08 2021-01-08 中芯国际集成电路制造(北京)有限公司 一种半导体器件及形成方法
CN112201643B (zh) * 2019-07-08 2023-04-07 中芯国际集成电路制造(北京)有限公司 一种半导体器件及形成方法
CN113130442A (zh) * 2020-01-15 2021-07-16 广东汉岂工业技术研发有限公司 Mim电容器及其制造方法
TWI780704B (zh) * 2020-05-27 2022-10-11 台灣積體電路製造股份有限公司 半導體封裝裝置及其製造方法
US11935826B2 (en) 2020-05-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor between two passivation layers with different etching rates
CN112086441A (zh) * 2020-08-26 2020-12-15 中国电子科技集团公司第十三研究所 无源器件制备方法及无源器件

Also Published As

Publication number Publication date
CN113285022A (zh) 2021-08-20
US20160204190A1 (en) 2016-07-14
US9793339B2 (en) 2017-10-17

Similar Documents

Publication Publication Date Title
CN105789186A (zh) 防止金属-绝缘体-金属(mim)电容器中铜污染的方法
US11728375B2 (en) Metal-insulator-metal (MIM) capacitor structure
CN103383933B (zh) 半导体器件及其制造方法
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
US7332764B2 (en) Metal-insulator-metal (MIM) capacitor and method of fabricating the same
TWI717410B (zh) 半導體結構、製造其的方法及製造密封環結構的方法
US10580581B2 (en) High-density metal-insulator-metal capacitors
US11764256B2 (en) Semiconductor structure including MIM capacitor
US9257498B1 (en) Process to improve performance for metal-insulator-metal (MIM) capacitors
US11239230B2 (en) IC with larger and smaller width contacts
US10043863B2 (en) Grated MIM capacitor to improve capacitance
US11222945B2 (en) High voltage isolation structure and method
US20160093687A1 (en) Capacitor structure and fabricating method thereof
US10714420B1 (en) High cutoff frequency metal-insulator-metal capacitors implemented using via contact configurations
US8652855B2 (en) Low resistance stacked annular contact
US9257497B2 (en) Metal-insulator-metal (MIM) capacitor techniques
CN113314499A (zh) 半导体器件及其形成方法
US11152305B1 (en) Semiconductor device and method of manufacturing the same
US11862665B2 (en) Semiconductor structure including MIM capacitor and method of forming the same
US11830870B2 (en) ESD protection device and manufacturing method thereof
TW201913764A (zh) 具有平面鈍化層之半導體裝置
TW202044598A (zh) 金屬-絕緣體-金屬電容結構的製造方法
US20180130871A1 (en) Capacitor structure and manufacturing method thereof
US11961880B2 (en) Metal-insulator-metal structure
US11973021B2 (en) Semiconductor device and method forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160720