CN112086441A - 无源器件制备方法及无源器件 - Google Patents
无源器件制备方法及无源器件 Download PDFInfo
- Publication number
- CN112086441A CN112086441A CN202010870974.0A CN202010870974A CN112086441A CN 112086441 A CN112086441 A CN 112086441A CN 202010870974 A CN202010870974 A CN 202010870974A CN 112086441 A CN112086441 A CN 112086441A
- Authority
- CN
- China
- Prior art keywords
- passive device
- metal layer
- tantalum nitride
- layer
- preparing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 121
- 239000002184 metal Substances 0.000 claims abstract description 121
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005516 engineering process Methods 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000004048 modification Effects 0.000 claims description 12
- 238000012986 modification Methods 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910001080 W alloy Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 14
- 239000010409 thin film Substances 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 5
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明适用于无源器件制备技术领域，提供了一种无源器件制备方法及无源器件，该方法包括：在半导体衬底上制备绝缘介质层；在绝缘介质层上制备氮化钽金属层；对氮化钽金属层进行刻蚀，获得无源器件样品；在无源器件样品上制备钝化层，获得无源器件。本发明基于氮化钽金属层，可以制备与其他电子元器件匹配良好、应用范围广的无源器件，同时可以实现薄膜电容的制备，有利于无源器件的小型化和集成化。
Description
技术领域
本发明属于无源器件制备技术领域，尤其涉及一种无源器件制备方法及无源器件。
背景技术
随着电子系统向体积更小、速度更快、功能更多、性能更强的方向发展，电子元器件越来越朝着微型化、集成化、多功能化的方向发展。电子元器件中，有源器件已经实现高度集成化，而无源器件很长时间以来都是以分立元件的形式被使用，因此，电子系统的小型化和集成化主要依赖于无源器件的小型化和集成化。
目前无源器件的集成技术主要包括薄膜集成技术、低温共烧陶瓷技术、印制电路板集成技术、以及多芯片组件技术等，其中利用薄膜集成技术进行无源器件的集成，可以实现成本和性能的最优组合，是一种最具发展潜力的无源器件集成技术。然而现有薄膜集成技术中，存在制备的薄膜无源器件应用范围受限、匹配度不高且薄膜电容制备困难的问题。
发明内容
有鉴于此，本发明实施例提供了一种无源器件制备方法及无源器件，以解决现有技术中制备的薄膜无源器件应用范围受限、匹配度不高且薄膜电容制备困难的问题。
本发明实施例的第一方面提供了一种无源器件制备方法，包括：
在半导体衬底上制备绝缘介质层；
在所述绝缘介质层上制备氮化钽金属层；
对所述氮化钽金属层进行刻蚀，获得无源器件样品；
在所述无源器件样品上制备钝化层，获得无源器件。
可选的，所述对所述氮化钽金属层进行刻蚀，获得无源器件样品之前，还包括：
对所述氮化钽金属层进行氧化改性，获得氧化改性后的氮化钽金属层；
所述对所述氮化钽金属层进行刻蚀，获得无源器件样品，包括：
对所述氧化改性后的氮化钽金属层进行刻蚀，获得无源器件样品。
可选的，所述对所述氮化钽金属层进行氧化改性，获得氧化改性后的氮化钽金属层，包括：
在预设温度下对所述氮化钽金属层氧化预设时间，获得氧化改性后的氮化钽金属层；其中，预设温度小于500℃，预设时间大于0.5h。
可选的，所述在所述绝缘介质层上制备氮化钽金属层之前，还包括：
在所述绝缘介质层上制备第一金属层；
在所述绝缘介质层上制备氮化钽金属层之后，还包括：
在所述氮化钽金属层上制备第二金属层。
可选的，在所述绝缘介质层上制备第一金属层之前，还包括：
在所述绝缘介质层上制备粘附金属层。
可选的，所述第一金属层和所述第二金属层的金属为金或铂；
所述粘附金属层的金属为钛、钽、铬、钨或钛钨合金。
可选的，所述对所述氮化钽金属层进行刻蚀之前，还包括：
采用光刻技术，对所述第二金属层进行刻蚀，形成无源器件上电极结构；
所述对所述氮化钽金属层进行刻蚀之后，还包括：
采用光刻技术，对所述第一金属层进行刻蚀，形成无源器件下电极结构，获得无源器件样品。
可选的，所述在所述无源器件样品上制备钝化层，获得无源器件，包括：
采用低压力化学气相沉积工艺或者等离子体增强化学气相沉积工艺在所述无源器件样品上制备钝化层；
通过光刻技术，在所述钝化层上形成所述无源器件上电极结构对应开孔和所述无源器件下电极结构对应开孔，获得无源器件。
可选的，所述绝缘介质层的厚度大于100nm；
所述氮化钽金属层的厚度小于1μm；
所述钝化层的厚度大于100nm。
本发明实施例的第二方面提供了一种无源器件，包括通过如上任一项所述的无源器件制备方法制备的无源器件。
本发明实施例与现有技术相比存在的有益效果是：通过在绝缘介质层上制备氮化钽金属层，并对氮化钽金属层进行刻蚀，进而制备得到无源器件，由于氮化钽金属具备极好的高温稳定性、较小的电阻温度系数以及适中的应变因子，使得基于氮化钽金属层制备得到的薄膜无源器件，一方面可以实现薄膜电容的制备，另一方面可以实现与其他电子元器件之间的良好匹配，大大提高了薄膜无源器件的应用范围。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的无源器件制备方法的实现流程示意图；
图2是本发明实施例提供的在半导体衬底上制备绝缘介质层的结构示意图；
图3是本发明实施例提供的在绝缘介质层上制备氮化钽金属层的结构示意图；
图4是本发明实施例提供的获得无源器件样品的结构示意图；
图5是本发明实施例提供的在无源器件样品上制备钝化层的结构示意图；
图6是本发明实施例提供的获得的无源器件的结构示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
参见图1至图6，对本发明实施例提供的无源器件制备方法详述如下。
步骤S101，在半导体衬底100上制备绝缘介质层101。
其中，制备无源器件的半导体衬底100一般可以为硅片，可以选用典型直径尺寸为6吋到12吋的硅片，在硅片上制备绝缘介质层101之前，可以先对硅片进行标准RCA清洗，并甩干待用。通过标准RCA清洗，可以先去除硅片表面的有机沾污，然后溶解氧化膜，最后再去除颗粒、金属等沾污，同时使硅片表面钝化。在经过标准RCA清洗后的硅片上制备绝缘介质层101，可以保证后续制备工艺的可靠性。
其中，在半导体衬底100上制备绝缘介质层101后再进行后续无源器件的制备，可以避免直接在半导体衬底100上制备无源器件可能会出现的漏电现象，进一步的确保制备得到的无源器件的可靠性。
可以采用热氧化工艺、低压化学气相沉积(Low Pressure Chemical VaporDeposition，LPCVD)工艺或等离子体增强化学气相沉积(Plasma Enhanced ChemicalVapor Deposition，PECVD)工艺制备绝缘介质层101，绝缘介质层101 的厚度一般大于100nm，以保证可以实现良好的绝缘作用。绝缘介质层101的材料可以为氧化硅或者氮化硅，绝缘介质层101的材料只要可以实现绝缘作用即可，本发明实施例对绝缘介质层101的材料不做限定。
步骤S102，在绝缘介质层101上制备氮化钽金属层104。
可选的，参见图3，在绝缘介质层101上制备氮化钽金属层104之前，还可以先在绝缘介质层101上制备一层粘附金属层102，在粘附金属层102上制备第一金属层103，在第一金属层103上制备氮化钽金属层104，并在制备氮化钽金属层104之后，在氮化钽金属层104上制备第二金属层105。
其中，粘附金属层102的金属可以为钛、钽、铬、钨或钛钨合金中的任一种，第一金属层103和第二金属层105用于形成无源器件的电极结构，第一金属层103和第二金属层105的金属可以为金或铂。
可以采用磁控溅射工艺或者金属有机化合物化学气相沉积(Metal OrganicChemical Vapor Deposition，MOCVD)工艺依次在绝缘介质层101上制备粘附金属层102、第一金属层103、氮化钽金属层104和第二金属层105，其中氮化钽金属层104的厚度一般小于1μm，例如可以制备300nm厚度的氮化钽金属层104，具体氮化钽金属层104的厚度可以根据所需无源器件的特性微调(例如根据所需电阻的阻值微调)，本发明实施例对氮化钽金属层104的具体厚度不做限定。基于厚度小于1μm的氮化钽金属层104制备薄膜无源器件，有利于实现无源器件的小型化和集成化。
步骤S103，对氮化钽金属层104进行刻蚀，获得无源器件样品。
可选的，在对氮化钽金属层104进行刻蚀，获得无源器件样品之前，可以先对氮化钽金属层104进行氧化改性，获得氧化改性后的氮化钽金属层，对氧化改性后的氮化钽金属层进行刻蚀，获得无源器件样品。
其中，可以在预设温度下对氮化钽金属层104氧化预设时间，获得氧化改性后的氮化钽金属层。其中，预设温度一般小于500℃，预设时间一般大于0.5h，以保证氮化钽金属层104氧化充分。
本发明实施例中，通过对氮化钽金属层104进行氧化改性，可以改变氮化钽金属层104的介电常数和电阻率等，以便于制备得到对应应用范围的薄膜无源器件，以及与其他电子元器件之间实现良好匹配。
可选的，参见图4，对应步骤S102，在对氮化钽金属层104进行刻蚀之前，可以先采用光刻技术对第二金属层105进行刻蚀，形成无源器件上电极结构 105'，然后采用光刻技术对氧化改性后的氮化钽金属层进行刻蚀，获得无源器件对应结构104'，最后采用光刻技术对第一金属层103进行刻蚀，形成无源器件下电极结构103'，获得无源器件样品。
其中，光刻技术是一种多步骤的图形转移技术，首先可以通过掩膜版形成所需要的图形，之后通过曝光显影将图形转移到光刻胶上，光刻胶经过曝光后自身性质和结构发生变化，可以由原来的可溶性物质变为非可溶性物质，或者由原来的非可溶性物质变为可溶性物质，通过显影液去除曝光后的可溶性光刻胶，获得需要的光刻胶图形，利用光刻胶图形掩盖待刻蚀层，可以刻蚀掉未被光刻胶掩盖的部分，获得光刻胶图形对应的结构。
例如，可以在第二金属层105上沉积一层光刻胶，使用无源器件上电极掩膜版对光刻胶进行曝光并显影，通过湿法腐蚀或干法刻蚀未被光刻胶掩盖的第二金属层105，然后去除掩盖第二金属层105的光刻胶，形成无源器件上电极结构105'。
同样的，可以在形成无源器件上电极结构105'后的结构上再沉积一层光刻胶，使用无源器件掩膜版(例如电容或电阻掩膜版)曝光并显影，通过反应离子刻蚀(ReactiveIon Etching，RIE)对未被光刻胶掩盖的氧化改性后的氮化钽金属层进行刻蚀，然后去除掩盖氧化改性后的氮化钽金属层的光刻胶，获得无源器件对应结构104'。
形成无源器件下电极结构103'时，也可以采用同样的光刻方法，使用无源器件下电极掩膜版，进而获得对应的无源器件下电极结构103'。
步骤S104，在无源器件样品上制备钝化层，获得无源器件。
可选的，参见图5，可以采用LPCVD工艺或者PECVD工艺在图4获得的无源器件样品上沉积钝化层106，其中，钝化层106的厚度一般可以大于100nm。沉积钝化层106后可以通过光刻技术，使用钝化层开孔掩膜版对钝化层106进行曝光显影，使光刻后的钝化层106'具有无源器件上电极结构103'对应开孔和无源器件下电极结构105'对应开孔，进而获得相应的无源器件。
上述无源器件制备方法，通过在绝缘介质层上制备第一金属层、氮化钽金属层以及第二金属层，并对氮化钽金属层进行氧化改性，然后分别对第二金属层、氧化改性后的氮化钽金属层以及第一金属层进行刻蚀，可以将氧化改性后的氮化钽金属层作为无源器件对应结构，通过氧化改性调整氮化钽金属层的介电常数及电阻率等，获得可以与其他电子元器件实现良好匹配、应用范围广的无源器件，同时，基于氧化改性后的氮化钽金属层可以制备薄膜电容，有利于无源器件的小型化和集成化。
应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。
作为本发明的又一实施例，本发明还包括通过上面任一实施例所述的无源器件制备方法制备得到的无源器件，并且具有与上述任一实施例所述的无源器件制备方法相同的有益效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。
Claims (10)
1.一种无源器件制备方法，其特征在于，包括：
在半导体衬底上制备绝缘介质层；
在所述绝缘介质层上制备氮化钽金属层；
对所述氮化钽金属层进行刻蚀，获得无源器件样品；
在所述无源器件样品上制备钝化层，获得无源器件。
2.如权利要求1所述的无源器件制备方法，其特征在于，所述对所述氮化钽金属层进行刻蚀，获得无源器件样品之前，还包括：
对所述氮化钽金属层进行氧化改性，获得氧化改性后的氮化钽金属层；
所述对所述氮化钽金属层进行刻蚀，获得无源器件样品，包括：
对所述氧化改性后的氮化钽金属层进行刻蚀，获得无源器件样品。
3.如权利要求2所述的无源器件制备方法，其特征在于，所述对所述氮化钽金属层进行氧化改性，获得氧化改性后的氮化钽金属层，包括：
在预设温度下对所述氮化钽金属层氧化预设时间，获得氧化改性后的氮化钽金属层；其中，预设温度小于500℃，预设时间大于0.5h。
4.如权利要求1至3任一项所述的无源器件制备方法，其特征在于，所述在所述绝缘介质层上制备氮化钽金属层之前，还包括：
在所述绝缘介质层上制备第一金属层；
在所述绝缘介质层上制备氮化钽金属层之后，还包括：
在所述氮化钽金属层上制备第二金属层。
5.如权利要求4所述的无源器件制备方法，其特征在于，在所述绝缘介质层上制备第一金属层之前，还包括：
在所述绝缘介质层上制备粘附金属层。
6.如权利要求5所述的无源器件制备方法，其特征在于，
所述第一金属层和所述第二金属层的金属为金或铂；
所述粘附金属层的金属为钛、钽、铬、钨或钛钨合金。
7.如权利要求5所述的无源器件制备方法，其特征在于，所述对所述氮化钽金属层进行刻蚀之前，还包括：
采用光刻技术，对所述第二金属层进行刻蚀，形成无源器件上电极结构；
所述对所述氮化钽金属层进行刻蚀之后，还包括：
采用光刻技术，对所述第一金属层进行刻蚀，形成无源器件下电极结构，获得无源器件样品。
8.如权利要求7所述的无源器件制备方法，其特征在于，所述在所述无源器件样品上制备钝化层，获得无源器件，包括：
采用低压力化学气相沉积工艺或者等离子体增强化学气相沉积工艺在所述无源器件样品上制备钝化层；
通过光刻技术，在所述钝化层上形成所述无源器件上电极结构对应开孔和所述无源器件下电极结构对应开孔，获得无源器件。
9.如权利要求1所述的无源器件制备方法，其特征在于，
所述绝缘介质层的厚度大于100nm；
所述氮化钽金属层的厚度小于1μm；
所述钝化层的厚度大于100nm。
10.一种无源器件，其特征在于，包括通过权利要求1至9任一项所述的无源器件制备方法制备得到的无源器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870974.0A CN112086441A (zh) | 2020-08-26 | 2020-08-26 | 无源器件制备方法及无源器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010870974.0A CN112086441A (zh) | 2020-08-26 | 2020-08-26 | 无源器件制备方法及无源器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112086441A true CN112086441A (zh) | 2020-12-15 |
Family
ID=73728709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010870974.0A Pending CN112086441A (zh) | 2020-08-26 | 2020-08-26 | 无源器件制备方法及无源器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112086441A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001053255A (ja) * | 1999-07-02 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタの製造方法 |
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| US20030001193A1 (en) * | 2001-06-29 | 2003-01-02 | Hynix Semiconductor Inc. | Method for forming a tantalum oxide capacitor |
| CN1639861A (zh) * | 2001-08-29 | 2005-07-13 | 自由度半导体公司 | 用于制作mim电容器的方法 |
| CN101364532A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、半导体器件及其制造方法 |
| CN102148137A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
| CN105789186A (zh) * | 2015-01-08 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 防止金属-绝缘体-金属(mim)电容器中铜污染的方法 |
-
2020
- 2020-08-26 CN CN202010870974.0A patent/CN112086441A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010013660A1 (en) * | 1999-01-04 | 2001-08-16 | Peter Richard Duncombe | Beol decoupling capacitor |
| JP2001053255A (ja) * | 1999-07-02 | 2001-02-23 | Hyundai Electronics Ind Co Ltd | 半導体メモリ素子のキャパシタの製造方法 |
| US20030001193A1 (en) * | 2001-06-29 | 2003-01-02 | Hynix Semiconductor Inc. | Method for forming a tantalum oxide capacitor |
| CN1639861A (zh) * | 2001-08-29 | 2005-07-13 | 自由度半导体公司 | 用于制作mim电容器的方法 |
| CN101364532A (zh) * | 2007-08-09 | 2009-02-11 | 中芯国际集成电路制造(上海)有限公司 | Mim电容器及其制造方法、半导体器件及其制造方法 |
| CN102148137A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Mim电容器及其形成工艺 |
| CN105789186A (zh) * | 2015-01-08 | 2016-07-20 | 台湾积体电路制造股份有限公司 | 防止金属-绝缘体-金属(mim)电容器中铜污染的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
| JPS6260813B2 (zh) | ||
| JPH0745510A (ja) | パタン形成方法 | |
| US20070077700A1 (en) | Capacitance process using passivation film scheme | |
| JPS61280638A (ja) | 半導体装置の製造方法 | |
| WO1998035385A9 (en) | Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same | |
| EP1008181A1 (en) | Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same | |
| CN112086441A (zh) | 无源器件制备方法及无源器件 | |
| US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
| CN110752207B (zh) | 一种背面电容结构及制作方法 | |
| CN109904145A (zh) | 一种薄膜电阻的制造方法 | |
| CN112562946B (zh) | 氮化钽薄膜电阻及其制备方法 | |
| US20030077898A1 (en) | Self-aligned fabrication method for a semiconductor device | |
| US6441447B1 (en) | Co-patterning thin-film resistors of different compositions with a conductive hard mask and method for same | |
| WO2022007445A1 (zh) | 三维电容制备方法 | |
| JPH03180041A (ja) | 半導体装置 | |
| CN209835625U (zh) | Mems器件 | |
| US7358184B2 (en) | Method of forming a conductive via plug | |
| JPS58191451A (ja) | 集積回路の電気接触用孔への相互接続線の位置決め形成方法 | |
| US6579790B1 (en) | Dual damascene manufacturing process | |
| JPS6214095B2 (zh) | ||
| TWI237902B (en) | Method of forming a metal-insulator-metal capacitor | |
| CN116437790A (zh) | 一种量子器件的制备方法、量子芯片 | |
| CN111009512A (zh) | 薄膜电阻的制造方法和薄膜电阻 | |
| KR100571265B1 (ko) | 반도체 소자의 패키지 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201215 |
|
| RJ01 | Rejection of invention patent application after publication |