CN105720015B - 具有可移除存储器的机械接口的cpu封装基板 - Google Patents

具有可移除存储器的机械接口的cpu封装基板 Download PDF

Info

Publication number
CN105720015B
CN105720015B CN201510796274.0A CN201510796274A CN105720015B CN 105720015 B CN105720015 B CN 105720015B CN 201510796274 A CN201510796274 A CN 201510796274A CN 105720015 B CN105720015 B CN 105720015B
Authority
CN
China
Prior art keywords
storage equipment
package substrate
socket
removable memory
mechanical interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510796274.0A
Other languages
English (en)
Other versions
CN105720015A (zh
Inventor
M·普拉卡什
T·T·霍尔登
J·L·斯莫利
R·S·维斯瓦纳特
B·N·考里
D·济亚卡斯
C·J·赵
J·W·蒂巴杜
G·R·穆尔塔吉安
K·C·刘
R·斯瓦米纳坦
张志超
J·M·林奇
D·J·利亚皮坦
S·加内桑
X·李
G·韦吉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105720015A publication Critical patent/CN105720015A/zh
Application granted granted Critical
Publication of CN105720015B publication Critical patent/CN105720015B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/71—Coupling devices for rigid printing circuits or like structures
    • H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/77—Coupling devices for flexible printed circuits, flat or ribbon cables or like structures
    • H01R12/79—Coupling devices for flexible printed circuits, flat or ribbon cables or like structures connecting to rigid printed circuits or like structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing & Machinery (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

公开了具有可移除存储器的机械接口的CPU封装基板,具体而言，涉及可配置的中央处理单元(CPU)封装基板。描述了包括处理设备接口的封装基板。封装基板还包括设置在封装基板上的存储设备电气接口。封装基板还包括邻近所述存储设备电气接口而设置的可移除存储器的机械接口。可移除存储器的机械接口用于允许在存储设备附接到封装基板之后容易地从封装基板移除存储设备。

Description

具有可移除存储器的机械接口的CPU封装基板
技术领域
实施例总体上涉及封装基板，并且更具体地来说，涉及具有可移除存储器的机械接口的中央处理单元(CPU)。
背景技术
对更高性能的计算机的增长的需求已经驱动了提高内部设备部件的性能的更多努力。计算机CPU的性能高度依赖于CPU可存取的存储设备的带宽和容量。因此，这样的存储器的带宽和容量限制限制了CPU的性能。因此，激发了行业领导者增加存储设备至CPU的可存取性。
根据一种方法，存储设备可以直接附接到CPU封装基板，而不是附接在母板上。尽管可以在CPU封装基板上集成各种存储设备，但是在封装装配之后，存储设备不能被重配置。
封装装配过程包括将CPU和存储设备附接在CPU封装基板上。常规的方法通过在封装装配过程期间将存储设备直接焊接在CPU基板上来在 CPU封装基板上集成存储设备。在图1A中例示了常规的CPU封装基板 100。如在图1A中示出的，处理设备接口102(例如平面栅格阵列(LGA)) 被设置在CPU封装基板104上。此外，存储设备电气接口106可以被设置在CPU封装基板104上处理设备接口102的旁边。存储设备电气接口106 也可以是LGA。
图1B例示了在完成CPU封装装配过程后的常规的CPU封装体101。常规的CPU封装体101包括处理设备108和安装在CPU封装基板104上的存储设备110。在实施例中，处理设备108和存储设备110直接安装在封装基板104上。例如，处理设备108和存储设备110可以是经由焊点阵列 (未示出)接合在CPU封装基板104上的倒装芯片。经焊接的连接是永久的连接，一旦对其进行回流焊和冷却，在不使整个CPU封装体101遭受回流焊接工艺的情况下，不能去除这些连接。因此，存储设备110永久地附接到CPU封装基板104并且不能被轻易去除。一旦附接了存储设备110并且客户购买了经组装的封装体，则客户重配置存储设备110的具体布置。因此，经组装的封装体是仅仅在少数应用中有用的高度特定的设备。
随着技术持续发展，在对存储容量和带宽需求的要求变化的情况下，市场变得更加细分化。此外，客户越来越多地寻找针对他们特定应用的定制的存储器布置。由于不能在CPU封装装配之后重配置存储设备的布置，这些CPU封装组件的当前制造者必须要生成许多模型变型来跟上客户偏好。具有许多模型变型会是麻烦的、耗时的、并且维持起来是昂贵的。
附图说明
图1A例示了传统CPU封装基板的俯视透视图。
图1B例示了传统CPU封装体的俯视透视图。
图2A例示了根据本发明的实施例的可配置的CPU封装基板的俯视透视图。
图2B例示了根据本发明的实施例的可配置存储器的封装体的俯视透视图。
图3A例示了根据本发明的实施例的具有作为可移除存储器的机械接口的插座的可配置的CPU封装基板俯视透视图。
图3B例示了根据本发明的实施例的具有作为可移除存储器的机械接口的压配孔的组的可配置的CPU封装基板的俯视透视图。
图3C例示了根据本发明的实施例的具有作为可移除存储器的机械接口的定位销的组的可配置的CPU封装基板的俯视透视图。
图3D例示了根据本发明的实施例的具有作为可移除存储器的机械接口的弹簧加载式夹具的可配置的CPU封装基板的俯视透视图。
图4A例示了根据本发明的实施例的在可配置的CPU封装基板上具有滑轨插座的封装体的俯视透视图。
图4B-图4C例示了根据本发明的实施例的滑轨插座对接装置的仰视透视图和俯视透视图。
图4D-图4E例示了根据本发明的实施例将滑轨插座对接装置附接到滑轨插座的方法。
图5A例示了根据本发明的实施例的在可配置的CPU封装基板上具有双边插座的封装体。
图5B-图5C例示了根据本发明的实施例的双边插座的前视透视图和后视透视图。
图5D例示了根据本发明的实施例的双边插座对接装置的俯视透视图。
图5E-图5F例示了根据本发明的实施例将双边插座对接装置附接到双边插座的方法。
图6A例示了根据本发明的实施例的在可配置的CPU封装基板上具有全边针脚栅格阵列插座的封装体。
图6B例示了根据本发明的实施例的全边针脚栅格阵列插座。
图6C-图6E例示了根据本发明的实施例的全边针脚栅格阵列对接系统中装配形成全边针脚栅格阵列对接装置的部分。
图6F-图6G例示了根据本发明的实施例的形成全边针脚栅格阵列插座对接装置的方法。
图6H-图6I例示了根据本发明的实施例将全边针脚栅格阵列插座对接装置附接到全边针脚栅格阵列插座的方法。
图7A例示了根据本发明的实施例的在可配置的CPU封装基板上具有低插入力插座的封装体。
图7B-图7C例示了根据本发明的实施例的低插入力插座中的部分的俯视透视图。
图7C例示了根据本发明的实施例的低插入力插座的接触针脚的横截面视图。
图7D例示了根据本发明的实施例的低插入力插座对接装置的仰视透视图。
图7E例示了根据本发明的实施例的低插入力插座对接装置的互连结构的横截面视图。
图7F-图7H例示了根据本发明的实施例的将低插入力插座对接装置附接到低插入力插座的方法。
图8A例示了根据本发明的实施例的用于柔性线缆对接装置的在可配置的CPU封装基板上具有低插入力插座的封装体的俯视透视图。
图8B例示了根据本发明的实施例的柔性线缆对接装置的透视图。
图8C例示了根据本发明的实施例的具有附接到低插入力插座的柔性线缆对接装置的封装体的俯视透视图。
图8D例示了根据本发明的实施例的附接到热沉的柔性线缆对接装置的俯视透视图。
图9A例示了根据本发明的实施例的具有柔性线缆插座的封装体的俯视透视图。
图9B例示了根据本发明的实施例的柔性线缆插座的仰视图。
图9C-图9D例示了根据本发明的实施例的用于柔性线缆插座的低插入力对接装置的俯视透视图和仰视透视图。
图9E例示了根据本发明的实施例的具有附接到柔性线缆插座的低插入力插座对接装置的封装体的俯视透视图。
图9F例示了根据本发明的实施例的附接到柔性线缆插座和热沉的低插入力插座对接装置的仰视透视图。
图10A例示了根据本发明的实施例的在可配置的CPU封装基板上具有零插入力插座的封装体的俯视透视图。
图10B-图10C例示了根据本发明的实施例的零插入力插座的仰视透视图和俯视透视图。
图10D例示了根据本发明的实施例的零插入力插座对接装置。
图10E-图10G例示了根据本发明的实施例将零插入力插座对接装置附接到零插入力插座的方法。
图10H例示了根据本发明的实施例的在具有附接到零插入力插座的零插入力插座对接装置的封装体上的热沉的横截面视图。
图11A例示了根据本发明的实施例的在可配置CPU封装基板上具有框架插座的封装体的俯视透视图。
图11B-图11C例示了根据本发明的实施例的可回流焊的栅格阵列的俯视透视图和横截面视图。
图11D-图11E例示了根据本发明的实施例的框架插座对接装置的俯视透视图和仰视透视图。
图11F-图11G例示了根据本发明的实施例的附接到框架插座的框架插座对接装置的仰视透视图和横截面视图。
图11H-图11J例示了根据本发明的实施例将框架插座对接装置附接到框架插座的不同方法的横截面视图。
图12A例示了根据本发明的实施例的在可配置的CPU封装基板中具有压配孔的组的封装体。
图12B-图12C例示了根据本发明的实施例的压配孔对接装置的仰视透视图和侧视图。
图12D-图12E例示了根据本发明的实施例将压配孔对接装置附接到压配孔的组的方法。
图13A例示了根据本发明的实施例的在可配置的CPU封装基板上具有定位销的组的封装体。
图13B-图13C例示了根据本发明的实施例的定位销对接装置的仰视透视图和俯视透视图。
图13D-图13E例示了根据本发明的实施例的用于定位销的组的中间结构的仰视透视图和横截面视图。
图13F-图13G例示了根据本发明的实施例使用定位销的组和中间结构来将定位销对接装置附接到存储设备电气接口的方法。
图14A例示了根据本发明的实施例的在可配置的CPU封装基板上具有弹簧加载式夹具的封装体。
图14B-图14C例示了根据本发明的实施例的弹簧加载式夹具对接装置的仰视透视图和俯视透视图。
图14D-图14F例示了根据本发明的实施例使用弹簧加载式夹具将弹簧加载式夹具对接装置附接到存储设备电气接口的方法。
图15例示了使用本发明的一种实施方式实现的计算系统。
具体实施方式
公开了具有可配置/可移除存储器的CPU封装基板。在以下描述中，阐述了许多具体细节(例如具体的集成结构)，以便提供对本发明的实施例的透彻理解。对本领域技术人员来说将显而易见的是，没有这些具体细节也可以实施本发明的实施例。在其它示例中，未详细描述公知的特征，以便不必要地混淆本发明的实施例。此外，将理解的是，附图中示出的各种实施例是例示性的表示，而不是按比例绘制。
1.0具有可移除存储器的机械接口的CPU封装基板
本发明的实施例公开了具有可移除存储器的机械接口的可配置的CPU 封装基板，可移除存储器的机械接口使得存储设备能够被容易地移除并能够容易地再附接。在本发明的一个实施日中，可配置的CPU封装基板包括处理设备接口和存储设备电气接口。处理设备接口和存储设备电气接口分别耦合到处理设备(例如，CPU)和存储设备(例如，DRAM芯片)。在一个实施例中，可配置的CPU封装基板还包括可移除存储器的机械接口。可移除存储器的机械接口允许在CPU封装装配之后的存储设备的附接和拆下。当通过可移除存储器的机械接口进行附接时，存储设备物理耦合并电气耦合到CPU封装基板。
在实施例中，可移除存储器的机械接口是存储设备插入到其中以耦合到CPU封装基板的插座。尽管在许多实施例中，可移除存储器的机械接口是插座，但可移除存储器的机械接口也可以被实现为其它结构。例如，可移除存储器的机械接口可以是压配孔组，对应的定位销组插入在压配孔组中。可移除存储器的机械接口还可以是被设计为在存储设备基板上的压配孔内适配的定位销组。此外，可移除存储器的机械接口可以是弹簧加载式夹具，该夹具将存储设备夹在CPU封装基板上。
尽管可移除存储器的机械接口有许多变化，但本文中所公开的实施例中的可移除存储器的机械接口通常使得CPU封装基板在封装装配之后能够容易地被重配置为具有不同的存储设备。在CPU封装装配期间，诸如CPU 之类的电设备被安装在CPU封装基板上。代替如常规进行的那样将存储设备永久地直接安装在CPU封装基板上，在封装装配期间在CPU封装基板上形成或安装可移除存储器的机械接口，因此形成可配置的CPU封装基板。随后可以将处理设备附接到可配置的CPU封装基板，从而形成存储器可配置的CPU封装体。随后可以在向客户发送存储器可配置的CPU封装体之前或之后将存储设备附接到可移除存储器的机械接口。在接收到存储器可配置的CPU封装体之后，客户可以如期望的那样重配置存储器布置。
例如，客户可以移除现有的存储设备并重新附接作为升级的新的存储设备。因此，可配置的CPU封装基板实现了在封装装配过程之后的存储设备的重配置。实现在封装装配过程之后的重配置具有几个可能的优点。例如，实现在封装装配之后的重配置增加了CPU封装基板的通用性。因此，单个CPU封装基板可以用于几个不同的应用，这与具有几个装配好的CPU 封装基板，其中每一个CPU封装基板针对不同的应用而定制截然相反。此外，客户可以独立重配置存储设备，而不需要将存储器可配置的CPU封装体发回到制造商，或者不需要必须使用昂贵的工具。
本发明的实施例还使得制造商能够以成本上有效的方式来使产品迎合客户需求。例如，代替必须将存储设备焊接到经封装的基板上，可以仅将存储设备按压到CPU封装基板的插座中。并不是必须要执行焊接工艺增加了产量并降低了成本。此外，轻松的重配置可以消除CPU封装组件具有不期望的存储器配置的可能性。
此外，本发明的实施例有助于质量保证测试过程。例如，在测试期间可以移除存储设备。因此，当发生存储器故障时，这种故障可以被容易地归因于CPU设备内的内部存储器。关于哪个存储器(内部或外部)有故障存在极少的不确定性。通过依次进行每次增加一个存储设备并执行测试程序，可以分别测试每个存储设备。例如，如果已知内部存储器正在正确运行，则在当只附接一个外部存储设备时的测试期间的故障可以清楚地指示在单个外部存储设备中正发生故障。通过启用这种测试策略，可移除存储器的机械接口增加了产量并降低了生产成本。
图2A例示了根据本发明的实施例的可配置的CPU封装基板200。可配置的CPU封装基板200可以包括CPU封装基板204。CPU封装基板204 可以是将集成电路与系统板互连的任何适当的电路板。在实施例中，CPU 封装基板204包括用于例如与计算系统的系统/母板互连的在CPU封装基板 204下方的焊球209阵列。可配置的CPU封装基板200还可以包括处理设备接口202和存储设备电气接口206(或者简单地为，“机械设备接口”206)。存储设备电气接口206可以是在CPU封装基板204上形成的任何适当的配置的电气输入/输出结构。例如，存储设备电气接口206可以是LGA或针脚阵列。尽管图2A例示了具有一个处理设备接口202和四个存储设备电气接口206的可配置的CPU封装基板200，但其它实施例可具有其它数量的处理设备接口和存储设备电气接口。例如，可配置的CPU封装基板200可以包括多于一个的处理设备接口202和至少一个存储设备电气接口206。
处理设备接口202可以是用于耦合到处理设备(例如，多核处理器芯片)的任何适当的互连结构。例如，处理设备接口202可以是具有被组织成N x M阵列的多个行N和多个列M的LGA。在这种布置中，处理设备接口202可以例如借助倒装芯片接合来通过焊点阵列而耦合到处理设备(未示出)。或者，处理设备接口202可以是被布置成类似框架的模式的焊盘阵列。例如，类似框架的模式的焊盘可以包围不具有焊盘的区域。在这种实例中，处理设备接口202可以通过借助引线接合的多条引线来耦合到处理设备。
存储设备电气接口206可以是用于通信地耦合到存储设备的电气互连布置。例如，存储设备电气接口206可以是以N x M布置或任何其它阵列构造在CPU封装基板204上进行组织的LGA。存储设备电气接口206可以直接耦合到存储设备基板或者耦合至集成到如本文中将进一步公开的可移除存储器的机械接口中的电连接件。可移除存储器的机械接口可以被设置在围绕存储设备电气接口206的区域208中。因此，区域208是可以放置可移除存储器的机械接口的区域。在实施例中，区域208接近于存储设备电气接口而延伸。区域208可以延伸到可配置的CPU封装基板204上直接毗邻存储设备电气接口206的区域，以及在存储设备电气接口206正上方的区域。
图2B例示了根据本发明的实施例的存储器可配置的CPU封装体201。存储器可配置的CPU封装体201包括耦合到CPU封装基板204的处理设备203。处理设备203可以是接合到在CPU封装基板204上形成的处理设备接口202(未示出)的倒装芯片203。存储器可配置的CPU封装体201 还可以包括存储设备205。存储设备205电气耦合到相应的存储设备电气接口206(未示出)。根据各个实施例，存储设备205通过相应的可移除存储器的机械接口(未示出)(例如位于区域208内的可移除存储器的机械接口) 耦合到存储设备电气接口206。在实施例中，存储设备205耦合到存储设备基板207。尽管存储设备205被例示为在存储设备基板207的上方，但是在实施例中，存储设备205被安装在存储设备基板207的底部。在实施例中，存储设备205被安装在存储设备基板207的顶部，并且另外的设备(例如另一个存储设备205或者另一个处理设备203)被安装在存储设备基板207 的底部。在实施例中，存储设备基板207可以是本领域中公知的任何适当的电路板，并且甚至可以是用于存储设备205的封装体中的部分。存储设备基板207可以通过可移除存储器的机械接口使存储设备205互连到存储设备电气接口206。
根据本发明的实施例，存储设备205能够附接到可移除存储器的机械接口并且能够从可移除存储器的机械接口拆下。在实施例中，不需要单独的工具来将存储设备附接到机械接口或者从机械接口拆下存储设备。例如，可以通过从可移除存储器的机械接口中拔出存储设备来从区域208中的存储设备机械接口拆下存储设备。此外，可以通过将存储设备按压到可移除存储器的机械接口中来将单独的存储设备附接到可移除存储器的机械接口。可以通过手来执行拔出和按压，从而不需要单独的工具。通过手来实现存储设备的安装允许可配置的CPU封装基板204实质上是通用的。可以在制造存储器可配置的CPU封装体之后安装存储设备，从而允许客户根据它们的具体应用而容易地定制存储器可配置的CPU封装体的性能。
可移除存储器的机械接口可以是用于将存储设备机械地附接到CPU封装基板并从CPU封装基板机械地拆下的任何适当的结构，以使得容易重复插入和移除。示例包括插座、压配孔、定位销和夹具。下面马上回顾这些示例中的某些基本示例。
图3A指示了可移除存储器的机械接口可以被实现为插座302。可以在可配置的CPU封装基板204上围绕存储设备电气接口206来安装插座302。插座302还可以被安装在图2中标记的区域208内。在实施例中，存储设备电气接口206是N×M的焊盘阵列。插座302是可以与存储设备基板和存储设备适配的结构。当适配于插座内时，存储设备可以电气耦合到电气接口206。根据本发明的实施例，如本文中将进一步详细讨论的，插座 302可具有各种实施方式。
如在图3B中观察到的，替代插座302，可移除存储器的机械接口可以被实现为在CPU封装基板中形成的压配孔304的组。如在图3B中示出的，压配孔304的组可以包围存储设备电气接口。在实施例中，压配孔304的组被设置于在图2中标记的区域208内。压配孔304可以允许存储设备附接到CPU封装基板和存储设备电气接口并从CPU封装基板和存储设备电气接口拆下，该存储设备的封装体具有适配于孔304中的“钉”或者“销”。在实施例中，存储设备被安装在存储设备基板上，存储设备基板具有直接附接到压配孔304的定位销。如本文中将进一步讨论的，定位销可以插入压配孔304中。
进一步可替代地，如图3C中例示的，可移除存储器的机械接口可以是定位销306的组。定位销306可以在图2中标记的区域208内被设置为围绕存储设备电气接口206。定位销306可以允许存储设备与CPU封装基板 204的附接和拆下。在实施例中，存储设备被安装在存储设备基板上，存储设备基板具有直接附接到定位销306的压配孔。如本文中将进一步讨论的，定位销306可以插入到压配孔中。
再进一步可替代地，如图3D中例示的，可移除存储器的机械接口可以是弹簧加载式夹具308。弹簧加载式夹具308可以在图2中标记的区域208 内被设置在存储设备电气接口206的上方并围绕存储设备电气接口206。在实施例中，如本文中将进一步讨论的，弹簧加载式夹具308可以通过利用弹簧生成的力来向下按压在存储设备基板上而将存储设备夹到存储设备电气接口206。
能够想到的是，可以通过组合两种或更多种类型的机械接口(例如上面关于图3A到图3D讨论的机械接口的类型中的两种或更多种类型)来实现可移除存储器的机械接口。
1.1插座的实施例
可移除存储器的机械接口可以由各种结构组成，这些结构中的若干结构可以是插座的不同变型方式。为了更好地公开这些变型方式，以下实施例例示了具有各种插座作为可移除存储器的机械接口的可配置的CPU封装基板。如本文中关于图2A所公开的，各种可移除存储器的机械接口可以位于区域208内。如在以下例示中示出的，处理设备23附接到可配置的CPU 封装基板，以具体示出存储设备如何能够在封装装配之后附接到可移除存储器的机械接口。如本文中所定义的，插座是对接结构可以插入其中的结构。一旦插入，对接结构随后可以耦合到下面的基板。
1.1.1滑轨插座
在实施例中，可移除存储器的机械接口是滑轨插座。图4A例示了在可配置的CPU封装基板200上具有滑轨插座402的封装体。滑轨插座402包括滑动槽410A和410B的对，滑动槽410A和410B有助于引导配对结构进入滑轨插座402中。可以在滑轨插座402内设置输入/输出(I/O)连接件 403阵列。在实施例中，如在图4A中例示的，I/O连接件403阵列可以由 N xM的针脚阵列组成。尽管被例示为针脚阵列，但是在替代的实施例中， I/O连接件403阵列是N x M的焊盘阵列。存储设备电气接口(未示出)可以被设置在滑轨插座402下方。I/O连接件403阵列可以电气耦合到存储设备电气接口。在实施例中，滑轨插槽402可以朝向可配置的CPU封装基板 200的外边缘。朝向外边缘防止了处理设备203阻碍结构插入到滑轨插座 402中。
在图4B-图4C中例示了用于滑轨插座402的示例性的滑轨插座对接装置401。具体来说，图4B例示了滑轨插座对接装置401的仰视透视图，并且图4C例示了对接装置401的俯视透视图。
参照图4B，滑轨插座对接装置401由存储设备基板440组成。存储设备基板440可以是本领域中公知的任何适当的电路板。互连结构406阵列可以被设置在存储设备基板440的底侧404上。在实施例中，互连结构406 阵列是焊盘阵列。在替代的实施例中，互连结构406阵列是针脚阵列。在任何情况下，不管互连结构406阵列是焊盘阵列还是针脚阵列，I/O互连件 403阵列都与互连结构406互补，从而可以形成电连接。例如，如果互连结构406阵列是焊盘阵列，则I/O互连件403阵列是针脚阵列，并且反之亦然。
现在参考图4C，存储设备205被示出为安装在存储设备基板440上。在实施例中，存储设备205是接合到存储设备基板440的顶部表面408的倒装芯片，但是在本发明的实施例中预期到任何其它适当的接合方法，例如引线接合。存储设备205可以通过存储设备基板440互连到互连结构406 阵列。
图4D-图4E例示了将存储设备205附接到可移除存储器的机械接口的方法。具体来说，图4D-图4E例示了将滑轨插座对接装置403附接到滑轨插座402的方法。
如在图4D中示出的，将滑轨插座对接装置401朝向滑动槽410A和 410B移动。滑轨插座对接装置401可以通过滑动槽410A和410B与滑轨插座对接装置401的相应轨道411A和411B之间的机械相互作用而对齐。例如，当滑轨插座对接装置401插入滑轨插座402中时，轨道411A和411B 可以滑动到滑动槽410A和410B内。在实施例中，滑动槽410A和410B 是U型的，以便提供存储设备基板440在X方向和Y方向上的对齐。轨道 411A和411B可以是分别在滑动槽410A和410B内适配的存储设备基板440 的边缘。
在图4D中描绘的实施例中，I/O连接件403阵列是针脚阵列。在实施例中，针脚阵列是按压在表面上时弯曲的悬臂针脚阵列。因此，针脚阵列可以与跨互连结构406阵列不均匀的焊盘高度相符合。与不均匀的焊盘高度相符合的能力允许针脚403阵列可以与互连结构406的整个阵列接触，而不管在结构406之中的任何高度差异。在实施例中，针脚403阵列朝向滑轨插座402的止挡壁414倾斜。止挡壁414可以位于滑轨插座402的后端处。朝向插座402的止挡壁414倾斜使得当将滑轨插座对接装置401插入插座402中时针脚403与焊盘406之间的摩擦损失最小化。止挡壁414 防止存储设备基板440插入到滑轨插座402中太远。因此，止挡壁414可以使存储设备基板440在Z方向上对齐。
滑轨插座402可以包括窗口412。在实施例中，如在图4E中示出的，窗口412是滑轨插座402的开口412，其允许存储设备205在其中滑动。在没有开口412的情况下，存储设备基板440不能完全插入到插座402中，因为存储设备205会被插座402的顶部阻挡。
图4E例示了将滑轨插座对接装置401附接到滑轨插座402。滑动槽 410A和410B通过使用滑动槽410A和410B的夹持部420A和420B来托住存储设备基板440而确保滑轨插座对接装置401处于适当位置。在实施例中，凹槽410的高度416可以等于(如果不是稍大于)存储设备基板440 的厚度418。因此，高度416可以允许存储设备基板440在凹槽410内滑动，同时保持接触以防止滑轨插座对接装置401实质上移动。一旦附接，存储设备205可以通过滑轨插座402中的I/O连接件403阵列来电气耦合到可配置的CPU封装基板200。
在实施例中，滑动槽410与滑轨插座对接装置401之间的静摩擦力使存储设备205保持在适当位置。因此，具有大于静摩擦力的大小的力由此可以从可配置的CPU封装基板200的滑轨插座402中移除存储设备205。具有新的存储设备205的新的滑轨插座对接装置401随后可以替换旧的对接装置401并且附接到滑轨插座402。在实施例中，不需要单独的工具来从滑轨插座402中移除存储设备205。
多边插座
除了滑轨插座以外，可移除存储器的机械接口可以是多边插座。例如，如本文中进一步讨论的，可移除存储器的机械接口可以是双边插座或全边针脚栅格阵列插座。
1.1.2.1双边插座
图5A例示了根据本发明的实施例的在可配置的CPU封装基板200上具有双边插座502的封装体。双边插座502可以是具有开口504的L型的插座，开口504在侧面上朝向可配置的CPU封装基板200的外边缘。在侧面上朝向外边缘防止处理设备203阻碍结构插入到双边插座502中。在实施例中，双边插座502耦合到可配置的CPU封装基板200上的相应的存储设备电气接口206。例如，存储设备电气接口206可以是耦合到双边连接器 502的引线连接520阵列的焊盘阵列。
在图5B和图5C中分别例示了双边插座502的详细前视透视图和后视透视图。如在图5B中示出的，双边插座502具有在接点510处连接的第一部分506以及第二部分508。第一部分506和第二部分508可以形成偏斜角 512。因此，第一部分506可以在与第二部分508成偏斜角的方向上延伸。在实施例中，开口504沿部分506/508两者延伸并且延伸通过接点510。因此，对接结构可以插入开口504内，以便与双边插座502连接。具体来说，对接结构的两个相邻边缘可以耦合到双边插座502。在实施例中，如本文中将进一步讨论的，开口504在开口504的末端处包含用于插入对齐的成斜面的拐角516。
在实施例中，开口504包含用于耦合到外部结构的I/O连接件514阵列。在实施例中，I/O连接件514阵列是触点阵列，例如焊盘阵列或者悬臂针脚阵列。I/O连接件514阵列可以被设置在开口504的底部内表面上。此外，在实施例中，开口504包含第二I/O连接件阵列(未示出)。第二I/O 连接件阵列可以被设置在开口504的顶部内表面上。I/O连接件514阵列可以沿插入方向而定向，以便防止在安装期间的相邻触点之间的电气短路。在实施例中，插入方向在与第一部分506或第二部分508成偏斜角的一半的角度。如本文中将讨论的，图5D中示出了插入方向的进一步例示。
I/O连接件514阵列可具有被设计为使触点的数量最大化同时确保每个触点具有足够的表面积以便形成电连接的触点间距。在实施例中，触点间距的范围可以在0.3mm至0.5mm之间。在具体实施例中，I/O连接件514 阵列具有大约0.4mm的触点间距。因此，对于包含底部内I/O连接件514 阵列和顶部内I/O连接件514阵列的插座520，双边插座502可以总共具有大约160个焊盘。此外，每mm大约5个触点的触点密度是可达到的。
如图5C中例示的，两个I/O连接件514阵列都可以电气耦合到位于双边插座502后方的相应的引线连接520阵列。引线连接520阵列可以使双边插座502耦合到在可配置的CPU封装基板200上的相应的存储设备电气接口206。在实施例中，引线连接520阵列是欧翼式连接。
图5D例示了双边插座对接装置503的顶部透视图。在实施例中，双边插座对接装置503包括集成电路设备，例如存储设备205。存储设备205 可以是接合到存储设备基板540的倒装芯片。存储设备基板540可具有几条边505A-505D。两条边505A和505B可以在一端处会合以形成拐角507。在实施例中，两条边505A和505B相对于彼此形成分离角511。分离角可以在角度上等于双边连接器502的偏斜角512。在实施例中，分离角511 和偏斜角512大约为90度。
存储设备基板540还包括单个连接接口522。单个连接接口522可以继续跨越两条相邻的边(例如边505A和505B)延伸。因此，单个连接接口 522可以沿边505A和505B形成L型的外形。在实施例中，单个连接接口 522包括延伸到存储设备基板540的每条边的焊盘524阵列。焊盘524阵列可具有与双边连接器502对应的触点间距。例如，焊盘524阵列可具有大约0.4mm的触点间距，因此形成了包含大约160个焊盘的焊盘阵列524。
在实施例中，焊盘524阵列中的每个焊盘与插入方向515对齐。插入方向515可以是双边插座对接装置503插入到双边插座502中以防止焊盘 524阵列中的每个焊盘之间短路的方向。在实施例中，插入方向515处于是分离角511的一半的角度513。因此，焊盘524阵列中的每个焊盘在成分离角511的一半的角度513的方向上对齐。在分离角是90度的实施例中，焊盘524阵列中的每个焊盘在从边505A成45度的角度的方向上对齐。在实施例中，焊盘524阵列中的每个焊盘在与I/O连接件514阵列相同的方向上对齐。
尽管图5D将单个连接接口522例示为只在存储设备基板540的一侧上具有焊盘524阵列，但并非如此限制实施例。例如，单个连接接口522还可以在存储设备基板540的下侧上具有镜像的焊盘组(未示出)。镜像的焊盘组可以与焊盘524阵列在尺寸上是相同的，并且与焊盘524阵列在相同的方向上对齐。
存储设备基板540还可以包括斜边518。斜边518可以位于存储设备基板540的拐角上，单个连接接口522的末端位于这个拐角上。例如，斜边 518可以位于边505B与边505C以及边505A与边505D之间的拐角处。斜边518可以沿插入方向515而定向。因此，在实施例中，斜边518平行于焊盘524。如本文中将进一步讨论的，参考图5E-图5F，斜边518可以在插入期间辅助双边插座对接装置503对齐到双边插座502。
图5E-图5F例示了将存储设备附接到可移除存储器的机械接口的方法。具体来说，图5E-图5F例示了将双边插座对接装置503附接到双边插座502的方法。
如在图5E中示出的，双边插座对接装置503朝向双边插座502而插入。在实施例中，双边插座对接装置503沿插入方向515插入。沿插入方向515 插入对接装置503实质上防止了当附接时每个焊盘524和514阵列内的相邻焊盘之间的短路，因为焊盘已经沿插入方向515而定向。存储设备基板 540的斜边518可以通过靠着插座502的相应的成斜面的拐角516滑动来机械地使对接装置503与插座502对齐。在实施例中，双边插座502的成斜面的拐角516沿插入方向515延伸。因此，成斜面的拐角516在插入期间引导存储设备基板540沿插入方向515。
图5F例示了附接到双边插座502的双边插座对接装置503。在实施例中，I/O连接件514阵列电气耦合到焊盘524阵列。因此，焊盘524阵列可以电气耦合到引线连接520阵列。因此，存储设备205可以电气耦合到可配置的CPU封装基板200。
在实施例中，焊盘524阵列与I/O连接件514阵列之间的静摩擦力可以将存储设备205保持在适当的位置。因此，具有大于静摩擦力的大小的力由此可以从可配置的CPU封装基板200的双边插座502中移除存储设备 205。具有新的存储设备205的新的双边插座对接装置503随后可以替换旧的对接装置503并附接到双边插座502。在实施例中，不需要单独的工具来从双边插座502中移除存储设备205。
1.1.2.2全边针脚栅格阵列插座
图6A例示了根据本发明的实施例的在可配置的CPU封装基板200上具有全边针脚栅格阵列插座602的封装体。全边针脚栅格阵列插座602使得存储设备能够可从可配置的CPU封装基板200移除。在实施例中，插座结构主体604具有类似框架的外形，其被设置在可配置的CPU封装基板200 上。存储设备电气接口(未示出)可以被设置在类似框架的结构主体604 下方的可配置的CPU封装基板200上。存储设备电气接口可以电气耦合到插座602。
图6B中例示了全边针脚栅格阵列插座602的更详细的视图。如示出的，全边针脚栅格阵列插座602包括具有多个开口606的插座结构主体604。可以沿着类似框架的外形来布置多个开口606。如本文中将进一步讨论的，开口606可以与来自对接系统的连接针脚相对应。在实施例中，开口606被设置在类似框架的结构主体604的顶部表面608上。也就是说，多个开口 606可以从插座602的顶部表面608延伸到插座结构主体604中。因此，开口606可以允许针脚插入到全边针脚栅格阵列插座602中，以便与可配置的CPU封装基板200进行电连接。
图6C-图6E例示了对接系统中的示例性的部分，对接系统进行装配以形成全边针脚栅格阵列插座对接装置。具体来说，图6C例示了设备部分 603的俯视透视图，并且图6D-图6E分别例示了互连部分607的俯视透视图和仰视透视图。在实施例中，如本文中关于图6F-图6G将进一步讨论的，一个设备部分603和两个互连部分607进行装配以形成全边针脚栅格阵列插座对接装置。
参照图6C，设备部分603包括安装在存储设备基板640上的存储设备 205。与本文中已经公开的双边插座对接装置503的配置类似，设备部分603 的存储设备基板640可具有被布置为彼此成分离角613的边605A-605。然而，代替只具有一个连接接口(图5D中的522)，存储设备基板640可具有两个连接接口622A和622B。每个连接接口622可以跨越两条相邻的边，因此形成L型的连接外形。例如，第一连接接口622A可以跨越边605A和 605B，并且第二连接接口622B可以跨越边605C和605D。
连接接口622A和622B的每个都可以包括延伸到存储设备基板640的边的焊盘624阵列。焊盘的镜像阵列(未示出)还可以被设置在存储设备基板640的下侧上。焊盘624阵列可具有使焊盘的数量最大化同时保持足够的表面积以形成稳健的电连接的触点间距。例如，焊盘624阵列可具有大约0.4mm的触点间距，因此形成包含大约160个焊盘的连接接口622。已知存在两个连接接口622A和622B，因此，存储器封装体640总共可具有大约320个焊盘。
此外，与双边插座对接装置503类似，在设备部分603的存储设备基板640上的焊盘624阵列中的每个焊盘与插入方向615对齐。插入方向615 可以是互连部分607与设备部分603进行装配以防止焊盘624阵列中的每个焊盘之间的短路的方向。插入方向615可以处于是分离角611的一半的角度613。因此，焊盘624阵列中的每个焊盘可以在分离角611的一半的角度613上对齐。
斜边618可以位于存储设备基板640的拐角上，连接接口622A和622B 的末端位于斜边618。此外，斜边618可以沿插入方向615而定向。因此，在实施例中，斜边618平行于焊盘624。如本文中将关于图6F-图6G进行讨论的，斜边618辅助将互连部分607与设备部分603进行装配。
现在参照图6D，互连部分607被示出为具有第一部分606和第二部分 608。与双边插座502类似，互连部分607的第一部分606和第二部分608 被布置成L型的外形，其中，这两个部分彼此成偏斜角612。互连部分607 包括延伸跨越两个部分606和608的开口604。I/O连接件614阵列可以被设置在开口604内并且可以被布置为沿插入方向615。因此，I/O连接件614 阵列可以与焊盘624阵列在相同的方向上对齐。在实施例中，I/O连接件 614阵列可以是焊盘阵列或悬臂针脚阵列。I/O连接件614可以耦合到如在图6E中例示出的被设置在互连部分607下方的连接针脚620阵列。连接针脚620在形状上可以是垂直的，以便插入到插座结构主体604的开口606 中。互连部分607可以与设备部分603进行装配，以形成本文中关于图6F- 图6G进一步讨论的全边针脚栅格阵列插座对接装置621。
图6F-图6G例示了形成全边针脚栅格阵列插座对接装置621。在实施例中，两个互连部分607A和607B与设备部分603进行装配，以形成全边针脚栅格阵列插座对接装置621。如在图6F中例示出的，将第一互连部分 607A装配到设备部分603,。在实施例中，第一互连部分607A沿插入方向 615朝向设备部分603插入，以避免焊盘624阵列中的焊盘之间的短路。存储设备基板640的斜边618可以沿互连部分607A的成斜面的拐角616滑动，以便在装配器件辅助对齐。可以在本公开内容中关于图5E来参考斜边618 和成斜面的拐角616的细节。一旦附接了第一互连部分607A，则沿着边 605A和605B的第一连接接口622A可以电气耦合到第一互连部分607A，同时可以暴露沿着边605C和605D的第二连接接口622B。
在图6G中，第一互连部分607B可以附接到第二连接接口622B，从而完成全边针脚栅格阵列插座对接装置621的装配。一旦进行了装配，第二连接接口622B可以电气耦合到第二互连部分607B。因此，第一连接接口622A和第二连接接口622B可以电气耦合到第一互连部分607A和第二互连部分607B。尽管实施例公开了在附接第二互连部分607B之前附接第一互连部分607A，实施例并不限于这种附接顺序。例如，可以在第二互连部分607B之后附接第一互连部分607A，或者同时进行附接。
一旦装配了全边针脚栅格阵列插座对接装置621，随后其可以附接到全边针脚栅格阵列插座602。图6H-图6I例示了将全边针脚栅格阵列插座对接装置621附接到全边针脚栅格阵列插座602的方法。在图6H中，将对接装置621向下按压到插座620上。在实施例中，朝向插座结构主体604内的对应的开口606按压连接针脚620。当如图6I中示出的完全向下按压时，连接针脚620完全插入到相应的开口606中，以便在对接装置621与插座 602之间形成电连接。因此，存储设备205可以电气耦合到可配置的CPU 封装基板200。
在实施例中，连接针脚620与开口606之间的静摩擦力可以使存储设备205保持在适当的位置。因此，具有大于静摩擦力的大小的力由此可以从可配置的CPU封装基板200的全边针脚栅格阵列插座602中移除存储设备205。具有新的存储设备205的新的设备部分603随后可以代替旧的设备部分603并附接到全边针脚栅格阵列插座602。在实施例中，不需要单独的工具来从全边针脚栅格阵列插座602拆下和再附接存储设备205。
1.1.3低插入力插座
根据本发明的实施例，可移除存储器的机械接口还可以是低插入力插座。图7A例示了根据本发明的实施例的在可配置的CPU封装基板200上具有低插入力插座702的封装体。低插入力插座702使得存储设备能够可从可配置的CPU封装基板200上移除。低插入力插座702可以电气耦合到设置在插座702下方的基板200上的存储设备电气接口(未示出)。在实施例中，低插入力插座702包括外壳结构706和设置在外壳结构706内的开口704阵列。图7B中例示了开口704阵列的放大图。
图7B例示了低插入力插座702中的部分的放大俯视透视图。如示出的，开口704阵列中的每个开口包括互连区705和针脚偏转区707。如本文中将进一步讨论的，互连区705是焊球可以插入其中以形成电连接的开口704 中的区域。从互连区705延伸的是针脚偏转区707。在实施例中，针脚偏转区707远离互连区705的中心径向延伸。针脚偏转区707允许接触针脚708 在其中横跨。
在实施例中，开口704阵列中的每个开口可以包含接触针脚708。如本文中将讨论的，接触针脚708可以耦合到低插入力插座对接装置的互连结构。图7C中例示了接触针脚708的结构剖面。
图7C例示了接触针脚708沿图7B中的线A-A’的横截面视图。在实施例中，接触针脚708具有弯曲的接触端710和延伸部712。弯曲的接触端 710可以与对应的互连结构接触以形成电连接。延伸部712可以施加力来保持弯曲的接触端710与对应的互连结构之间的接触。焊接连接件714可以被设置在接触针脚的基座端713。基座端713可以是接触针脚708中的部分，并被设置在弯曲的接触端710的相对的端部上。焊接连接件714可以与可配置的CPU封装基板200上的存储设备电气接口进行电连接。
现在参照图7D，根据本发明的实施例例示了低插入力插座对接装置 703的仰视透视图。低插入力插座对接装置703包括安装在存储设备基板 740的顶侧(未示出)上的存储设备205。电气部件720阵列(例如焊盘侧电容器)可以被设置在存储设备基板740的底面722上。电气部件720可以通过存储设备基板740中的互连件电气耦合到存储设备205。此外，互连结构716阵列可以被设置在存储设备基板740的底面722上。如本文中将进一步讨论的，互连结构716阵列可以耦合到低插入力插座792的连接针脚708。在实施例中，定位框架718可以被设置为围绕互连结构716阵列。定位框架718可以辅助互连结构716对齐到插座702内的它们相应的开口 704。
图7E例示了互连结构716的特写图。互连结构716可以被设置在焊盘 726上。焊盘726可以被设置在存储设备基板740的底面722上。在实施例中，互连结构716是导电结构，例如固体铜球或焊球。导电结构可以被涂覆有导电材料。导电材料可以防止下层导电结构的腐蚀，同时保持足够的导电性来形成电连接。在实施例中，导电材料包含镍(Ni)、钯(Pd)、和/ 或金(Au)。在实施例中，导电材料是NiPdAu。因此，互连结构716可以由涂覆有NiPdAu薄层的焊球组成。
图7F-图7H中例示了将存储设备205附接到可移除存储器的机械接口的示例性方法。具体来说，图7F-图7H例示了将低插入力插座对接装置703 的互连结构716附接到低插入力插座702的连接针脚708的方法。图7F- 图7H的横截面例示是沿着图7B中示出的线A-A’作出的，但是是在将对接装置703附接到插座702期间。
在图7F中，朝向插座702的开口704推动互连结构716以及对接装置 703。在实施例中，朝向开口704的互连区705插入互连结构716。为了使互连结构716与互连区705对齐，定位框架718的内边缘(719)(见图7D) 可以靠着外壳结构706的外边缘721(见图7A)滑动。一旦如图7G中例示出的，互连结构716与连接针脚708相接触，互连结构716靠着连接针脚708的弯曲的接触端710的弯曲表面728滑动。随着将互连结构716进一步按压到开口704中，连接针脚708可以偏转到开口704的针脚偏转区 707中。在实施例中，弯曲表面728使得针脚侧向地偏转到针脚偏转区707 中。互连结构716可以继续插入到开口704中，直到如图7H中示出的存储设备基板740的底面722接触外壳结构706的顶部表面723。
图7H例示了根据本发明的实施例的附接到低插入力插座702的低插入力插座对接装置703。当附接时，连接针脚708与互连结构716接触。在实施例中，弯曲的接触端710的弯曲表面728与互连结构716在触点730处接触。触点730可以在互连结构716的中线(equator)724上方。在实施例中，触点730在中线724上方大于1um。使针脚708与互连结构716在触点730处接触取决于相应的中线的位置。例如，从弯曲的接触端710的尖端736到中线731的距离732可以小于从互连结构716的尖端725到中线 724的距离734。当触点730位于中线724上方时，连接针脚708产生侧向力以及轻微的下向力。下向力拉动互连结构716向下。因此，低插入力插座对接装置703被朝向插座702拉动并可以保持附接在插座702上。
在实施例中，由连接针脚708产生的下向力可以使存储设备205保持在适当的位置。因此，具有大于下向力的大小的力由此可以从可配置的CPU 封装基板200的低插入力插座702中移除存储设备205。具有新的存储设备 205的新的低插入力插座对接装置703随后可以代替旧的低插入力插座对接装置703并附接到低插入力插座702。在实施例中，不需要单独的工具来从低插入力插座702中移除存储设备205。
1.1.3.1低插入力插座对接装置的柔性线缆的变型方式
根据本发明的实施例，低插入力插座702和对接装置703可具有变化的设计。例如，如图8A-图8D中的图8B中例示出的实施例中所描绘的，低插入力插座对接装置703可以包括用于形成柔性线缆对接装置803的柔性线缆。如本文中将公开的，将柔性线缆与插座对接装置703合并允许存储设备205或存储设备基板840直接附接到热沉。尽管实施例例示了利用低插入力插座702的变化的设计，但本领域技术人员理解，可以代替使用本文中所提及的任何其它类型的可移除存储器的机械接口。为了便于解释，实施例仅例示了使用低插入力插座702的这些变化的设计。
现在参照图8A，根据本发明的实施例例示了被设置在可配置的CPU 封装基板200上的低插入力插座802。低插入力插座802使得能够从可配置的CPU封装基板200移除存储设备。低插入力插座802可以电气耦合到被设置在插座802下方的基板200上的存储设备电气接口(未示出)。在实施例中，低插入力插座802包括用于当附接存储设备时有助于获得正确方向的定向凹槽809。涉及低插入力插座802的结构的细节可以参考本文中公开内容中关于图7A-图7C中的低插入力插座702。
图8B例示了根据本发明的实施例的柔性线缆对接装置803。柔性线缆对接装置803包括安装在存储设备基板840上的存储设备205。此外，柔性线缆对接装置803包括用于使对接装置803与插座802对齐的围绕互连结构816(例如，具有NiPdAu涂层的固体铜球或焊球)的定位框架818。在实施例中，定位框架818具有在附接期间确保柔性线缆对接装置803的正确定向的定向凸耳819。定向凸耳819可以适配于低插入力插座802上的定向凹槽809内，以确保插座802内的针脚正确耦合到相应的互连结构816。根据本发明的实施例，存储设备基板840可以经由柔性线缆804条耦合到互连结构816。柔性线缆804可以经由公知的方法附接到存储设备基板840。例如，可以将柔性线缆804焊接到设置在存储设备基板840上的焊盘(未示出)。如公知的，柔性线缆能够将两个结构物理和电气地耦合在一起，同时允许大量的活动范围。在当前情形下，如图8C中例示出的，柔性线缆 804允许存储设备205被放置在远离可配置的CPU封装基板200的位置上。此外，存储设备205可以电气耦合到互连结构816。
图8C例示了与低插入力插座802配对的柔性线缆对接装置803。由于柔性线缆804的可弯曲性，可以将存储设备205定向在宽范围的位置上。例如，如图8C中示出的，存储设备205可以被定向为垂直于可配置基板 200。如在图8D中示出的，允许存储设备205和存储设备基板840被定向为垂直于可配置基板200使得存储设备205能够附接到热沉820。
在图8D中，存储设备基板840附接到热沉820。为了容易移除，可以使用任何机械紧固件将存储设备基板840附接到热沉。例如，可以将存储设备基板840夹到热沉820。将存储设备基板840直接附接到热沉820允许较好的散热，由此提高存储设备205的性能。尽管图8D中描绘的实施例例示了附接到热沉820的存储设备基板840，但在本发明的实施例中预期到存储设备205附接到热沉820的布置。例如，可以在制造柔性线缆对接装置 803期间将存储设备205和基板840翻转，以使得存储设备205面向内部并接触热沉820。
在实施例中，通过低插入力插座802以及将存储设备205附接到热沉 820的机械紧固件来将存储设备205保持在适当位置。因此，松开机械紧固件、移除热沉820、并使用大于由插座802内的针脚产生的下向力的力来将拉动柔性线缆对接装置803远离插座802从而可以从可配置的CPU封装基板200中移除存储设备205。具有新的存储设备205的新的柔性线缆对接装置803随后可以替换旧的柔性线缆对接装置803并附接到可配置的CPU封装基板200的低插入力插座802。
1.1.3.2低插入力插座的柔性线缆的变型
在另一个示例中，如在图9A-图9F 中的图9A中例示出的实施例中所描绘的，低插入力插座702可以包括用于形成柔性线缆插座902的柔性线缆。与插座对接装置703类似，将柔性线缆与插座702合并允许存储设备 205或存储设备基板940附接到热沉。尽管本文中例示出的实施例利用了低插入力插座702，本领域技术人员理解，可以代替使用本文中所提及的任何其它类型的可移除存储器的机械接口。为了便于解释，实施例仅例示了具有低插入力插座702的这些实施例。
在图9A中，根据本发明的实施例，柔性线缆插座902被设置在可配置的CPU封装基板200上。柔性线缆插座902可以包括具有两个相对的端部 911和913的柔性线缆904条。低插入力插座702可以被设置在每个相对的端部911/913处。柔性线缆904可具有被设置在相对的端部911与913之间的连接部906。连接部906可以直接耦合到被设置在柔性线缆904的连接部 906下方的基板200上的存储设备电气接口(未示出)。在实施例中，如图 9B中例示出的，连接部906具有被设置在连接部906的底部上的互连件905 阵列。互连件905可以使柔性线缆插座902电气耦合到可配置的CPU封装基板200。在实施例中，互连件905是焊球。为了进行电连接，可以将焊球回流焊到基板200的存储设备电气接口上。在这样的实施例中，存储设备电接口可以是连接到互连件905的焊盘阵列。
已知柔性线缆904的柔性性质，柔性线缆插座902可以被布置在较宽范围的位置上。例如，柔性线缆插座902的低插入力插座702可以被布置为在可配置的CPU封装基板200的正上方。因此，如本文中将进一步讨论的，柔性线缆插座902可以允许存储设备205附接到热沉。
图9C-图9D中例示了低插入力插座对接装置903。具体来说，图9C 例示了低插入力插座对接装置903的俯视透视图，同时图9D例示了低插入力插座对接装置903的仰视透视图。如在图9C中例示出的，低插入力插座对接装置903可以与本文中关于图7D所讨论的低插入力插座对接装置实质上类似。在实施例中，对接装置903可以包括多于一个的存储设备205和如图9C中例示出的存储设备基板940。可以通过任何适当的叠置方法来将存储设备205彼此叠置。定位框架908可以被设置在最下面的存储设备基板940的底面上，这在图9D中更好地进行了例示。尽管图9C例示了具有叠置的存储设备205的对接装置的一个实施例，但将意识到，本文中所公开的任何对接装置也可以具有叠置的存储设备。
参照图9D，低插入力插座对接装置903可以包括互连结构912阵列。互连结构912阵列可以是用于形成电连接的任何适当的导电结构。例如，互连结构912阵列可以是固体铜球阵列。在图9D的具体实施例中，互连结构912阵列是针脚阵列。如本文中参考图7F-图7H已经讨论的，低插入力插座对接装置903可以附接到柔性线缆插座902。因此，针脚阵列可具有圆形尖端，该圆形尖端具有与互连结构716的尖端类似的尺寸。
已知柔性线缆904的柔性性质，柔性线缆插座902可以被布置在宽范围的位置上。例如，如在图9E中例示出的，柔性线缆插座902可以被布置为以使得低插入力插座702被垂直放置并且被设置在可配置的CPU封装基板200上方。
图9E例示了与柔性线缆插座902相匹配的低插入力插座对接装置903。在具体实施例中，可以将对接装置903与柔性线缆插座902的低插入力插座702相匹配。一旦进行了匹配，对接装置903可以被垂直放置并且被设置在可配置的CPU封装基板200上方。因此，如图9F中例示出的，对接装置903可以附接到热沉920。
在图9F中，低插入力对接装置903附接到热沉920。在实施例中，对接装置903的存储设备205附接到热沉820。为了方便移除，可以使用任何机械紧固件(未示出)来将存储设备205附接到热沉920。例如，可以将存储设备205夹到热沉920。将存储设备205直接附接到热沉820允许更好地散热，由此提高存储设备205的性能。
在实施例中，通过柔性线缆插座902以及将存储设备205附接到热沉 920的机械紧固件来使存储设备205保持在适当的位置。因此，松开机械紧固件并且使用比由插座702内的针脚产生的下向力大的力来拉动低插入力对接装置903远离低插入力插座702由此可以从可配置的CPU封装基板 200的柔性线缆插座902中移除存储设备205。具有新的存储设备205的新的低插入力对接装置903随后可以替换旧的低插入力对接装置903，并附接到柔性线缆插座902。
1.1.4“零”插入力插座
根据本发明的实施例，可移除存储器的机械接口还可以是“零”插入力插座。如本文中将进一步讨论的，零插入力插座具有与对接装置的插入相反的非常轻微的阻力(如果有的话)，该对接装置水平滑入可移除存储器的机械接口中。图10A例示了根据本发明的实施例的在可配置的CPU封装基板200上具有零插入力插座1002的封装体。具体来说，图10A例示了具有六个零插入力插座1002的封装体，存储设备205的每侧上并排布置三个，然而实施例并不如此限于这样的配置。此外，在实施例中，每个零插入力插座1002由插座1002A和1002B的对形成。因此，如本文中将进一步讨论的，为了将零插入力插座对接装置耦合到插座1002，对接装置连接到插座1002A和1002B两者。
在实施例中，零插入力插座1002中的每个插座1002A和1002B包括外壳结构1006A/1006B以及被设置在相应的外壳结构1006A/1006B内的开口1004A/1004B。零插入力插座1002使得存储设备(未示出)能够从可配置的CPU封装基板200可移除。零插入力插座1002可以电气耦合到被设置在插座1002下方的基板200上的存储设备电气接口(未示出)。图10B中例示了零插入力插座1002B的详细视图。
图10B例示了零插入力插座1002B的放大的仰视透视图。尽管以下描述关于插座1002B，但是该描述还适用于插座1002A，因为插座1002A可以与插座1002B相同，或者可以是插座1002B的相同镜像。
在实施例中，外壳结构1006B包括开口1004B。开口1004B可以被设置在外壳结构1006B的侧上，以使得互连结构可以侧向地插入到外壳结构 1006B中。在实施例中，开口1004B是跨越插座1002B的长度1009中的部分(如果不是长度的大部分)的单个细长开口。或者，开口1004B可以是跨越长度1009中的至少一部分而设置的多个开口。多个触点1012可以被设置在开口1004B内。每个触点1012可以被设置在开口1004B的顶部内壁和底部内壁上，以使得每个触点1012可以耦合到互连结构的至少两侧。在实施例中，连接器1010阵列被设置在外壳结构1006B的与开口1004相对的侧上。连接器1010阵列可以使插座1002B耦合到可配置的CPU封装基板200。此外，连接器1010阵列可以使多个触点1012耦合到可配置的 CPU封装基板200的存储设备电气接口(未示出)。
现在参照图10C，例示了零插入力插座1002B的俯视透视图。在实施例中，插座1002B包括锁定杆1008B。如本文中将进一步讨论的，可以分别通过按压锁定杆1008向下或者拉动锁定杆1008向上来使锁定杆1008B 处于锁定位置或者未锁定位置。在实施例中，锁定杆1008B是在锁定位置与未锁定位置之间翻转的简单杠杆。
图10D例示了根据本发明的实施例的零插入力插座对接装置1003。在实施例中，零插入力插座对接装置1003包括安装在存储设备基板1040上的存储设备205。在实施例中，如图10D中例示出的，在存储设备基板1040 上安装了三个存储设备205。尽管图10D例示了被安装在存储设备基板1040 上的三个存储设备205，但可以在存储设备基板1040上安装任意数量的存储设备205。
零插入力插座对接装置1003还包括柔性线缆1014A和1014B的对。柔性线缆1014A和1014B的对可以在一个端部处附接到存储设备基板1040 并且在相对的端部处分别具有连接结构1016A和1016B。连接结构1016A 和1016B每个都可以具有互连件1018阵列。在实施例中，互连件1018阵列可以是焊盘阵列或者多个针脚。如本文中将关于图10E-图10G进一步讨论的，柔性线缆1014A和1014B允许连接结构1016A和1016B插入到零插入力插座1002的开口1004中以形成电连接。
图10E-图10G例示了将存储设备205附接到可移除存储器的机械接口的方法。具体来说，图10E-图10G例示了将零插入力插座对接装置1003 附接到零插入力插座1002的方法。将零插入力插座对接装置1003附接到零插入力插座1002形成了零插入力插座组件1005。
为了附接零插入力插座对接装置1003，如图10E中示出的，连接结构 1016A可以插入到零插入力插座1002A的开口1004A中。锁定杆1008A可以处于未锁定位置，以允许连接结构1016A插入开口1004A中。因此，如图10E中例示出的，锁定杆1008A可以处于竖立位置。当锁定杆1008处于锁定位置时，互连结构可以插入开口1004A内，而不需要必须克服至多是轻微的摩擦阻力。如在图10F中例示出的，一旦连接结构1016A位于开口1004A中，可以将锁定杆1008A向下按压到锁定位置中。当锁定杆1008A 被按下时，设置在开口1004A内的触点(例如，图10B中的1012)阵列可以依次向下按压在连接结构1016A上。具体来说，触点阵列可以被向下按压在连接结构1016A上的相应的互连件(例如，图10D中的1018)上。因此，在实施例中，通过插座1002A和柔性线缆1014A在基板200与存储设备205之间形成电连接。通过触点阵列施加的压力可以将连接结构1016A 保持在适当位置以防止断开。
如在图10F中进一步例示出的，在将连接结构1016A附接到插座1002A 之后，连接结构1016B可以附接到插座1002B以完成对接装置1003到插座1002的附接。在实施例中，在将连接结构1016A附接到插座1002A之后，存储设备基板1040并不具有用于朝向插座1002A垂直运动的充足空间。因此，对接装置1003利用了柔性线缆1014B的可弯曲性。例如，为了将连接结构1016B插入到开口1004B中，可以如图10F中示出的那样弯曲柔性线缆1014B。或者，代替弯曲柔性线缆1014B，可以弯曲柔性线缆1014A，或者可以弯曲柔性线缆1014A和1014B两者，以便将连接结构1016B插入到开口1004B中。如在图10G中示出的，一旦插入了连接结构1016B，锁定杆1008B可以被向下按压到锁定位置以完成附接。
在图10G中，连接结构1016A和1016B两者可以分别耦合到1002A 和1002B。因此，零插入力插座对接装置1003现在附接到零插入力插座 1002，它们形成了零插入力插座组件1005。在实施例中，对接装置1003 到插座1002的附接导致了存储设备205与可配置的CPU封装基板200之间的电气耦合。因此，存储设备205可以电气耦合到处理设备，例如在图 2B中例示出的处理设备203。如在图10G中观察到的，存储设备205和存储设备基板207可以在插座1002A与1002B之间水平适配。
尽管图10E-图10F例示了在将连接结构1016B插入到插座1002B之前将连接结构1016A插入到插座1002A中，但实施例并不如此限于这样的附接顺序。事实上，任何顺序可用于将对接装置1003附接到插座1002。例如，可以在将连接结构1016A插入到插座1002A中之前将连接结构1016B插入到插座1002B中。
在实施例中，如在图10H中示出的，利用零插入力插座1002使得封装体的整体高度最小化。图10H例示了附接到处理设备203的热沉1020的横截面视图。零插入力插座对接装置1003附接到零插入力插座1002。在实施例中，对接装置1003和插座1002完全被设置在热沉1020下方。尽管图10H 例示了热沉1020直接附接到处理设备203，但是可以在热沉1020与处理设备203之间设置中间结构(例如散热器)。散热器可以使从处理设备203产生的热量跨越热沉1020而均匀分布。
零插入力插座组件1005的厚度1026取决于对接装置1003和插座1002 的厚度。例如，零插入力插座组件1005的厚度1026大于对接装置的厚度和插座的厚度。在实施例中，对接装置1003的厚度的范围在1mm至1.5mm 之间。插座1002的厚度的范围在3mm至3.5mm之间。因此，在这样的实施例中，零插入力插座组件1005的厚度大约为3mm至3.5mm。已知小的厚度1026，可以使热沉1020与可配置基板200之间的分隔间隙1024最小化。在实施例中，分隔间隙1024在大约5mm至8mm之间。通过使分隔间隙1024最小化，也可以使封装体的整体尺寸最小化。
在实施例中，通过零插入力插座1002来使得存储设备205保持在适当位置。因此，向上拉动锁定杆1008A和1008B使插座1002松开，这使得能够从可配置的CPU封装基板200的零插入力插座1002移除存储设备 205。具有新的存储设备205的新的零插入力对接装置1003随后可以替换旧的零插入力对接装置1003并附接到零插入力插座1002。
1.1.5框架插座
除了本文中已经讨论的插座，可移除存储器的机械接口可以是如在图 11A中例示出的框架插座1102。框架插座1102可具有包围存储设备电气接口206的类似于框架的外形。在实施例中，框架插座1102在插座1102的一侧上具有凹槽1103。如本文中将进一步公开的，凹槽1103可以暴露框架插座1102内的结构，以使得可以接近结构以便移除。在实施例中，凹槽1103 被设置在框架插座1002靠近可配置的CPU封装基板200的边缘的侧内。这种布置有助于确保处理设备203不会挡住凹槽1103。
在实施例中，框架插座1102允许存储设备205可从可配置的CPU封装基板200移除。此外，框架插座1102可以允许存储设备205通过简单地将存储设备205放置到框架插座1102中来耦合到存储设备电气接口206。在实施例中，使用中间结构来方便存储设备205附接到存储设备电气接口 206。中间结构可以是能够使两个结构彼此物理和电气地耦合的任何适当的互连结构。例如，中间结构可以是可回流焊的栅格阵列(RGA)，这在下文中在图11B-图11C中进行讨论。
图11B-图11C例示了根据本发明的实施例的用于将存储设备205附接到可配置的CPU封装基板200的RGA 1104。RGA 1104包括RGA基板1107 和设置在RGA基板1107的顶部表面1110上的第一焊球1106阵列。RGA 基板1107可以由能够经受高热量(尤其是足够高以回流焊的热量)的任何适当的基板组成。如在图11C中示出的，除了第一焊球1106阵列以外，第二焊球1108阵列可以被设置在RGA基板1107的底面1111上。
图11C例示了穿过图11B中的线B-B’的RGA 1104的横截面视图。第一焊球1106阵列可以通过RGA基板1107电气耦合到第二焊球1108阵列。因此，RGA 1104可以被用作为互连结构。如本文中将进一步讨论的，可以对第一焊球1106阵列和第二焊球1108阵列进行回流焊，以使存储设备205 附接到可配置基板220。
在实施例中，RGA基板1107包括内部加热器栅格：顶部的内部加热器栅格1110和底部的内部加热器栅格1112的对。内部加热器栅格1110和 1112的每个都由根据导电材料(例如金属)而构建的引线阵列组成。当电流流过引线阵列时，引线阵列可以产生热量。在实施例中，内部加热器栅格1110和1112被嵌入在RGA基板1107内，但接近顶部表面1109和底面1111。例如，顶部的内部加热器栅格1110可以被放置为邻近顶部表面1109，并且底部的内部加热器栅格1112可以被放置为邻近底面1111。在实施例中，加热器栅格1110和1112被放置为离开它们各自的焊球阵列1mm至3mm (例如，大约2mm)之间的距离。因此，至表面的接近度允许当加热器栅格1110和1112产生热量时对被设置在对应的表面上的焊球阵列进行回流焊。尽管图11C例示了具有两个加热器栅格1110和1112的RGA基板1107，但并不如此限制实施例。例如，RGA基板1107可以只具有顶部的内部加热器栅格1110或者仅具有底部的内部加热器栅格1112。在这些实施例中，可以只对一个焊球1108/1110阵列进行回流焊。
图11D-图11E分别例示了框架插座对接装置1114的仰视透视图和俯视透视图。在图11D中描绘的实施例中，框架插座对接装置1114包括存储设备基板1140以及被设置在存储设备基板1140的底面1115上的互连结构 1116阵列。存储设备基板1140具有边1105。互连结构1116阵列可以是任何适当的导电结构，例如金属焊盘阵列。如在图11E中例示出的，互连结构1116阵列可以是被设置在存储设备基板1140的顶部表面1117上的用于存储设备205的I/O连接件。
图11F例示了根据本发明的实施例的框架插座封装组件1120的俯视透视图。框架插座封装组件由附接到框架插座1102的框架插座对接装置103 组成。框架插座封装组件1120包括被设置在可配置的CPU封装基板200 上的框架插座1102。在实施例中，RGA 1104被设置在存储设备电气接口 206的顶部。如图11F中例示出的，存储设备电气接口206可以是基板200 上的焊盘阵列。如另外例示出的，存储设备205和存储设备基板1140可以被设置在RGA 1104上。存储设备205可以物理和电气地耦合到存储设备基板1140，存储设备基板1140可以反过来耦合到RGA 1104。因此，存储设备205可以电气耦合到可配置基板200。
在实施例中，存储设备基板1140的边缘1105与框架插座1102的内表面1123接触。在这些实施例中，框架插座1102有助于存储设备基板1140 与RGA 1104对齐。除了存储设备基板1140以外，RGA 1104还可以具有与内表面1123接触的边缘。因此，框架插座1104可以有助于RGA 1104也与存储设备电气接口206对齐。
可以在框架插座1102的边缘内设置凹槽1103。在实施例中，凹槽1103 是在插座1102的边缘内形成的开口，其允许在其附接到存储设备电气接口 206之后接近RGA 1104。因此，在附接之后可以移除RGA 1104和/或存储设备205。例如，为了从插座1102移除存储设备205，可以对顶部焊球1106 和/或底部焊球1108进行回流焊，并且当焊球1106/1108仍处于液态时可以从可配置的CPU封装基板200拉开存储设备205。在实施例中，电流流过顶部的内部加热器栅格1110和/或底部的内部加热器栅格1112，以便在拉开存储设备205的同时对焊球1106/1108进行回流焊。因此，RGA 1104使得存储设备205能够在附接之后是可移除的。在实施例中，具有新的焊球 1106/1108的组的新的RGA 1104可用于使新的存储设备205附接到框架插座1102。
图11G例示了框架插座封装组件1120的横截面视图。图11G中的横截面视图可以来自于穿过图11F中的框架插座封装组件1120中的线C-C’的视角。在实施例中，RGA 1104使存储设备205附接到可配置的CPU封装基板200。具体来说，存储设备205经由连接件1125阵列耦合到存储设备基板1140。存储设备基板1140经由RGA 1104耦合到可配置的CPU封装基板200。RGA 1104分别可以通过顶部焊球1106阵列和底部焊球1108 阵列耦合到存储设备基板1140和可配置基板200。特别地，互连结构1116 阵列可以耦合到顶部焊球1106阵列，并且存储设备电气接口206可以耦合到底部焊球1108阵列。由于存储设备205耦合到可配置的CPU封装基板，因此存储设备205可以通过基板200电气耦合到处理设备203(见图11A)。如本文中先前提及的，可以在可配置的CPU封装基板200下方设置焊球209 阵列，以使CPU封装基板耦合到系统板。
框架插座封装组件1120可以通过至少三种方法形成。在图11H-图11J 中示出的示例性实施例中例示了至少三种方法中的每种方法。
图11H例示了通过首先将RGA 1104附接到存储设备基板1140来形成框架插座封装组件1120的方法。在实施例中，在RGA 1104附接到可配置的CPU封装基板200之前，RGA 1104附接到存储设备基板1140。例如， RGA 1104可以在制造过程期间预先附接到存储设备基板1140。也就是说，客户可以购买已经附接存储设备基板1140和RGA 1104的存储设备205。可以通过任何常规的焊料回流方法(例如通过在回流焊炉中进行处理)来执行预先附接RGA1104。或者，可以通过使电流仅流过顶部的内部加热器栅格(未示出)来执行预先附接RGA1104。
在实施例中，随后将RGA 1104以及存储设备205和存储设备基板1140 放置在框架插座1102内。RGA 1104的边缘1105可以靠着框架插座1102 的内表面1123滑动，以使得底部焊球1108阵列与存储设备电气接口206 (例如，焊盘阵列)对齐。一旦将底部焊球1108放置在存储设备电气接口 206的对应的焊盘上，可以对底部焊球1108进行回流焊，以使得存储设备 205附接到可配置的CPU封装基板200。在实施例中，通过使电流仅流过底部的内部加热器栅格1112来执行对底部焊球1108阵列进行回流焊。例如，可以激活开关(未示出)来允许电流流过底部的内部加热器栅格1112。因此，RGA 1104可以只具有一个内部加热器栅格—底部的内部加热器栅格 1112。
可以代替地将RGA 1104预先附接到可配置的CPU封装基板200，而不是将RGA 1104附接到存储设备基板1140。图11I例示了通过首先将RGA 1104附接到可配置的CPU封装基板200上来形成框架插座封装组件1120 的方法。在实施例中，在制造过程期间将RGA 1104预先附接到可配置的 CPU封装基板200。例如，客户可以购买RGA 1004已经附接到框架插座1102的可配置的CPU封装基板200。如在图11I中示出的，通过底部焊球 1108阵列将RGA1104预先附接到存储设备电气接口206。在实施例中，通过对底部焊球1108阵列进行回流焊来预先附接RGA 1104。例如，可以在常规的回流焊炉中对底部焊球1108阵列进行回流焊。或者，可以通过使电流仅流过底部的内部加热器栅格(未示出)来执行预先附接RGA 1104。
为了将存储设备205附接到可配置的CPU封装基板200，可以使存储设备基板1140下降到顶部焊球1106阵列上。在实施例中，存储设备基板 140的边缘211靠着框架插座1102的内表面1123滑动。靠着内表面1123 滑动使存储设备基板1140对齐到RGA 1104。具体来说，互连结构1116阵列可以与顶部焊球1106阵列对齐。一旦将互连结构1116放置在顶部焊球 1106阵列上，可以对顶部焊球1106阵列进行回流焊，以使得存储设备基板 1140附接到RGA 1104。因此，存储设备205从而可以耦合到可配置的CPU 封装基板200。在实施例中，通过使电流仅流过顶部的内部加热器栅格1110 来执行对顶部焊球1106阵列的回流焊。例如，可以激活开关(未示出)以允许电流流过顶部的内部加热器栅格1110。因此，RGA 1104可以只具有一个内部加热器栅格—顶部的内部加热器栅格1110。
RGA 1104可以同时附接到基板1140和200两者，而不是将RGA 1104 预先附接到存储设备基板1140或者可配置的CPU封装基板200。图11J例示了通过将RGA 1104同时附接到存储设备基板1140和可配置的CPU封装基板200两者来形成框架插座封装组件1120的方法。在实施例中，RGA 1104 被放置在框架插座1102中，并且存储设备基板1140被放置在RGA1104 上。RGA 1104和存储设备基板1140两者可以彼此对齐，因为他们两个都是靠着框架插座1102的内表面1123而放置。一旦将RGA 1104和存储设备基板1140两者放置在框架插座1102内，电流可以流入顶部的内部加热器栅格1110和底部的内部加热器栅格1112两者中。因此，可以对顶部焊球 1106阵列和底部焊球1108阵列两者进行回流焊，以使得存储设备205耦合到可配置的CPU封装基板200。在这些实施例中，RGA 1104可具有内部加热器栅格1110和内部加热器栅格1112两者嵌入其内。
在先前提及的实施例中，存储设备205通过RGA 1104的经回流的焊球1106/1108来附接到可配置的CPU封装基板200。因此，对焊球1106/1108 进行回流焊并且当焊球1106/1108处于液态时拉动存储设备205远离插座 1102由此可以从可配置的CPU封装基板200的框架插座1102中移除存储设备205。新的存储设备205和存储设备基板1140随后可以替换旧的存储设备205和存储设备基板1140，并通过新的RGA 1104附接到框架插座 1102。
1.2压配孔的组的实施例
尽管在若干实施例中，可移除存储器的机械接口可以被形成为插座，但是在替代实施例中，可移除存储器的机械接口可以被形成为如图12A中示出的压配孔组。图12A例示了根据本发明的实施例的在可配置基板200 中形成的压配孔1202的组的俯视透视图。压配孔1202的组使得存储设备能够从可配置的CPU封装基板200移除。在图12A中例示出的实施例中，压配孔1202的组由一组四个压配孔构成。压配孔1202的组可以被设置为在本文中关于图2A所讨论的区域208内围绕存储设备电气接口206。在实施例中，存储设备电气接口206是焊盘阵列。如本文中将进一步讨论的，压配孔1202可以允许对应的针脚插入通过这些孔，以便将压配孔对接装置附接到可配置基板200。
图12B例示了根据本发明的实施例的压配孔对接装置1203的仰视透视图。在实施例中，压配孔对接装置1203包括被安装在存储设备基板1240 的顶部的存储设备205。隔离框架1208可以被设置在存储设备基板1240 的底部上。如本文中将进一步讨论的，隔离框架1208可以确保当附接时，将存储设备基板1240从可配置的CPU封装基板200隔开某一距离。在实施例中，隔离框架1208可以被设置为接近存储设备基板1240的边缘。
压配孔对接装置1203还可以包括附接销1206的组。附接销可以被设置在存储设备基板1240的底面上。在实施例中，附接销1206的组被布置为与压配孔1202的组相对应。因此，每个附接销1206可以与相应的压配孔1202相对应。在具体实施例中，附接销1206被设置为接近存储设备基板1240的拐角。附接销1206还可以包括逐渐变细的端部1207。如本文中将进一步讨论的，逐渐变细的端部1207可以有助于引导附接销1206进入压配孔1202中。
此外，压配孔对接装置1203还可以包括互连结构1204阵列。互连结构1204阵列可以被设置在存储设备基板1240的底部并位于隔离框架1208 内。在实施例中，互连结构1204是悬臂针脚。互连结构1204阵列中的每个互连结构可以对应于存储设备电气接口206中的相应焊盘。
如在图12C中示出的，互连结构1204可以突出于隔离框架1208下方。图12C例示了压配孔对接装置1203的侧视图。在实施例中，互连结构1204 突出于隔离框架1208的底部1212下方某一距离1210。距离1210可以是适合于对存储设备电气接口206的焊盘高度差和/或互连结构高度差进行补偿的任何距离。在实施例中，距离1210大约为1mm。
除了互连结构1204以外，附接销1206也可以突出于隔离框架1208下方。附接销1206可以突出于隔离框架1208的底部1212下方某一距离1214。在实施例中，附接销1206比互连结构1204突出得更远。因此，距离1214 可以大于距离1210。附接销1206比互连结构1204突出得更远允许了附接销1206插入到压配孔1202的组中，同时允许互连结构1204与存储设备电气接口206接触。在实施例中，距离1214为至少2mm。在具体实施例中，距离1214在2mm-4mm之间。
图12D-图12E例示了将存储设备205附接到可移除存储器的机械接口的方法。具体来说，图12D-图12E例示了根据本发明的实施例将压配孔对接装置1203附接到压配孔1202的组的方法。
如在图12D中示出的，为了附接压配孔对接装置1203，可以朝向压配孔1202的组来推动附接销1206的组。在实施例中，当正在朝向基板200 推动对接装置1203时，附接销1206的逐渐变细的末端1207有助于引导附接销1206进入压配孔1202中。随着附接销1206插入通过压配孔1202，附接销1206使互连结构1204对齐到存储设备电气接口206的相应焊盘。在实施例中，朝向压配孔1202推动附接销1206，直到隔离框架1208的底部 1212接触可配置的CPU封装基板200，这在图12E中进行了示例。隔离框架1208在存储设备基板1240与可配置的CPU封装基板200之间保持分隔距离，以防止过度加压于互连结构1204。在没有隔离框架1208的情况下，通过互连结构1204被按压在基板200上太过而会损坏互连结构1204。
如在图12E中示出的，附接销1206可以实质上插入到压配孔1202的组中。互连结构1204(其先前在隔离框架1208下方延伸)现在并未在隔离框架1208下方延伸。这可能是由于当把对接装置1203向下按压到基板200 上时的互连结构1204的柔顺性而造成的。正因如此，互连结构1204电气耦合到存储设备电气接口206的相应焊盘。因此，存储设备205电气耦合到可配置的CPU封装基板200。
在实施例中，附接销1206在逐渐变细的末端1207上方的直径实质上等于(如果不是稍大于)压配孔1202的直径。因此，当附接销1206插入到压配孔1202中时，附接销1206服帖地适配于压配孔1202中，由此产生了足够的静摩擦力来将对接装置1203保持在适当的位置。此外，热沉(未示出)也可以施加推动力(例如，下向力)来保持对接装置1203附接。
在实施例中，存储设备205通过在压配孔1202的组与附接销1206的组之间产生的静摩擦力来附接到可配置的CPU封装基板200。因此，使用大于静摩擦力的力来拉动压配孔对接装置1203远离可配置的CPU封装基板200由此可以从可配置的CPU封装基板200的压配孔1202的组中移除存储设备205。具有新的存储设备205的新的压配孔对接装置1203随后可以替换具有旧的存储设备205的旧的压配孔对接装置1203并附接到压配孔 1202的组。
1.3定位销的组的实施例
在实施例中，代替压配孔的组而在可配置的CPU封装基板上设置定位销的组。因此，根据本发明的实施例，定位销的足可以是可移除存储器的机械接口。图13A例示了根据本发明的实施例的在可配置基板200上形成的定位销1302的组的俯视透视图。定位销1302的组使得能够从可配置的 CPU封装基板200移除存储设备。此外，定位销1302的组实现了用于增加 I/O密度的高数量的光学端口的实施方式。
在图13A中例示出的实施例中，定位销1302的组由一组两个定位销组成。尽管例示了两个销，但在本文中预期到具有三个或更多个定位销的实施例。定位销1302的组可以被设置为在本文中关于图2A所讨论的区域208 内围绕存储设备电气接口206(例如，焊盘阵列)。或者，定位销1302的组可以被设置为围绕用于光学模块的I/O阵列。如本文中将进一步讨论的，定位销1302可以允许对应的压配孔围绕销而适配，以使得定位销对接装置附接到可配置基板200。在实施例中，定位销1302每个都包括逐渐变细的部分1305，以辅助引导定位销1302进入压配孔中。
图13B中例示了根据本发明的实施例的定位销对接装置1303的仰视透视图。定位销对接装置1303包括存储设备基板1340和互连结构1306阵列。互连结构1306阵列可以被设置在存储设备基板1340的底面1307上。在实施例中，存储设备基板1340包括压配孔1304的组。压配孔1304的组可以对应于本文中先前提及的在可配置基板200上的定位销1302的组。因此，定位销1302的组可以插入通过压配孔1304的组，以使得定位销对接装置 1303附接到可配置基板200。
图13C例示了定位销对接装置1303的俯视透视图。如示出的，存储设备205可以被安装在存储设备基板1340上。在实施例中，互连结构1306 通过存储设备基板1340耦合到存储设备205。在实施例中，压配孔1305 延伸通过存储设备基板1340。
图13D例示了用于使存储设备205互连到可配置的CPU封装基板200 的中间结构1308。在实施例中，中间结构与互连结构1306和存储设备电气接口206两者直接接触。如在图13D中的示例性实施例中例示出的，中间结构1308包括弯曲成U型外形的柔性基板1316。柔性基板1316可以是能够具有在其中或者在其表面的顶部上进行布线的各种电气迹线的任何适当的柔性基。在实施例中，柔性基版1316是柔性印刷电路(FPC)。
由于柔性基板1316具有U型的外形，因此柔性基板1316可具有三个不同的位置。例如，柔性基板1316可具有由弯曲部1319连接在一起的上部1315和下部1317。在实施例中，上部1315直接被设置在下部1317上方。在实施例中，弹性构件1318可以被设置在上部1315与下部1317之间。如本文中将进一步讨论的，弹性构件1318可以允许跨越上部1315与下部1317 的一定程度上的柔顺性，以补偿不均匀的接触高度。
压配孔1314的组可以被设置在上部1315和下部1317两者中。压配孔 1314可以允许中间结构1308在附接期间与存储设备电气接口206和互连结构1306两者对齐。在实施例中，当定位销1302的组插入通过压配孔1314 时进行了对齐。
可以在柔性基板1316的上部1315上设置顶部互连件1310阵列。在实施例中，如在图13E中例示出的，顶部互连件1310阵列被设置在上部1315 的顶部表面1320上。
图13E例示了穿过图13D中的线D-D’的中间结构1308的横截面视图。中间结构1308可以包括顶部互连件1310阵列以及底部互连件1312阵列。在实施例中，底部互连件1312阵列被设置在底部1317的底面1322上。顶部互连件1310阵列和底部互连件1312阵列可以是任何适当的互连结构。例如，顶部互连件1310阵列和底部互连件1312阵列可以是固体铜球阵列。利用固体铜球阵列作为互连件1310和1312有助于使互连间距最小化。在实施例中，顶部互连件1310与底部互连件1312的间距可以小于0.5mm。在具体实施例中，该间距可以为大约0.3mm或更小。因此，存储设备电气接口206或者任何其它对应的I/O阵列可具有减小的覆盖区。减小覆盖区可允许较多存储设备205的实现和/或存储设备基板1340上的焊盘侧电容器的实现。在实施例中，顶部互连件1310阵列通过柔性基板1316电气耦合到底部互连件1312阵列。在柔性基板1316内或者在柔性基板1316的顶部上的电气迹线可以通过跨越顶部1315和底部1317并沿着弯曲部1319而布线来使顶部互连件1310和底部互连件1312互连。
在实施例中，利用中间结构1308使得存储设备电气接口206和互连结构1306两者能够由焊盘阵列组成。因此，存储设备电气接口206和互连结构1306可以不分别从可配置的CPU封装基板200和存储设备基板1340明显突出。因此，存储设备电气接口206和互连结构1306可以更好地抗损坏。
图13F-图13G例示了通过利用定位销1302将存储设备附接到可配置的CPU封装基板的方法。具体来说，图13F-图13G例示了使用定位销1302 和中间结构1316将定位销对接装置1303附接到存储设备电气接口206的方法。
如在图13F中例示出的，为了附接定位销对接装置1303，中间结构1316 可以首先被放置到存储设备电气接口206上。在实施例中，定位销1302插入到柔性基板1316的上部1315和下部1317内的压配孔1314内并通过压配孔1314。定位销1302的直径可以实质上等于(如果不是稍大于)压配孔 1314的直径。因此，由压配孔1313与定位销1302之间的相互作用所产生的静摩擦力确保中间结构1316处于适当的位置。在实施例中，底部互连件 1312阵列(未示出)耦合到存储设备电气接口206的对应焊盘。
此后，在图13G中，定位销对接装置1303可以被放置在中间结构1316 的顶部上。在实施例中，定位销1302插入到存储设备基板1340中的压配孔1304中。与中间结构1316类似，可以通过定位销1302与压配孔1304 之间的静摩擦力来使得定位销对接装置1303处于适当位置。在实施例中，定位销1302有助于使互连结构1306对齐到顶部互连件1310。当定位销对接装置1303被放置到中间结构1316上时，互连结构1306阵列可以耦合到中间结构1316上的相应的顶部互连件1310。因此，存储设备205可以电气耦合到可配置的CPU封装基板200。
在实施例中，设置在上部1315与下部1317之间的弹性构件1318允许顶部互连件1310阵列和底部互连件1312阵列具有某种程度上的垂直柔顺性。通过允许某种程度上的垂直柔顺性，弹性构件1318有助于顶部互连件 1310阵列和底部互连件1312阵列对互连件尺寸上的任何异常情形进行补偿。在实施例中，弹性构件1318可以由任何适当的弹性材料组成。例如，弹性构件1318可以由硅胶板或线性弹簧阵列组成。为了允许足够的垂直柔顺性，弹性构件1318可以形成有适当的厚度。在实施例中，弹性构件1318 的厚度的范围在1mm至3mm之间。在具体实施例中，弹性构件1318为大约2mm厚。
可选的热沉(未示出)可用于施加额外的推动力(如果期望的话)。例如，热沉可以在定位销对接装置1303上施加下向力来确保适当的电气耦合。
在实施例中，存储设备205通过在定位销1302的组与压配孔1304的组之间产生的静摩擦力来耦合到可配置的CPU封装基板200。因此，使用大于静摩擦力的力来拉动定位销对接装置1303远离可配置的CPU封装基板200由此可以从可配置的CPU封装基板200的定位销1302的组移除存储设备205。或者，如果存在热沉，则在拉动定位销对接装置1303远离定位销1302的组之前可以首先移除热沉。具有新的存储设备205的新的压配孔对接装置1303随后可以替换具有旧的存储设备205的压配孔对接装置 1303并附接到定位销1302的组。
尽管利用了用于附接可移除的存储设备205例示了实施例，但实施例并不限于这些应用。例如，中间结构1316可用于附接用于I/O目的的光学模块。光学模块可以得益于小间距的顶部互连件1310阵列和底部互连件 1312阵列，例如，小间距阵列的减小的覆盖区可以允许额外的光学模块耦合到可配置的CPU封装基板200，由此提高设备的性能。
1.4弹簧加载式夹具的实施例
在实施例中，如在图14A中例示出的，可移除存储器的机械接口可以由弹簧加载式夹具组成。图14A例示了根据本发明的实施例的在可配置基板200上的弹簧加载式夹具1402的俯视透视图。弹簧加载式夹具1402可用于将存储设备附接到可配置的CPU封装基板200。此外，弹簧加载式夹具1402使得所附接的存储设备能够从可配置的CPU封装基板200上移除。在图14A中例示出的实施例中，弹簧加载式夹具1402由顶板1404和弹簧 1406组成。顶板1404包括顶部开口1405，结构(例如存储设备)可以在该顶部开口1405内适配。弹簧1406可以是产生用于拉动顶板1404的部分朝向可配置基板200的力的任何适当的弹簧。在实施例中，弹簧1406是螺旋弹簧。弹簧加载式夹具1402可以被设置为在本文中关于图2A所讨论的区域208内围绕存储设备电气接口206(例如，焊盘阵列)并在存储设备电气接口206上方。因此，结构(例如存储设备)可以通过弹簧加载式夹具 1402附接到存储设备电气接口206。在实施例中，弹簧加载式夹具1402还允许移动设备被移除。
图14B-图14C例示了根据本发明的实施例的弹簧加载式夹具对接装置 1403的仰视透视图和俯视透视图。如在图14B中示出的，弹簧加载式夹具对接装置1403由存储设备基板1440和隔离框架1410组成。隔离框架1410 可以被设置在存储设备基板1440的底面1414上。此外，弹簧加载式夹具对接装置1403还包括被设置在隔离框架1410内的互连结构1412阵列。互连结构1412阵列可以是任何适当的柔顺的互连件，例如悬臂针脚阵列。悬臂针脚允许轻微程度的柔顺性来对跨存储设备电气接口206的任何不均匀的高度进行补偿。在实施例中，如本文中将进一步讨论的，隔离框架1410 防止在附接期间对互连结构1412阵列的损坏。可以在存储设备基板1440 内形成凹槽1408的对。在实施例中，凹槽1408的对从基板1440的边缘延伸并且被设置为远离存储设备基板1440的边缘1413某一距离。凹槽1408 有助于使对接装置1403附接到可配置的CPU封装基板200，并且当附接到基板200时有助于锁定对接装置1403。
简要参照图14C，存储设备205可以被安装在存储设备基板1440的顶部表面1416上。存储设备205可以通过存储设备基板1440电气耦合到互连结构1412。在实施例中，如本文中将讨论的，互连结构1412突出于隔离框架1410下方，从而互连结构1412可以与隔离表面上的对应焊盘接触。
图14D-图14F例示了根据本发明的实施例通过利用弹簧加载式夹具 1402来将存储设备附接到可配置的CPU封装基板的方法。具体来说，图 14D-图14F例示了使用弹簧加载式夹具1402来将弹簧加载式夹具对接装置 1403附接到存储设备电气接口206的方法。
如在图14D中例示出的，为了附接弹簧加载式夹具对接装置1403，首先向顶板1404的非接合部1419施加下向力1418。在实施例中，由手指产生下向力1418，但是可以使用能够施加力的任何其它物体。当施加下向力 1418时，在顶板1404的接合部1421中产生了对应的向上的力。向上的力 1419抬起了顶板1404的接合部1421。
如在图14E中示出的，一旦抬起了接合部1421，可以在顶板1404的接合部1421与可配置的CPU封装基板200之间插入弹簧加载式夹具对接装置1403。在实施例中，可以插入对接装置1403直到其与止挡突出部1422 接触。止挡突出部1422可以是可配置的CPU封装基板200的部分，其向上垂直延伸。止挡突出部1422防止对接装置1403插入到夹具1402中太远。此外，突出部1422有助于对接装置1403与存储设备电气接口206对齐。
在对接装置1403与止挡突出部1422接触之后，可以释放下向力1420，由此允许弹簧1406产生向下的夹持力1428。夹持力1428可以拉动顶板1404 的接合部1421朝向可配置的CPU封装基板200。在实施例中，顶板1404 可以包括在接合部1421的端部处的锁定突出部1426。锁定突出部1426可以适配于在存储设备基板1440中形成的凹槽1408中。如果互连结构1412 未与存储设备电气接口206对齐，则锁定突出部1426不能插入到凹槽1408 中。因此，可以调整对接装置1403的位置，直到锁定突出部1426适配于凹槽1408中。在实施例中，顶板1404具有两个锁定突出部1426，每个对应于相应的在图14B中例示出的凹槽。
一旦附接了对接装置1403，如在图14F中示出的，弹簧加载式夹具1402 向下按压在对接装置1403上，这反过来使互连结构1412与存储设备电气接口206接合。因此，在可配置的CPU封装基板200与存储设备205之间形成了电连接。在实施例中，当夹具1402闭合时，开口1405给予了存储设备205空隙。
一旦闭合，存储设备基板1440可以远离夹具1402而突出距离1415。该突出物允许用户在对接装置1403的附接和移除期间抓住基板1440。
在实施例中，存储设备205通过由弹簧1406产生的下向力来耦合到可配置的CPU封装基板200。因此，将下向力施加到顶板1404的非接合区 1419上由此可以打开夹具1402并允许从可配置的CPU封装基板200的弹簧加载式夹具1402中移除存储设备205。具有新的存储设备205的弹簧加载式夹具对接装置1403随后可以替换具有旧的存储设备205的旧的弹簧加载式夹具对接装置1403并附接到弹簧加载式夹具1402。
将意识到，本文中所公开的用于可移除存储器的机械接口的不同实施例通常使得甚至在附接之后能够从CPU封装基板移除存储设备。移除存储设备不需要单独的工具。因此，任何用户(例如客户)可以根据设计需求来移除和/或替换可配置的CPU封装基板上的存储设备。
2.0计算系统
图15例示了使用本发明的一种实施方式来实现的计算系统1500。计算设备1500承载板1502。板1502可以包括多个部件，包括但不限于处理器 1504和至少一个通信芯片1506。处理器1504物理和电气地耦合到板1502。在某些实施方式中，至少一个通信芯片1506还物理和电气地耦合到板 1502。在另外的实施方式中，通信芯片1506是处理器1504的部分。
取决于其应用，计算设备1500可以包括其它部件，这些部件可以物理和电气地耦合到板1502，也可以不存在这样的耦合。这些其它部件包括但不限于易失性存储器(例如，DRAM)、非易失性存储器(例如，ROM)、闪存、图形处理器、数字信号处理器、密码协处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量储存设备(例如硬盘驱动、压缩盘(CD)、数字多功能盘(DVD)等等)。
通信芯片1506实现了无线通信，以便将数据传送到计算设备1500以及从计算设备1500传送数据。术语“无线”及其派生词可用于描述可通过使用通过非固态介质的调制电磁辐射来传输数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示所关联的设备不包含任何导线，虽然在某些实施例中它们可能不含有。通信芯片1506可以实施多个无线标准或协议中的任何标准或协议，这些标准或协议包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、 Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、 TDMA、DECT、蓝牙、及其衍生物，以及被命名为3G、4G、5G及之后的任何其它无线协议。计算设备1500可以包括多个通信芯片1506。例如，第一通信芯片1506可以专用于较短距离无线通信(例如Wi-Fi和蓝牙)，并且第二通信芯片1506可以专用于较长距离无线通信(例如GPS、EDGE、 GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。
计算设备1500的处理器1504包括使用具有根据本发明的实施方式的可移除存储器的机械接口的CPU封装基板进行封装的集成电路管芯。在本发明的某些实施方式中，处理器的集成电路管芯包括一个或多个半导体器件。术语“处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以便将该电子数据转换成可以储存在寄存器和/或存储器中的其它电子数据的任何器件或器件中的一部分。
通信芯片1506还包括使用具有根据本发明的实施方式的可移除存储器的机械接口的CPU封装基板进行封装的集成电路管芯。根据本发明的另一种实施方式，通信芯片的集成电路管芯包括一个或多个半导体器件。
在另外的实施方式中，在计算设备1500内所承载的另一个部件可以包括使用具有根据本发明的实施方式的可移除存储器的机械接口的CPU封装基板。
在各种实施方式中，计算设备1500可以是膝上计算机、上网本、笔记本、超极本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器或数字视频录像机。在另外的实施方式中，计算设备1500可以是处理数据的任何其它电子设备。
在实施例中，一种封装基板包括处理设备接口、设置在封装基板上的存储设备电气接口、以及邻近所述存储设备电气接口而设置的可移除存储器的机械接口。所述可移除存储器的机械接口允许在存储设备附接到所述封装基板之后容易地从所述封装基板移除所述存储设备。
所述存储设备电气接口可以包括平面栅格阵列。在实施例中，所述存储设备电气接口包括针脚阵列。在实施例中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与机械对接装置电接触的暴露的电触点，所述机械对接装置用于与所述可移除存储器的机械接口相配对并且所述机械对接装置与所述存储设备集成。
在实施例中，所述可移除存储器的机械接口是滑轨插座。所述滑轨插座可以包括成角度的针脚阵列、在所述插座的两个相对侧上的滑动槽、以及止挡壁。所述成角度的针脚可以朝向所述止挡壁倾斜。
在实施例中，所述可移除存储器的机械接口是多边连接器插座。所述多边连接器插座可以是双边插座，所述双边插座包括在接点处连接的第一部分和第二部分，所述第一部分在与所述第二部分成偏斜角的方向上延伸，延伸通过所述接点并且沿着所述第一部分和所述第二部分两者延伸的开口，以及在与所述第一部分和所述第二部分的其中之一成所述偏斜角的一半的角度的方向上延伸的触点阵列。所述第一部分和所述第二部分可具有成斜面的拐角，所述成斜面的拐角在与所述触点阵列平行的方向上延伸。所述多边连接器插座可以是全边针脚栅格阵列插座，所述全边针脚栅格阵列插座包括呈框架形状的结构主体，以及在所述结构主体的顶部表面中的多个开口。
在实施例中，所述可移除存储器的机械开口包括外壳结构，在所述外壳结构中的开口阵列，以及针脚阵列。所述针脚阵列中的每个针脚可以被设置在所述开口阵列中的每个开口中。每个针脚可具有弯曲的接触端。在实施例中，从所述弯曲的接触端的尖端到所述弯曲的接触端的中线的第一距离小于从互连焊球的尖端到所述互连焊球的中线的第二距离。所述开口阵列中的每个开口可以包括焊球区的互连区和针脚偏转区，所述针脚偏转区从所述焊球区延伸。
在实施例中，所述可移除存储器的机械接口耦合到对接装置，所述对接装置包括具有两个相对的端部的柔性线缆带线缆和位于所述相对的端部中的一个端部处的存储设备。所述柔性线缆可以在所述相对的端部的其中一个端部处具有连接部，所述连接部与所述存储设备电气接口相匹配。所述柔性线缆可以在所述相对的端部的其中另一个处具有第二存储设备并且在所述存储设备之间具有连接部，所述连接部与所述存储设备电气接口相匹配。所述存储设备可以附接到处理设备的热沉，所述处理设备连接到所述处理设备接口。
在实施例中，所述可移除的机械接口包括插座的对，所述插座的对具有水平设置在所述插座的对中的每个插座内的开口，所述存储设备用于水平地适配于所述插座的对之间。所述插座的对可具有允许所述插座的对和所述存储设备位于处理设备的热沉下方的高度，所述处理设备连接到所述处理设备接口。
在实施例中，所述可移除存储器的机械接口是框架插座，所述框架插座包括定位框架和平面栅格阵列，所述定位框架在一侧内具有凹槽。所述框架插座可以用于支持所述存储设备从所述封装基板的可回流焊的移除。在实施例中，所述可移除存储器的机械接口包括定位孔的组。在实施例中，所述可移除存储器的机械接口包括定位销的组。所述可移除存储器的机械接口可以是弹簧加载式夹具。
在实施例中，一种封装系统包括封装基板、耦合到所述封装基板的处理设备、设置在所述封装基板上的存储设备电气接口、被设置为邻近所述存储设备电气接口的可移除存储器的机械接口，以及通过所述可移除存储器的机械接口附接到所述存储设备电气接口的存储设备，所述可移除存储设备的机械接口用于允许能够容易地从所述存储设备电气接口拆下并且容易地可再附接到所述存储设备电气接口。所述封装系统还可以包括在设置在所述存储设备电气接口与所述存储设备之间的可回流焊的栅格阵列。所述存储设备可以电气耦合到所述封装基板上的所述处理设备。
在实施例中，一种制造封装系统的方法包括将处理设备附接到封装基板，并且通过将存储设备基板附接到可移除存储器的机械接口来将存储设备附接到所述封装基板，所述可移除存储器的机械接口被设置在所述封装基板上围绕存储设备电气接口。
可以通过将所述存储设备基板插入所述可移除存储器的机械接口的插座中来附接所述存储设备基板。在实施例中，通过将所述存储设备基板滑动到所述可移除存储器的机械接口的滑动槽中来附接所述存储设备。在实施例中，通过将所述存储设备基板按压到所述可移除存储器的机械接口的外壳结构上来附接所述存储设备，所述外壳结构具有与所述存储设备基板上的焊球阵列相对应的开口阵列。所述开口阵列中的每个开口可以具有设置在内部的针脚，所述针脚具有弯曲的接触端。所述焊球可以在低于所述弯曲的接触端的所述中线的点处接触所述弯曲的接触端。
在实施例中，低插入力连接器包括外壳结构、在所述外壳结构内的开口阵列、以及在所述开口阵列中的每个开口内的针脚，所述针脚具有弯曲的接触端。所述开口阵列中的每个开口可具有从所述开口延伸的延伸的偏转部。
在实施例中，多边连接器包括具有在一端处会合的至少两个边的基板，所述两个边相对于彼此形成分离角；继续沿着所述至少两条边延伸的单个连接接口；以及在所述连接接口上的多个焊盘，所述多个焊盘中的每个焊盘在与所述至少两条边中的一条边成所述分离角的一半的角度的方向上延伸。所述多边连接器还可以包括设置在所述基板的拐角上的斜边，所述斜边在平行于所述多个焊盘的方向上延伸。
在利用本发明的各个方面中，对本领域技术人员来说将变得显而易见的是，用于形成具有可移除存储器的机械接口的CPU封装基板的上述实施例的组合或变型方式是可能的。尽管已经以特定于结构特征和/或方法行为的语言描述了本发明的实施例，但应当理解，在所附权利要求书中所定义的发明并不是必须要限于所描述的具体特征或行为。所公开的具体特征和行为而是要被理解为对例示本发明的实施例来说是有用的所请求保护的发明的特别优选的实施方式。

Claims (15)

1.一种封装基板，包括：
处理设备接口；
存储设备电气接口，所述存储设备电气接口设置在所述封装基板上；
可移除存储器的机械接口，所述可移除存储器的机械接口设置在所述存储设备电气接口的邻近处，所述可移除存储器的机械接口用于在存储设备附接到所述封装基板之后允许从所述封装基板容易地移除所述存储设备，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，并且其中，所述可移除存储器的机械接口是多边连接器插座。
2.根据权利要求1所述的封装基板，其中，所述存储设备电气接口包括平面栅格阵列。
3.根据权利要求1所述的封装基板，其中，所述存储设备电气接口包括针脚阵列。
4.根据权利要求1所述的封装基板，其中所述对接装置用于与所述可移除存储器的机械接口配对，并且所述对接装置与所述存储设备集成在一起。
5.根据权利要求1所述的封装基板，其中，所述多边连接器插座是双边插座，包括：
在接点处连接的第一部分和第二部分，所述第一部分在与所述第二部分成偏斜角的方向上延伸；
延伸通过所述接点并且沿所述第一部分和所述第二部分两者延伸的开口；以及
在与所述第一部分和所述第二部分的其中之一成所述偏斜角的一半的角度的方向上延伸的触点阵列。
6.根据权利要求5所述的封装基板，其中，所述第一部分和所述第二部分具有成斜面的拐角，所述成斜面的拐角在与所述触点阵列平行的方向上延伸。
7.根据权利要求1所述的封装基板，其中，所述多边连接器插座是全边针脚栅格阵列插座，包括：
呈框架形状的结构主体；以及
位于所述结构主体的顶部表面中的多个开口。
8.一种封装基板，包括：
处理设备接口；
存储设备电气接口，所述存储设备电气接口设置在所述封装基板上；
可移除存储器的机械接口，所述可移除存储器的机械接口设置在所述存储设备电气接口的邻近处，所述可移除存储器的机械接口用于在存储设备附接到所述封装基板之后允许从所述封装基板容易地移除所述存储设备，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，其中，所述可移除存储器的机械接口包括外壳结构、所述外壳结构中的开口阵列、以及针脚阵列，并且其中，所述开口阵列中的每个开口都包括焊球区的互连区和针脚偏转区，所述针脚偏转区从所述焊球区延伸。
9.一种封装基板，包括：
处理设备接口；
存储设备电气接口，所述存储设备电气接口设置在所述封装基板上；
可移除存储器的机械接口，所述可移除存储器的机械接口设置在所述存储设备电气接口的邻近处，所述可移除存储器的机械接口用于在存储设备附接到所述封装基板之后允许从所述封装基板容易地移除所述存储设备，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，其中，所述可移除存储器的机械接口耦合到所述对接装置，所述对接装置包括具有两个相对的端部的柔性线缆线缆带和位于所述相对的端部中的一个端部处的存储设备。
10.一种封装基板，包括：
处理设备接口；
存储设备电气接口，所述存储设备电气接口设置在所述封装基板上；
可移除存储器的机械接口，所述可移除存储器的机械接口设置在所述存储设备电气接口的邻近处，所述可移除存储器的机械接口用于在存储设备附接到所述封装基板之后允许从所述封装基板容易地移除所述存储设备，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，其中，所述可移除存储器的机械接口是框架插座，所述框架插座包括定位框架和平面栅格阵列，所述定位框架在一侧内具有凹槽。
11.一种封装系统，包括：
封装基板；
耦合到所述封装基板的处理设备；
设置在所述封装基板上的存储设备电气接口；
设置在所述存储设备电气接口的邻近处的可移除存储器的机械接口，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，并且其中，所述可移除存储器的机械接口是多边连接器插座；以及
通过所述可移除存储器的机械接口附接到所述存储设备电气接口的存储设备，所述可移除存储设备的机械接口用于允许所述存储设备能够容易地从所述存储设备电气接口上拆下并且能够容易地再附接到所述存储设备电气接口。
12.根据权利要求11所述的封装系统，其中，所述存储设备电气耦合到所述封装基板上的所述处理设备。
13.一种制造封装系统的方法，包括：
将处理设备附接到封装基板；以及
通过将存储设备基板附接到可移除存储器的机械接口来将存储设备附接到所述封装基板，所述可移除存储器的机械接口被设置在所述封装基板上并被设置在存储设备电气接口的周围，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，并且其中，所述可移除存储器的机械接口是多边连接器插座。
14.根据权利要求13所述的方法，其中，通过将所述存储设备基板插入到所述可移除存储器的机械接口的插座中来附接所述存储设备基板。
15.一种制造封装系统的方法，包括：
将处理设备附接到封装基板；以及
通过将存储设备基板附接到可移除存储器的机械接口来将存储设备附接到所述封装基板，所述可移除存储器的机械接口被设置在所述封装基板上并被设置在存储设备电气接口的周围，其中，所述可移除存储器的机械接口具有与所述存储设备电气接口相接触的电触点，并具有用于与对接装置电接触的电触点，其中，通过将所述存储设备基板按压到所述可移除存储器的机械接口的外壳结构上来附接所述存储设备，所述外壳结构具有与所述存储设备基板上的焊球阵列相对应的开口阵列。
CN201510796274.0A 2014-12-18 2015-11-18 具有可移除存储器的机械接口的cpu封装基板 Expired - Fee Related CN105720015B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/575,775 US9832876B2 (en) 2014-12-18 2014-12-18 CPU package substrates with removable memory mechanical interfaces
US14/575,775 2014-12-18

Publications (2)

Publication Number Publication Date
CN105720015A CN105720015A (zh) 2016-06-29
CN105720015B true CN105720015B (zh) 2019-12-03

Family

ID=56131180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510796274.0A Expired - Fee Related CN105720015B (zh) 2014-12-18 2015-11-18 具有可移除存储器的机械接口的cpu封装基板

Country Status (5)

Country Link
US (2) US9832876B2 (zh)
JP (1) JP6532809B2 (zh)
KR (1) KR102030535B1 (zh)
CN (1) CN105720015B (zh)
TW (1) TWI604764B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160149905A (ko) * 2015-06-19 2016-12-28 에스케이하이닉스 주식회사 슬라이딩 접속 구조를 포함하는 반도체 패키지
US9974176B2 (en) * 2015-07-10 2018-05-15 Cisco Technology, Inc. Mass storage integration over central processing unit interfaces
US10880994B2 (en) * 2016-06-02 2020-12-29 Intel Corporation Top-side connector interface for processor packaging
DE102016121732A1 (de) * 2016-10-28 2018-05-03 First Sensor Lewicki GmbH Verfahren zur Entnahme eines elektronischen Bauteils aus einem Gehäuse und Vorrichtung hierzu
KR20180057773A (ko) * 2016-11-21 2018-05-31 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
DE102016224747A1 (de) * 2016-12-12 2018-06-14 Robert Bosch Gmbh Steuergerät
CN110383209B (zh) 2017-02-24 2023-08-11 慧与发展有限责任合伙企业 用于组装出可扩展模块的方法、可扩展设备及系统
US10109941B1 (en) 2017-06-30 2018-10-23 Intel Corporation Stepped slot connector to enable low height platforms
KR20240133757A (ko) * 2017-09-15 2024-09-04 몰렉스 엘엘씨 그리드 어레이 커넥터 시스템
US10588213B2 (en) * 2017-10-02 2020-03-10 Juniper Networks, Inc Apparatus, system, and method for precise heatsink alignment on circuit boards
US20190182955A1 (en) * 2017-12-13 2019-06-13 Intel Corporation Replaceable on-package memory devices
US10455685B1 (en) * 2018-10-15 2019-10-22 Intel Corporation Electronic device, socket, and spacer to alter socket profile
US11683890B2 (en) 2018-12-20 2023-06-20 Intel Corporation Reflow grid array to support late attach of components
US11412617B2 (en) * 2019-04-23 2022-08-09 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Methods and apparatuses for interfacing microwave circuits
CN113130432B (zh) * 2019-12-30 2022-12-27 华为机器有限公司 一种电子模块及电子设备
EP3852505B1 (en) * 2020-01-17 2023-12-06 Aptiv Technologies Limited Electronic control unit
US11723154B1 (en) * 2020-02-17 2023-08-08 Nicholas J. Chiolino Multiwire plate-enclosed ball-isolated single-substrate silicon-carbide-die package
JP7458224B2 (ja) * 2020-03-27 2024-03-29 日本航空電子工業株式会社 基板対基板コネクタ
CN112615189A (zh) * 2020-12-03 2021-04-06 海光信息技术股份有限公司 处理器插座及主板模块
CN112846498B (zh) * 2020-12-14 2022-08-30 北京无线电测量研究所 一种封焊工装
US20220200183A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Micro socket electrical couplings for dies
US11503732B1 (en) * 2021-04-30 2022-11-15 Te Connectivity Solutions Gmbh Socket alignment and retention system
US11675725B2 (en) * 2021-09-29 2023-06-13 Lenovo Global Technology (United States) Inc. Interposer for a CPU socket to provide a serial computer expansion bus connection
US20230156921A1 (en) * 2021-11-16 2023-05-18 Western Digital Technologies, Inc. Self-guided placement of memory device component packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447181A (zh) * 2010-09-30 2012-05-09 苹果公司 具有宽电力触点的高速卡连接器
CN103517625A (zh) * 2012-06-18 2014-01-15 三星电子株式会社 存储器设备和电子设备

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE34161E (en) * 1985-10-04 1993-01-12 Nintendo Company Limited Memory cartridge and information processor unit using such cartridge
US4679318A (en) * 1986-02-06 1987-07-14 Amp Incorporated Application tool and method for positioning electrical sockets on circuit boards for surface soldering
US5440755A (en) * 1992-04-06 1995-08-08 Accelerated Systems, Inc. Computer system with a processor-direct universal bus connector and interchangeable bus translator
US5301416A (en) * 1992-04-24 1994-04-12 Altera Corporation Surface mount chip carrier
KR960011257B1 (ko) * 1993-05-14 1996-08-21 삼성전자 주식회사 번인 소켓 및 이를 사용한 번인 테스트 방법
JP3694729B2 (ja) * 1994-04-26 2005-09-14 株式会社 日立製作所 半導体集積回路装置の製造方法
JP3474655B2 (ja) * 1994-11-24 2003-12-08 株式会社ルネサスＬｓｉデザイン エミュレータプローブおよびエミュレータプローブを用いたデバッグ方法
JP2899543B2 (ja) 1995-06-08 1999-06-02 信越ポリマー株式会社 半導体パッケージ接続用ソケット
JPH09160674A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd 情報処理装置
US5909502A (en) * 1996-09-17 1999-06-01 Cummins-Allison Corp. Software loading system for a currency scanner
US5926367A (en) 1997-12-09 1999-07-20 Intel Corporation Method and apparatus for the thermal management of electronic devices
US5991161A (en) * 1997-12-19 1999-11-23 Intel Corporation Multi-chip land grid array carrier
US7024518B2 (en) * 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6742098B1 (en) * 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6114626A (en) 1998-04-17 2000-09-05 Intel Corporation Tool-less circuit board mounting system
JP3372240B2 (ja) 1998-06-26 2003-01-27 山一電機株式会社 球面形バンプに対するコンタクトの接触構造
US6585534B2 (en) 1998-08-20 2003-07-01 Intel Corporation Retention mechanism for an electrical assembly
US6031729A (en) 1999-01-08 2000-02-29 Trw Inc. Integral heater for reworking MCMS and other semiconductor components
US6159031A (en) 1999-06-07 2000-12-12 Intel Corporation Retention mechanism that can be used with different electronic assemblies
US6296509B1 (en) * 1999-06-28 2001-10-02 Sun Microsystems, Inc. Interconnect engagement and removal using a torque-limiting screw
JP4214639B2 (ja) 1999-10-26 2009-01-28 パナソニック電工株式会社 電子部品
JP2001177051A (ja) 1999-12-20 2001-06-29 Toshiba Corp 半導体装置及びシステム装置
JP2001189412A (ja) 1999-12-27 2001-07-10 Mitsubishi Electric Corp 半導体装置および半導体実装方法
US6327147B1 (en) 1999-12-30 2001-12-04 Intel Corporation Retention mechanism and electronic module mounting system
US6888722B2 (en) 1999-12-30 2005-05-03 Intel Corporation Thermal design for minimizing interface in a multi-site thermal contact condition
US20090100295A1 (en) * 2000-01-06 2009-04-16 Super Talent Electronics, Inc. Reliable memory module testing and manufacturing method
JP2001308260A (ja) * 2000-04-25 2001-11-02 Seiko Epson Corp 半導体装置
JP4300501B2 (ja) 2000-04-26 2009-07-22 東芝プラントシステム株式会社 核燃料被覆管の検査方法および検査装置
US6493250B2 (en) * 2000-12-28 2002-12-10 Intel Corporation Multi-tier point-to-point buffered memory interface
US7091598B2 (en) * 2001-01-19 2006-08-15 Renesas Technology Corporation Electronic circuit device
TW561263B (en) * 2001-03-10 2003-11-11 Samsung Electronics Co Ltd Parallel test board used in testing semiconductor memory devices
US20020160653A1 (en) * 2001-04-25 2002-10-31 Chien-Ming Hu Circuit board assembly with device status-indicating capability
US6721195B2 (en) * 2001-07-12 2004-04-13 Micron Technology, Inc. Reversed memory module socket and motherboard incorporating same
US6702620B2 (en) 2001-09-05 2004-03-09 Intel Corporation Dual serial ATA connector
US6671172B2 (en) 2001-09-10 2003-12-30 Intel Corporation Electronic assemblies with high capacity curved fin heat sinks
JP2003123922A (ja) 2001-10-11 2003-04-25 Sony Corp 半導体装置とソケットまたは実装基板との接続構造
JP2003156541A (ja) * 2001-11-22 2003-05-30 Nec Corp 電子デバイス検査方法
US6575766B1 (en) 2002-02-26 2003-06-10 Intel Corporation Laminated socket contacts
US6758679B2 (en) * 2002-04-17 2004-07-06 Hewlett-Packard Development Company, L.P. Installation instruction conveying device (electronic components) mechanical
US6870251B2 (en) * 2002-05-29 2005-03-22 Intel Corporation High-power LGA socket
JP2004087708A (ja) * 2002-08-26 2004-03-18 Fujitsu Ltd メモリソケット
US6861743B2 (en) * 2002-09-30 2005-03-01 Sun Microsystems, Inc. Integrated circuit carrier socket
US7043829B2 (en) * 2002-12-09 2006-05-16 Dell Products L.P. Method for assembly of a motherboard into an information handling system chassis
US7056810B2 (en) * 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US6979208B2 (en) 2002-12-19 2005-12-27 Intel Corporation Laminated socket contacts
US20040201968A1 (en) * 2003-04-09 2004-10-14 Eric Tafolla Multi-bank memory module
US6982892B2 (en) * 2003-05-08 2006-01-03 Micron Technology, Inc. Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules
US6830470B1 (en) 2003-06-20 2004-12-14 Intel Corporation Electrical device connector
TW200520188A (en) * 2003-12-01 2005-06-16 Optimum Care Int Tech Inc Chip assembling structure and socket
JP4587676B2 (ja) * 2004-01-29 2010-11-24 ルネサスエレクトロニクス株式会社 チップ積層構成の３次元半導体装置
US7353431B2 (en) * 2004-02-11 2008-04-01 Sun Microsystems, Inc. Method and apparatus for proactive fault monitoring in interconnects
US7528473B2 (en) * 2004-03-19 2009-05-05 Renesas Technology Corp. Electronic circuit, a semiconductor device and a mounting substrate
US7050302B2 (en) 2004-04-29 2006-05-23 Intel Corporation Captive socket actuator
US20050285116A1 (en) * 2004-06-29 2005-12-29 Yongqian Wang Electronic assembly with carbon nanotube contact formations or interconnections
JP4836110B2 (ja) * 2004-12-01 2011-12-14 ルネサスエレクトロニクス株式会社 マルチチップモジュール
JP2006303003A (ja) * 2005-04-18 2006-11-02 Toshiba Corp プリント基板、および情報処理装置
TWI260826B (en) * 2005-07-06 2006-08-21 Optimum Care Int Tech Inc Memory array module
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP4889989B2 (ja) * 2005-09-20 2012-03-07 第一電子工業株式会社 電気コネクタ
US8769808B2 (en) * 2005-10-17 2014-07-08 Alcatel Lucent Method for fixed and replaceable module architecture
EP1950805A4 (en) * 2005-11-16 2010-03-03 Fujitsu Ltd ELECTRONIC ELEMENT, CAPSULATION THEREFOR AND ELECTRONIC ARRANGEMENT
TW200727139A (en) * 2006-01-06 2007-07-16 Tyan Computer Corp Computer system and memory bridge thereof
US7602616B2 (en) 2006-03-20 2009-10-13 Intel Corporation Method and apparatus for assembling multi-core dice using sockets with multiple sets of front side bus contacts
US7278859B1 (en) * 2006-08-31 2007-10-09 Intel Corporation Extended package substrate
JP2008103122A (ja) * 2006-10-17 2008-05-01 Iriso Denshi Kogyo Kk コネクタ
JP5006618B2 (ja) * 2006-10-25 2012-08-22 イリソ電子工業株式会社 コネクタ
JP2008183092A (ja) * 2007-01-29 2008-08-14 Aruze Corp 基板、基板の支持構造、及び同基板の支持構造を有する遊技機
US20080250192A1 (en) * 2007-04-05 2008-10-09 Phison Electronics Corp. Integrating flash memory system
TWM325702U (en) * 2007-06-01 2008-01-11 Dfi Inc Mother board module and personal computer host using the same
JP5372345B2 (ja) * 2007-06-26 2013-12-18 株式会社ユニバーサルエンターテインメント 遊技用情報の地域認証を行う遊技処理装置
US20090065931A1 (en) 2007-09-11 2009-03-12 Intel Corporation Packaged integrated circuit and method of forming thereof
JP5022160B2 (ja) 2007-09-26 2012-09-12 日本圧着端子製造株式会社 トレイ式のカードコネクタ
JP5603535B2 (ja) * 2007-11-29 2014-10-08 ピーエスフォー ルクスコ エスエイアールエル 信号伝送回路及びその特性調整方法、メモリモジュール、並びに、回路基板の製造方法
JP2009193677A (ja) 2008-02-12 2009-08-27 Elpida Memory Inc アダプタ、ソケット、電子装置および実装方法
US9166705B2 (en) * 2008-06-05 2015-10-20 Samsung Electronics Co., Ltd. Semiconductor apparatuses having optical connections between memory controller and memory module
US20100032820A1 (en) * 2008-08-06 2010-02-11 Michael Bruennert Stacked Memory Module
TW201010187A (en) * 2008-08-18 2010-03-01 Hon Hai Prec Ind Co Ltd Electrical connector
US7705447B2 (en) 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7888784B2 (en) 2008-09-30 2011-02-15 Intel Corporation Substrate package with through holes for high speed I/O flex cable
US7729121B1 (en) * 2008-12-30 2010-06-01 Intel Corporation Removable package underside device attach
JP4849145B2 (ja) * 2009-03-24 2012-01-11 パナソニック電工株式会社 ソケットとヘッダの嵌合状態を保持するロック機構を備えたコネクタ及びコネクタの製造方法
US8513792B2 (en) 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
US20100326716A1 (en) 2009-06-26 2010-12-30 Zhichao Zhang Core via for chip package and interconnect
US8102651B2 (en) * 2009-10-02 2012-01-24 International Business Machines Corporation Airflow barriers for efficient cooling of memory modules
US8625280B2 (en) * 2009-10-30 2014-01-07 Hewlett-Packard Development Company, L.P. Cooling memory modules using cold plate blades coupled to the memory modules via clips
US8767403B2 (en) * 2009-10-30 2014-07-01 Hewlett-Packard Development Company, L.P. Frame having frame blades that participate in cooling memory modules
KR101840238B1 (ko) * 2010-03-08 2018-03-20 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 데이터 저장 장치 및 방법
US20120002455A1 (en) * 2010-06-07 2012-01-05 Sullivan Jason A Miniturization techniques, systems, and apparatus relatng to power supplies, memory, interconnections, and leds
US8972620B2 (en) * 2010-07-02 2015-03-03 Dell Products L.P. Methods and systems to simplify population of modular components in an information handling system
US8508947B2 (en) 2010-10-01 2013-08-13 Intel Corporation Flex cable and method for making the same
US8488326B2 (en) * 2010-11-16 2013-07-16 Hewlett-Packard Development Company, L.P. Memory support structure
KR101088588B1 (ko) * 2010-12-03 2011-12-06 삼성전자주식회사 멀티 칩 패키지 테스트 장치 및 테스트 방법
US8025531B1 (en) 2010-12-16 2011-09-27 Intel Corporation Shielded socket housing
TW201232931A (en) 2011-01-20 2012-08-01 Hon Hai Prec Ind Co Ltd Motherboard and memory connector thereof
JP5807181B2 (ja) * 2011-02-07 2015-11-10 パナソニックＩｐマネジメント株式会社 保持金具、コネクタ接続体およびコネクタ
US8622764B2 (en) * 2011-02-09 2014-01-07 Intel Corporation Integrated translational land-grid array sockets and loading mechanisms for semiconductive devices
JP5594198B2 (ja) 2011-03-16 2014-09-24 富士通株式会社 電子部品及び電子部品組立装置
US9432298B1 (en) * 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US8363418B2 (en) * 2011-04-18 2013-01-29 Morgan/Weiss Technologies Inc. Above motherboard interposer with peripheral circuits
US8493745B2 (en) * 2011-10-07 2013-07-23 Kingston Technology Corp. Low-profile motherboard with side-mounted memory modules using a dual-opening edge connector
WO2013095402A1 (en) 2011-12-20 2013-06-27 Intel Corporation Low profile zero/low insertion force package top side flex cable connector architecture
WO2013100939A1 (en) 2011-12-28 2013-07-04 Intel Corporation Memory module architecture
WO2013101243A1 (en) 2011-12-31 2013-07-04 Intel Corporation High density package interconnects
US20130318269A1 (en) * 2012-05-22 2013-11-28 Xockets IP, LLC Processing structured and unstructured data using offload processors
US9226398B1 (en) * 2012-07-09 2015-12-29 Marvell International Ltd. Printed circuit board and package substrate having additional conductive pathway space
US9681556B2 (en) * 2012-09-28 2017-06-13 Intel Corporation Contact protection for integrated circuit device loading
US9660364B2 (en) 2012-10-17 2017-05-23 Intel Corporation System interconnect for integrated circuits
US9076698B2 (en) 2012-10-23 2015-07-07 Intel Corporation Flexible package-to-socket interposer
US8905794B2 (en) 2012-12-11 2014-12-09 Intel Corporation Connector assembly and method
US9064971B2 (en) 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
US10433421B2 (en) 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
US9516755B2 (en) * 2012-12-28 2016-12-06 Intel Corporation Multi-channel memory module
US9332643B2 (en) 2013-03-15 2016-05-03 Intel Corporation Interconnect architecture with stacked flex cable
JP5996781B2 (ja) * 2013-03-27 2016-09-21 株式会社日立製作所 Ｓｄｒａｍインターフェイスを有するｄｒａｍ、フラッシュメモリ混載メモリモジュール
US9207728B2 (en) * 2013-06-07 2015-12-08 Apple Inc. Computer input/output interface
WO2014203383A1 (ja) * 2013-06-20 2014-12-24 株式会社日立製作所 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置
US20150003172A1 (en) * 2013-06-26 2015-01-01 Sua KIM Memory module including buffer chip controlling refresh operation of memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102447181A (zh) * 2010-09-30 2012-05-09 苹果公司 具有宽电力触点的高速卡连接器
CN103517625A (zh) * 2012-06-18 2014-01-15 三星电子株式会社 存储器设备和电子设备

Also Published As

Publication number Publication date
TWI604764B (zh) 2017-11-01
JP2016119456A (ja) 2016-06-30
US20160183374A1 (en) 2016-06-23
KR20160074392A (ko) 2016-06-28
TW201637531A (zh) 2016-10-16
US20180007791A1 (en) 2018-01-04
KR102030535B1 (ko) 2019-10-10
JP6532809B2 (ja) 2019-06-19
US9832876B2 (en) 2017-11-28
CN105720015A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105720015B (zh) 具有可移除存储器的机械接口的cpu封装基板
US20210167030A1 (en) Semiconductor device assembly with die support structures
US8906744B2 (en) Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
CN110651364B (zh) 具有表面安装裸片支撑结构的半导体装置组合件
CN101006581A (zh) 用于集成电路装置的液体金属热界面
US8546938B2 (en) Stacked package including spacers and method of manufacturing the same
CN101958261A (zh) 可堆栈式半导体封装结构
CN102301467A (zh) 可拆卸封装下侧器件附着
US20090128177A1 (en) Attachment for socket and semiconductor device-testing unit having the same
US20170133297A1 (en) Assembly of an integrated circuit chip and of a plate
US10777530B2 (en) Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
TW200840150A (en) Probe card including a plurality of connectors and method of bonding the connectors to a substrate of the probe card
TW201428916A (zh) 積體電路（ｉｃ）晶片封裝體及插座組件
CN106463427A (zh) 半导体装置及其制造方法
US20140374912A1 (en) Micro-Spring Chip Attachment Using Solder-Based Interconnect Structures
CN104517936B (zh) 封装结构
CN105009693B (zh) 具有细间距迹线上的测试焊盘的封装基板
CN111446226A (zh) 一种引线框的固定装置
US9053949B2 (en) Semiconductor device and associated method with heat spreader having protrusion
CN105378917A (zh) 堆叠芯片封装
CN102456588A (zh) 引线接合设备及使用该设备的方法
JP4639731B2 (ja) 半導体装置の実装方法
KR100996982B1 (ko) 다중 다이 집적회로 패키지
US20060063300A1 (en) Structural design for flip-chip assembly
OZAKI et al. COC (Chip on Chip) Technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191203

Termination date: 20211118