TW201428916A - 積體電路（ｉｃ）晶片封裝體及插座組件 - Google Patents

積體電路（ｉｃ）晶片封裝體及插座組件 Download PDF

Info

Publication number
TW201428916A
TW201428916A TW103112692A TW103112692A TW201428916A TW 201428916 A TW201428916 A TW 201428916A TW 103112692 A TW103112692 A TW 103112692A TW 103112692 A TW103112692 A TW 103112692A TW 201428916 A TW201428916 A TW 201428916A
Authority
TW
Taiwan
Prior art keywords
socket
cga
solder
package
integrated circuit
Prior art date
Application number
TW103112692A
Other languages
English (en)
Other versions
TWI552289B (zh
Inventor
Tod Byquist
Daniel Carter
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201428916A publication Critical patent/TW201428916A/zh
Application granted granted Critical
Publication of TWI552289B publication Critical patent/TWI552289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53183—Multilead component

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Connecting Device With Holders (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

一種鑄型柵格陣列(CGA)封裝體包含被成型的焊料柱其可被直接回流(reflow)及連接至一電路板，譬如母板，或保持在具有可讓其被固定在一CGA插座內的形狀的固態，該CGA插座可被連接至該電路板。該CGA的實施例藉由使用焊料柱來接觸該插座而可以有一低成本的插座與封裝體結合且不需要在每一插座上有一裝載機構(loading mechanism)。

Description

積體電路(IC)晶片封裝體及插座組件
本發明的實施例係有關於積體電路(IC)封裝體，及更明確地係有關於中央處理單元(CPU)封裝體其可被直接焊接至一板上或安裝在一機械式插座上。
半導體製造商目前使用兩種主要技術在中央處理單元(CPU)封裝體上。第一種被稱為針腳柵格陣列(PGA)插座及第二種通常被稱為地柵陣列(LGA)插座。
針腳柵格陣列插座使用附裝在該封裝體的底部之高強度針腳柵格陣列，其然後被嵌入到一針腳柵格陣列插座內。該等針腳被橫向地裝載於該插座內，這會增加該插座的高度、成本及複雜度。該等針腳亦會增加封裝體的成本。因為針腳的關係，PGA封裝體典型地具有更高的組裝及材料成本。此外，在可實際被製造之針腳間距及針腳數量上是有其侷限性的。
LGA封裝體因為沒有孔而較便宜，LGA上的針腳接觸該CPU的底側上的接點且藉由一整體的裝載設計(譬 如，用於插座T之直接插座裝載(DSL))或一獨立的裝載機構(ILM)(其具有一用於插座B之背板)而被保持在該插座中。插座T及插座B指得是兩種目前所使用的插座變化設計。LGA使用在該封裝體的底部上的端子區域(land)但在該插座整個使用壽命期間，接點需要一相當大的正向力來保持電氣導通(electrical continuity)。該大的正向力通常需要每一插座都要有一相當昂貴的裝載解決方案且傳統上一負載分散器或整合的熱分散器被用來將賦能負載(enabling load)分散在整個接點陣列上。該負載/熱分散器給該封裝體增加成本且該插座裝載機構給該插座/平台增加成本。
因此，半導體製造商持續努力地想要找出負擔得起的新方式來將CPU牢靠地固定在一狹窄的區域內。
本發明的一個態樣提供一種設備，其包含：一基材，其具有一用於封裝一積體電路(IC)晶片的頂側；及一將與該IC晶片電接觸之模製的焊料柱陣列，其由該基材的底側突伸出，其中每一導電的焊料柱包含一最靠近該基材的底側的第一區段，其被作成大致圓柱形的形狀；及一錐形(tapered)之大致圓錐的尖端。
100‧‧‧鑄型柵格陣列(CGA)
102‧‧‧CGA插座
104‧‧‧CPU
106‧‧‧電路板
108‧‧‧釋離機構
110‧‧‧唇部
112‧‧‧第四側邊
114‧‧‧電接點
300‧‧‧插座罩框
302‧‧‧開口
304‧‧‧唇部
306‧‧‧槽孔
400‧‧‧柱
402‧‧‧接眼
404‧‧‧第二保持部分
406‧‧‧開口
500‧‧‧基材
502‧‧‧焊料柱
504‧‧‧尖端
506‧‧‧底部
700‧‧‧模具
702‧‧‧開口
704‧‧‧密封件
706‧‧‧焊料
708‧‧‧夾子
910‧‧‧嵌入工具
912‧‧‧凸輪式閂鎖件
914‧‧‧把手
916‧‧‧凸輪機構
918‧‧‧板子
當配合附圖來閱讀時，本發明的以上所述及一更佳的 瞭解可從下面示範性實施例及配置以及申請專利範圍的詳細描述中變得更加明顯，所有這些都構成本發明的揭示內容的一部分。雖然上文及下文所述及所顯示的揭示內容係以揭露本發明的配置及示範性實施例為主，但應被清楚地瞭解的是，這些都只是說明性的範例而已，且本發明並不侷限於此。
圖1為一鑄型柵格陣列(CGA)封裝體及一在板子上的對應CGA插座的立體圖；圖2為在CGA插座上的接點陣列的放大圖；圖3為依據一實施例的CGA插座的罩框的立體圖；圖4為依據一實施例的CGA插座的接點的立體圖；圖5為CGA封裝體的底側的立體圖；圖6為該CGA封裝體的側視圖其顯示依據本發明的一實施例之被錐形(tapered)模製的焊料柱；圖7A-7F為顯示製造具有模製的焊料柱之CGA的製程；圖8為已準備好組裝之該鑄型柵格陣列(CGA)封裝體及一在板子上的對應CGA插座的立體圖；圖9為沿著圖8的線A-A’所取之該CGA封裝體及插座的剖面圖；圖10為一用來將該CGA封裝體放在該插座內的組裝工具的實施例的立體圖；圖11為該組裝工具的切開立體圖；圖12為該CGA封裝體及插座組裝之後沿著圖8的線 A-A’所取之剖面圖；圖13為準備好拆卸之該鑄型柵格陣列(CGA)封裝體及一在板子上之對應的CGA插座的立體圖；圖14為該CGA封裝體及插座的剖面圖，其顯示焊料柱與接點脫離；及圖15為該CGA封裝體在零力量施加於焊料柱之下從該插座被拔起的剖面圖。
本文所描述的的一鑄型柵格陣列(CGA)封裝體其可被直接連接至一電路板，譬如一母板，或被固定在一CGA插座內，該CGA插座則被連接至一板子。該CGA的實施例藉由使用焊料柱來與該插座界接(interface)而提供一低成本的插座及封裝體結合且不需要在每一插座上設置一裝載機構。
在本說明書中，“一個實施例”或“一實施例”的用詞係指一與該實施例有關之特別的特徵、結構或特性被包括在本發明的至少一實施例中。因此，在本說明書的不同地方出現的“在一個實施例中”或“在一實施例中”並不一定都是指同一實施例。再者，特定的特徵、結構或特性可用任何適當的方式被結合在一或多個實施例中。
現參考圖1，該鑄型柵格陣列(CGA)封裝體100及對應的CGA插座102被顯示於圖中。該CGA封裝體可電性地或機械式地承載一IC，譬如一CPU 104。該CGA插座 102可被固定至一電路板，譬如一母板106。該CGA插座102可包括一釋離機構(release mechanism)108，用來協助該封裝體100從該插座102上取下。
該插座102可包含一聚合物罩框其在三個側邊處具有唇部110且在與該釋離機構108相反的第四個側邊112是開放的。該罩框的頂側可包含一陣列的電接點114用來與該CGA封裝體100的底側上之電性柱(未示出)，譬如被特別塑形的焊料柱，嚙合。該唇部110在提供該CGA封裝體100與該CGA插座102的最初對準方面是很有用的。
在一實施例中，該CGA封裝體100可使用一稍後將被描述之嵌入工具利用該等電性接點114的彈力而被固定在該CGA插座102內。在另一實施例中，該CGA封裝體100可在沒有CGA插座102之下被直接固定在該板子106上，譬如藉由將經過特別塑形之焊料柱回流(reflow)處理。
圖2顯示該CGA插座102的一個角落的放大圖。該唇部110在該插座102周圍提供一高起來的邊緣。該等接點114的陣列可被設置成在該插座102內的列與行，用以與該封裝體100的底側上的焊料柱相對應。該插座亦被塑形用以容納一稍後將被描述之嵌入工具(insertion tool)。
圖3及4顯示該CGA插座罩框300及構成該接點114陣列之接點114的一實施例的立體圖，該等接點114嵌入到該插座罩框300的開孔302內。在一實施例中，該 插座罩框可以是一鑄造的或模製的聚合物，其在三個側邊上具有一高起來的邊緣或唇部110及在第四個側邊112是開放的。在與該開放的側邊112相反的側邊的唇部上有一斷開處304，其具有一用於一釋離機構(圖1中的108)的槽口306。
圖4顯示一接點114的一個實施例，其嵌入到該CGA插座罩框300的槽孔302內。該等接點114可包含一概成U型之雙柱元件且在柱的頂端400可被作成錐形(tapered)。該接點的底座402可包括一第二保持部分404，其亦可以是概成U型且可在被固定於該CGA插座罩框300的槽孔302內時提供機械穩定性及強韌性。開口406亦可為了結構完整性而被非必要地(optionally)包括在該雙柱元件的每一柱上。該錐形的頂端400可被作成與該CGA封裝體100的底側上的焊料柱嚙合的形狀並提供一彈力來將該焊料柱保持在定位。除了機械性地固定該CGA封裝體100之外，該等接點亦在操作時提供一電路徑於該板子與該CGA封裝體100之間。
圖5及6顯示CGA封裝體100的實施例，其包含一基材或底材500，該基材包括一陣列的焊料柱502。一模製或鑄造處理可被用來將該等焊料柱502形成為一較佳的形狀，該較佳的形狀在尖端504處是圓錐形且在與該基材500相結合的底部506處漸變(transition)為圓柱形。此形狀對於回流(如果該CGA封裝體100將被直接安裝於板子106上的話，參見圖1)或該等焊料柱502將被插入到該 CGA插座102的接點114內，這兩者都適用。
每一焊料柱502的體積可以與標準的球形焊料球相同，這可讓該封裝體被回流或被插入到該插座內。該鑄造處理亦可被用來去除掉封裝體平坦度的變異性，因為鑄造的焊料柱可以和模製工具一樣精確，其可被製造成具有極精細的公差。一可被用來形成焊料柱502的模具可用一被選擇來符合該封裝體的熱膨脹係數且被塗覆一釋離表面(譬如鐵氟龍，Teflon)以容許在焊料柱502不變形之下取下封裝體的材料來製造。
圖7A-7F顯示一鑄造該CGA封裝體100的實施例。 在圖7A中，一模具700被提供，其可用例如鋼鐵來製成。該模具700的頂側可包括一陣列的開孔702，每一開孔都被作成該焊料柱502的顛倒的模子形狀的圖案且被塗覆一低摩擦塗層，譬如Teflon®，以易於釋離。一密封件704可覆蓋該等開孔周圍的區域，以保持在最終焊料柱周圍的區域中是沒有焊料的。
在圖7B中，焊料706被回流且該等開孔702被填入焊料706。在圖7C中，該基材500被放置在該模具700的頂側上且在圖7D中，該基材500及該模具被夾緊708在一起。在圖7E中，該模具700可被倒置用以讓重力來填滿該基材500。最後，在圖7F中，該模具被冷卻且被釋離，並形成該CGA封裝體100，其包含一具有一陣列的焊料柱502的基材或底材500，該等焊料柱在尖端504處是圓錐形且在與該基材500相結合的底部506處漸變為 圓柱形。
現參考圖8-12，其顯示CGA組裝處理的一實施例。 圖8顯示安裝在該板子106上的CGA插座102，該插座上有該CGA封裝體100被置於其上。圖9顯示沿著圖8的線A-A’所取的剖面。該CGA插座102可用傳統的焊料凸塊900來固定至板子106上。該CGA封裝體在該唇部110的協助下可被最初地對準於該CGA插座中。該唇部110可如圖所示地具有傾斜的頂緣。當被最初地插入時，該等焊料柱502剛好與該等接點114接觸。
如圖10所示，一嵌入工具910可被用來將該CGA封裝體100牢牢地插入到該插座102內。圖10顯示一可能的嵌入工具910的例子，但此裝置的許多變化例亦可被使用，只要它施加一足以將該封裝體100嵌入的向下力量即可。如圖所示，該嵌入工具910被作成可大致地套設在該封裝體100與該插座102上的形狀。在該工具910的兩側上的凸輪式閂鎖件912被設置來與一從該插座102的唇部110突伸出來的凸耳嚙合。如圖11所示，當一把手914被轉動時，該閂鎖件912向內移動並抓住該插座102。該工具910內的一凸輪機構916轉動用以將一板子918下推並施加一向下的壓力至該CGA封裝體102。該把手914被轉回去且該等閂鎖件912被脫離以允許該工具910被取下。
圖12為沿著圖8的線A-A’所取的剖面圖其顯示該封裝體100被嵌入至該插座102中。如圖所示，該等接點 114牢牢地將該封裝體100固持在該插座102內。該等焊料柱502的圓錐形尖端協助與該等接點114的最初配合且該等焊料柱502的圓柱形底部具有足夠的周圍長度(girth)，該等接點114的彈力足以將焊料柱保持在定位。 如圖所示，依據該等實施例的系統具有一低的輪廓，其由該母板106量到該封裝體100的高度只有約1.4mm。
圖13-15顯示將該封裝體100從該插座102上脫離的實施例。如圖13所示，該封裝體100被固定到在該母板106上的插座102上。為了要取下該封裝體100，該釋離機構108可單純地如彎曲的箭頭950般地被轉動。該釋離機構108可以是一凸輪，其在被轉動時施加一橫向力至該封裝體100，如箭頭952所示。這會造成該封裝體100朝向該插座102之沒有唇部的一側112滑移。
如圖14所示，當該封裝體向前滑移時，該等焊料柱502橫向地滑出該等接點114。之後，如圖15所示，該封裝體100可以很單純地被舉離該插座102，如箭頭954所示，且沒有力量施加在該等焊料柱502上。
本發明的實施例結合一焊料形狀改良處理可容許插座安裝或直接焊料附裝於該母板上。該插座設計可組裝工具來降低每一插座的單位成本並整體降低該插座的垂直高度。
在一些實施例中，該等接點114可包含一高效能銅合金(C70250)以產生約0.15至0.20N(15至20gmf)的自我反作用力(self reacting force)於該焊料柱的每一側上，以產 生並保持電接觸。在一個33×33的陣列，總數有1089個接點，間距為0.914mm(36米爾，mil)的專案研究中，用一機械上有利的工具能夠不很困難地產生約39lbf的整體封裝體嵌入力量。
本發明之圖示的實施例的上述描述，包括摘要中所描述的內容在內，並不是窮舉性的描述或是要用來將本發明侷限於所描述的特定形式。雖然本發明的特定實施例及例子為了示範的目的於本文中被描述，但在本發明的範圍內可以有各種等效修改，這些是熟習此技藝者所能瞭解的。
根據上文的詳細描述，可對本發明作出這些修改。使用於下面的申請專利範圍中的用語不應被解讀為是要將本發明侷限於說明書及申請專利範圍中所揭露的特定實施例。相反地，本發明的範圍完全是由下面的申請專利範圍來界定，申請專利範圍應依據被建立之申請專利範圍解讀原則來加以解讀。
100‧‧‧鑄型柵格陣列(CGA)
102‧‧‧CGA插座
104‧‧‧CPU
106‧‧‧電路板
108‧‧‧釋離機構
110‧‧‧唇部
112‧‧‧第四側邊
114‧‧‧電接點

Claims (6)

  1. 一種積體電路(IC)晶片封裝體及插座組件，其包含：一基材，其具有一用於封裝一積體電路(IC)晶片的頂側；及一模製的焊料柱陣列，其將與該IC晶片電接觸，該等焊料柱由該基材的底側突伸出，其中每一導電的焊料柱包含：一最靠近該基材的底側的第一區段，其被作成大致圓柱形的形狀；及一錐形(tapered)之大致圓錐的尖端。
  2. 如申請專利範圍第1項之積體電路(IC)晶片封裝體及插座組件，其更包含：一將被安裝於一板子的插座；一在該插座內之接點陣列，用來與該焊料柱陣列相配合。
  3. 如申請專利範圍第2項之積體電路(IC)晶片封裝體及插座組件，其中該等接點係概成U型。
  4. 如申請專利範圍第3項之積體電路(IC)晶片封裝體及插座組件，其中該插座更包含一在多於一側邊上的唇部且在至少一側邊上沒有唇部。
  5. 如申請專利範圍第4項之積體電路(IC)晶片封裝體及插座組件，其中該插座更包含：一釋離機構，其位在與沒有唇部的側邊相反的側邊 上，用以在被致動時施加一橫向力於該基材上用以將該等焊料柱從該等接點上脫離。
  6. 如申請專利範圍第1項之積體電路(IC)晶片封裝體及插座組件，其中該等被模製的焊料柱將被回流(reflow)以直接連接至一板子。
TW103112692A 2009-06-30 2010-06-23 積體電路（ｉｃ）晶片封裝體及插座組件 TWI552289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/459,396 US8739392B2 (en) 2009-06-30 2009-06-30 Cast grid array (CGA) package and socket

Publications (2)

Publication Number Publication Date
TW201428916A true TW201428916A (zh) 2014-07-16
TWI552289B TWI552289B (zh) 2016-10-01

Family

ID=43381231

Family Applications (3)

Application Number Title Priority Date Filing Date
TW099120469A TWI466248B (zh) 2009-06-30 2010-06-23 用來封裝積體電路(ic)晶片的系統
TW103112692A TWI552289B (zh) 2009-06-30 2010-06-23 積體電路（ｉｃ）晶片封裝體及插座組件
TW103112696A TWI502701B (zh) 2009-06-30 2010-06-23 封裝積體電路（ｉｃ）晶片的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099120469A TWI466248B (zh) 2009-06-30 2010-06-23 用來封裝積體電路(ic)晶片的系統

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW103112696A TWI502701B (zh) 2009-06-30 2010-06-23 封裝積體電路（ｉｃ）晶片的方法

Country Status (3)

Country Link
US (1) US8739392B2 (zh)
CN (1) CN101969056B (zh)
TW (3) TWI466248B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8739392B2 (en) 2009-06-30 2014-06-03 Intel Corporation Cast grid array (CGA) package and socket
US10103463B1 (en) 2017-09-28 2018-10-16 ColdQuanta, Inc. In-place clamping of pin-grid array
US20190196558A1 (en) * 2017-12-27 2019-06-27 Waymo Llc System with socketed processing device for high shock and vibration environments
CN109461707A (zh) * 2018-09-29 2019-03-12 江苏芯力特电子科技有限公司 一种插卡式芯片载体
CN112192092B (zh) * 2019-07-08 2022-09-02 广州汉源新材料股份有限公司 一种高精度异型无铅焊料柱的制备方法
US11410844B2 (en) * 2019-09-13 2022-08-09 Honeywell International Inc. Enclosure for ion trapping device
USD908648S1 (en) * 2019-12-12 2021-01-26 Topline Corporation Adjustable fixture for aligning column grid array substrates

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5334804A (en) * 1992-11-17 1994-08-02 Fujitsu Limited Wire interconnect structures for connecting an integrated circuit to a substrate
US5413489A (en) * 1993-04-27 1995-05-09 Aptix Corporation Integrated socket and IC package assembly
US5626278A (en) * 1994-04-15 1997-05-06 Tang; Ching C. Solder delivery and array apparatus
US5718367A (en) * 1995-11-21 1998-02-17 International Business Machines Corporation Mold transfer apparatus and method
US6219241B1 (en) * 1999-06-11 2001-04-17 Intel Coroporation Advanced zero-insertion force (ZIF) socket with heat sink alignment and retention mechanisms
JP2002134658A (ja) * 2000-10-24 2002-05-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6692280B2 (en) * 2001-09-28 2004-02-17 Intel Corporation Socket warpage reduction apparatus and method
US6892925B2 (en) * 2002-09-18 2005-05-17 International Business Machines Corporation Solder hierarchy for lead free solder joint
US6969267B2 (en) * 2003-03-26 2005-11-29 Intel Corporation Land grid array socket loading device
DE10358691B4 (de) 2003-12-15 2012-06-21 Qimonda Ag Verfahren zum Beladen einer Sockel-Einrichtung mit einem entsprechenden Halbleiter-Bauelement
US7176043B2 (en) * 2003-12-30 2007-02-13 Tessera, Inc. Microelectronic packages and methods therefor
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US20080158842A1 (en) * 2006-12-29 2008-07-03 Texas Instruments Incorporated Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
JP4496240B2 (ja) * 2007-08-10 2010-07-07 株式会社東芝 インターフェイスモジュール付きｌｓｉパッケージ
US8739392B2 (en) 2009-06-30 2014-06-03 Intel Corporation Cast grid array (CGA) package and socket

Also Published As

Publication number Publication date
TWI552289B (zh) 2016-10-01
CN101969056A (zh) 2011-02-09
TW201115695A (en) 2011-05-01
TW201428917A (zh) 2014-07-16
US8739392B2 (en) 2014-06-03
CN101969056B (zh) 2014-04-23
TWI502701B (zh) 2015-10-01
TWI466248B (zh) 2014-12-21
US20100330823A1 (en) 2010-12-30

Similar Documents

Publication Publication Date Title
TWI552289B (zh) 積體電路（ｉｃ）晶片封裝體及插座組件
US6278284B1 (en) Testing IC socket
US8179692B2 (en) Board having connection terminal
US7695287B2 (en) Ball grid array (BGA) connection system and related method and ball socket
EP1879228A1 (en) Semiconductor package having socket function, semiconductor module, electronic circuit module, and circuit board with socket
KR20060130683A (ko) 반도체 집적회로 장치의 제조 방법
US9039425B2 (en) Electrical interconnect device
US20120156899A1 (en) Land grid array interconnect
US7255571B2 (en) Temperature dependent semiconductor module connectors
KR100681156B1 (ko) 전기적 검사 장치용 소켓
TWI420120B (zh) 半導體晶片測試插座
KR20020090908A (ko) 자기 부착 칩
US6724081B2 (en) Electronic assembly
US20070202633A1 (en) Semiconductor package and method for fabricating the same
US9529039B2 (en) Semiconductor transporting and testing fixture
JP2013089464A (ja) Ｉｃソケット
JP4003230B2 (ja) ボールグリッドアレイ型ｉｃの実装構造
KR200425576Y1 (ko) 전자부품용 소켓
TWI577998B (zh) Semiconductor transport test fixture
KR101101513B1 (ko) 반도체 패키지용 리드핀 및 반도체 패키지
JP2000292487A (ja) デバイスキャリア及び水平搬送式オートハンドラ
US9101077B2 (en) Electronic component package with a heat conductor
JP5677104B2 (ja) 電気部品用ソケット
TW201248772A (en) Jig for transporting semiconductor
KR20000003008U (ko) 집적회로 칩용 볼 그리드 어레이 소켓 및 콘택트

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees