CN105576016A - 栅极结构、其制作方法及闪存器件 - Google Patents
栅极结构、其制作方法及闪存器件 Download PDFInfo
- Publication number
- CN105576016A CN105576016A CN201410528425.XA CN201410528425A CN105576016A CN 105576016 A CN105576016 A CN 105576016A CN 201410528425 A CN201410528425 A CN 201410528425A CN 105576016 A CN105576016 A CN 105576016A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- mask layer
- gate portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本申请公开了一种栅极结构、其制作方法及闪存器件。其中,该栅极结构包括:第一栅极,包括中间栅极部和外侧栅极部,中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,且外侧栅极部靠近中间栅极部的侧面呈台阶状;介电材料层,设置于第一栅极的上表面上,介电材料层的上表面与第一栅极的上表面相对应;第二栅极,设置于介电材料层的上表面上,第二栅极具有齐平的上表面。由于该栅极结构中,第一栅极中的外侧栅极部靠近中间栅极部的侧面呈台阶状,使得第一栅极的外表面面积得以增大,从而提高了第一栅极和第二栅极之间的耦合比例,进而提高了器件的性能。
Description
技术领域
本申请涉及半导体集成电路的技术领域,具体而言,涉及一种栅极结构、其制作方法及闪存器件。
背景技术
目前,通常需要在半导体器件中设置具有层叠结构的栅极结构(由依次设置于衬底上的第一栅极、介电材料层和第二栅极构成),以提高半导体器件的性能。然而,随着半导体器件的集成度越来越高,半导体器件中的栅极结构越来越小,导致栅极结构中第一栅极和第二栅极的耦合比例下降,进而导致半导体器件的性能下降。比如,在闪存器件(flashmemorydevice)中,栅极结构(包括浮栅、介质材料和控制栅)的尺寸越小,浮栅和控制栅之间的耦合比例越小,使得闪存器件具有更高的工作电压和能耗。
图1示出了现有栅极结构的剖面结构示意图。如图1所示,现有栅极结构包括依次设置于衬底10′上的第一栅极30′、介电材料层50′和第二栅极60′,且第一栅极30′和第二栅极60′具有齐平的上表面。其中,第一栅极30′和衬底10′之间设置有隧穿氧化物层20′,例如SiO2层。同时,衬底10′中设置有隔离结构40′,隔离结构40′靠近第一栅极30′的侧面与第一栅极30′的侧面相连,且第二栅极60′覆盖于隔离结构40′和介电材料层50′的上表面上。
上述栅极结构中,第一栅极30′和第二栅极60′具有齐平的上表面,使得第一栅极30′和第二栅极60′之间的耦合比例较小,进而降低了器件的性能。目前,技术人员尝试通过增大栅极结构的尺寸以增大其耦合比例。然而,栅极结构的尺寸的增大会降低半导体器件的集成度,进而限制半导体器件的进一步发展。针对上述问题,目前还没有有效的解决方法。
发明内容
本申请旨在提供一种栅极结构、其制作方法及闪存器件,以提高栅极结构中第一栅极和第二栅极之间的耦合比例。
为了实现上述目的,本申请提供了一种栅极结构,该栅极结构包括:第一栅极,包括中间栅极部和外侧栅极部,中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,且外侧栅极部靠近中间栅极部的侧面呈台阶状;介电材料层,设置于第一栅极的上表面上,介电材料层的上表面与第一栅极的上表面相对应;第二栅极,设置于介电材料层的上表面上,第二栅极具有齐平的上表面。
进一步地,第一栅极设置于衬底上,且第一栅极和衬底之间设置有隧穿氧化物层。
进一步地,衬底中设置有隔离结构,隔离结构靠近外侧栅极部的侧面与外侧栅极部的侧面相连,且第二栅极设置于隔离结构和介电材料层的上表面上。
进一步地,第一栅极和第二栅极的材料为多晶硅,介电材料层为ONO层。
本申请还提供了一种上述栅极结构的制作方法,该制作方法包括:形成包括中间栅极部和外侧栅极部的第一栅极,且中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,外侧栅极部靠近中间栅极部的侧面呈台阶状;在第一栅极的上表面上形成上表面与第一栅极的上表面相对应的介电材料层;在介电材料层的上表面上形成具有齐平的上表面的第二栅极。
进一步地,在形成第一栅极的步骤中,第一栅极形成于衬底上,且第一栅极和衬底之间形成有隧穿氧化物层。
进一步地,形成第一栅极和隧穿氧化物层的步骤包括:在衬底上依次形成氧化物层和第一栅极材料层,以及在第一栅极材料层的部分表面上依次形成第一掩膜层和宽度大于第一掩膜层的宽度的第二掩膜层;形成覆盖第一栅极材料层、第一掩膜层和第二掩膜层的第二栅极材料层;刻蚀第二栅极材料层和第一栅极材料层以形成第一栅极,并刻蚀氧化物层以形成隧穿氧化物层;刻蚀去除第一掩膜层和第二掩膜层。
进一步地,形成第一栅极和隧穿氧化物层的步骤包括:在衬底上依次形成氧化物层和第一栅极材料层,以及在第一栅极材料层的部分表面上依次形成第一掩膜层和宽度大于第一掩膜层的宽度的第二掩膜层;刻蚀第一栅极材料层,以使第一栅极材料层的宽度等于第二掩膜层的宽度;形成覆盖氧化物层、第一栅极材料层、第一掩膜层和第二掩膜层的第二栅极材料层;刻蚀第二栅极材料层以形成第一栅极,并刻蚀氧化物层以形成隧穿氧化物层;刻蚀去除第一掩膜层和第二掩膜层。
进一步地,形成氧化物层、第一栅极材料层、第一掩膜层和第二掩膜层的步骤包括:在衬底上依次沉积氧化物层、第一栅极材料层、第一掩膜材料层和第二掩膜材料层;顺序刻蚀第二掩膜材料层和第一掩膜材料层,以形成第二掩膜层;刻蚀剩余的第一掩膜材料层的两侧侧面,以形成第一掩膜层。
进一步地,刻蚀氧化物层以形成隧穿氧化物层的步骤之后,沿隧穿氧化物的侧面刻蚀衬底以在衬底中形成浅沟槽,并在浅沟槽中形成上表面与第二栅极材料层的上表面齐平的隔离物质层,浅沟槽和隔离物质层构成隔离结构。
进一步地,在刻蚀去除第一掩膜层和第二掩膜层的步骤中,同时刻蚀去除部分隔离物质层。
进一步地,第一掩膜层为SiO2层,第二掩膜层为SiN层,隔离物质层为SiO2层。
本申请还提供了一种闪存器件,包括衬底,设置于衬底的表面上的隧穿氧化物层,以及设置于隧穿氧化物层的表面上的栅极结构,其中,栅极结构为本申请提供的上述栅极结构。
进一步地,栅极结构中的第一栅极为浮栅,栅极结构中的第二栅极为控制栅。
应用本申请的技术方案,本申请提供了一种包括依次设置的第一栅极、介电材料层和第二栅极的栅极结构,且第一栅极包括中间栅极部和外侧栅极部,中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,外侧栅极部靠近中间栅极部的侧面呈台阶状。由于第一栅极中的外侧栅极部靠近中间栅极部的侧面呈台阶状,使得第一栅极的外表面面积得以增大,从而提高了第一栅极和第二栅极之间的耦合比例,进而提高了器件的性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有栅极结构的剖面结构示意图;
图2示出了本申请实施方式所提供的栅极结构的剖面结构示意图;
图3示出了本申请实施方式所提供的栅极结构的制作方法的流程示意图;
图4示出了在本申请实施方式所提供的栅极结构的制作方法中,在衬底上依次沉积氧化物层、第一栅极材料层、第一掩膜材料层和第二掩膜材料层后的基体的剖面结构示意图;
图5示出了顺序刻蚀图4所示的第二掩膜材料层和第一掩膜材料层,以形成第二掩膜层后的基体的剖面结构示意图;
图6示出了刻蚀图5所示的第一掩膜材料层的两侧侧面,以形成宽度小于所述第二掩膜层的宽度的第一掩膜层后的基体的剖面结构示意图;
图7示出了形成覆盖图6所示的第一栅极材料层、第一掩膜层和第二掩膜层的第二栅极材料层,并刻蚀第二栅极材料层和第一栅极材料层以形成第一栅极后的基体的剖面结构示意图;
图8示出了沿图7所示的第一栅极的侧面刻蚀氧化物层和衬底以在衬底中形成浅沟槽,并将剩余氧化物层作为隧穿氧化物层,以及在浅沟槽中形成上表面与第二栅极材料层的上表面齐平的隔离物质层后的基体的剖面结构示意图;
图9示出了刻蚀去除图8所示的第一掩膜层和第二掩膜层,同时刻蚀去除部分隔离物质层后的基体的剖面结构示意图;以及
图10示出了在图9所示的第一栅极的上表面上形成上表面与第一栅极的上表面相对应的介电材料层,并在介电材料层的上表面上形成具有齐平的上表面的第二栅极后的基体的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要注意的是,这里所使用的术语仅是为了描述具体实施方式,而非意图限制根据本申请的示例性实施方式。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式,此外,还应当理解的是,当在本说明书中使用属于“包含”和/或“包括”时,其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“在……上表面”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
正如背景技术中所介绍的,现有栅极结构中第一栅极和第二栅极具有齐平的上表面,使得第一栅极和第二栅极之间的耦合比例较小,进而降低了器件的性能。本申请的发明人针对上述问题进行研究,提出了一种栅极结构。如图2所示,该栅极结构包括:第一栅极30,包括中间栅极部和外侧栅极部,中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,且外侧栅极部靠近中间栅极部的侧面呈台阶状;介电材料层70,设置于第一栅极30的上表面上,介电材料层70的上表面与第一栅极30的上表面相对应;第二栅极80,设置于介电材料层70的上表面上,第二栅极80具有齐平的上表面。
上述栅极结构中,由于第一栅极30中的外侧栅极部靠近中间栅极部的侧面呈台阶状,使得第一栅极30的外表面面积得以增大,从而提高了第一栅极30和第二栅极80之间的耦合比例,进而提高了器件的性能。
下面将更详细地描述根据本申请的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员。
在上述栅极结构中,栅极结构只是半导体器件中的一部分,因此栅极结构会与周围器件连接设置。具体地,栅极结构中的第一栅极30设置于衬底10上,且第一栅极30和衬底10之间设置有隧穿氧化物层23。该隧穿氧化物用于将第一栅极30和衬底10隔离开来,其可以为本领域中常见的介质氧化物,例如SiO2等。
同时,上述栅极结构可以通过设置于衬底10中的隔离结构60与周围器件隔离开。具体地,隔离结构60靠近外侧栅极部的侧面与外侧栅极部的侧面相连,且第二栅极80设置于隔离结构60和介电材料层70的上表面上。其中,隔离结构60由设置于衬底10中的浅沟槽和设置于浅沟槽中的隔离介质层构成。需要注意的是,隔离结构60的上表面可以等于或低于第一栅极30的顶层表面。
另外,上述栅极结构中第一栅极30、第二栅极80和介电材料层70的材料可以根据现有技术进行设定。优选地,第一栅极30和第二栅极80的材料为多晶硅,介电材料层70为ONO层。本领域的技术人员应当知晓ONO层的具体组成,优选地,ONO层为SiO2/SiN/SiO2层。
同时,本申请还提供了一种上述栅极结构的制作方法。如图3所示,该制作方法包括:形成包括中间栅极部和外侧栅极部的第一栅极30,且中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,外侧栅极部靠近中间栅极部的侧面呈台阶状;在第一栅极30的上表面上形成上表面与第一栅极30的上表面相对应的介电材料层70;在介电材料层70的上表面上形成具有齐平的上表面的第二栅极80。
上述制作方法中,由于所形成第一栅极30中的外侧栅极部靠近中间栅极部的侧面呈台阶状,使得第一栅极30的外表面面积得以增大,从而提高了第一栅极30和第二栅极80之间的耦合比例,进而提高了器件的性能。
下面将更详细地描述根据本申请提供的上述制作方法的示例性实施方式。然而,这些示例性实施方式可以由多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施方式。应当理解的是,提供这些实施方式是为了使得本申请的公开彻底且完整,并且将这些示例性实施方式的构思充分传达给本领域普通技术人员,在附图中,为了清楚起见,扩大了层和区域的厚度,并且使用相同的附图标记表示相同的器件,因而将省略对它们的描述。
图4至图10示出了本申请提供的栅极结构的制作方法中,经过各个步骤后得到的基体的剖面结构示意图。下面将结合图4至图10,进一步说明本申请所提供的栅极结构的制作方法。
首先,形成包括中间栅极部和外侧栅极部的第一栅极30,且中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,外侧栅极部靠近中间栅极部的侧面呈台阶状。在该步骤中,栅极结构设置在衬底10上。具体地,栅极结构中的第一栅极30设置于衬底10上,且第一栅极30和衬底10之间设置有隧穿氧化物层23。该隧穿氧化物用于将第一栅极30和衬底10隔离开来,其可以为本领域中常见的介质氧化物,例如SiO2等。
形成上述第一栅极30的方法有很多种。在一种优选地实施方式中,形成第一栅极30和隧穿氧化物层23的步骤包括:在衬底10上依次沉积氧化物层21、第一栅极材料层31、第一掩膜材料层41和第二掩膜材料层51,进而形成如图4所示的基体结构;顺序刻蚀第二掩膜材料层51和第一掩膜材料层41,以形成第二掩膜层53,进而形成如图5所示的基体结构;刻蚀剩余的第一掩膜材料层41的两侧侧面,以形成第一掩膜层43,进而形成如图6所示的基体结构;形成覆盖第一栅极材料层31、第一掩膜层43和第二掩膜层53的第二栅极材料层33,并刻蚀第二栅极材料层33和第一栅极材料层31以形成第一栅极30,进而形成如图7所示的基体结构。
同时,上述优选实施方式中,栅极结构还可以通过形成于衬底10中的隔离结构60与周围器件隔离开。优选地,形成隔离结构60的步骤包括:沿第一栅极30的侧面刻蚀氧化物层21和衬底10以在衬底10中形成浅沟槽,并将剩余氧化物层21作为隧穿氧化物层23,然后在浅沟槽中形成上表面与第二栅极材料层33的上表面齐平的隔离物质层,且该浅沟槽和隔离物质层构成隔离结构60,其结构如图8所示。
形成上述第一栅极30、隧穿氧化物层23和隔离结构60之后,需要进一步刻蚀去除图8所示的第一掩膜层43和第二掩膜层53。需要注意的是,刻蚀去除图8所示的第一掩膜层43和第二掩膜层53时,可以同时刻蚀去除部分隔离物质层,进而形成如图9所示的基体结构。
当然,形成上述第一栅极30、隧穿氧化物层23和隔离结构60的方法不仅限于上述优选实施方式。在另一种优选地实施方式中,形成第一栅极30和隧穿氧化物层23的步骤包括:在衬底10上依次形成氧化物层21和第一栅极材料层31,以及在第一栅极材料层31的部分表面上依次形成第一掩膜层43和宽度大于第一掩膜层43的宽度的第二掩膜层53;刻蚀第一栅极材料层31以使第一栅极材料层31的宽度等于第二掩膜层53的宽度,然后形成覆盖氧化物层21、第一栅极材料层31、第一掩膜层43和第二掩膜层53的第二栅极材料层33,以及刻蚀第二栅极材料层33以形成第一栅极30;沿第一栅极30的侧面刻蚀氧化物层21和衬底10以在衬底10中形成浅沟槽,并将剩余氧化物层21作为隧穿氧化物层23,然后在浅沟槽中形成上表面与第二栅极材料层33的上表面齐平的隔离物质层,且该浅沟槽和隔离物质层构成隔离结构60;刻蚀去除第一掩膜层43和第二掩膜层53。
该优选实施方式中,优选地,形成氧化物层21、第一栅极材料层31、第一掩膜层43和第二掩膜层53的步骤包括:在衬底10上依次沉积氧化物层21、第一栅极材料层31、第一掩膜材料层41和第二掩膜材料层51,进而形成如图4所示的基体结构;顺序刻蚀第二掩膜材料层51和第一掩膜材料层41,以形成第二掩膜层53;刻蚀剩余的第一掩膜材料层41的两侧侧面,以形成第一掩膜层43。
在上述两种优选实施方式中,第一掩膜层43可以为SiO2层,第二掩膜层53可以为SiN层,隔离物质层可以为SiO2层。另外,本领域的技术人员有能力根据本申请的教导设定各步骤中的具体工艺参数,例如沉积工艺或刻蚀工艺的工艺参数。而且,上述工艺为本领域现有技术,本领域技术人员可以参照现有技术设定各步骤中的具体工艺参数。因此,为了节省篇幅,在此不再赘述。
完成形成包括中间栅极部和外侧栅极部的第一栅极30,且中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,外侧栅极部靠近中间栅极部的侧面呈台阶状的步骤之后,在第一栅极30的上表面上形成上表面与第一栅极30的上表面相对应的介电材料层70,并在介电材料层70的上表面上形成具有齐平的上表面的第二栅极80,进而形成如图10所示的基体结构。
上述介电材料层70的材料可以根据现有技术进行设定。优选地,第一栅极30和第二栅极80的材料为多晶硅,介电材料层70为ONO层。本领域的技术人员应当知晓ONO层的具体组成,优选地,ONO层为SiO2/SiN/SiO2层。上述第二栅极80的材料可以根据现有技术进行设定。优选地,第二栅极80的材料为多晶硅。形成上述介电材料层70和第二栅极80的工艺为化学气相沉积等,其具体工艺参数可以参照现有技术进行设定,在此不再赘述。
本申请还提供了一种闪存器件。如图10所示,该闪存器件包括衬底10,设置于衬底10的表面上的隧穿氧化物层23,以及设置于隧穿氧化物层23的表面上的栅极结构,其中,栅极结构为本申请提供的上述栅极结构。同时,该栅极结构中的第一栅极30为浮栅,栅极结构中的第二栅极80为控制栅。该闪存器件中第一栅极30的外表面面积得以增大,从而提高了第一栅极30和第二栅极80之间的耦合比例,进而降低了闪存器件的工作电压和能耗。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:本申请提供了一种包括依次设置的第一栅极、介电材料层和第二栅极的栅极结构,且第一栅极包括中间栅极部和外侧栅极部,中间栅极部的两侧侧面与外侧栅极部的部分侧面相连,外侧栅极部靠近中间栅极部的侧面呈台阶状。由于第一栅极中的外侧栅极部靠近中间栅极部的侧面呈台阶状,使得第一栅极的外表面面积得以增大,从而提高了第一栅极和第二栅极之间的耦合比例,进而提高了器件的性能。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (14)
1.一种栅极结构,其特征在于,所述栅极结构包括:
第一栅极,包括中间栅极部和外侧栅极部,所述中间栅极部的两侧侧面与所述外侧栅极部的部分侧面相连,且所述外侧栅极部靠近所述中间栅极部的侧面呈台阶状;
介电材料层,设置于所述第一栅极的上表面上,所述介电材料层的上表面与所述第一栅极的上表面相对应;
第二栅极,设置于所述介电材料层的上表面上,所述第二栅极具有齐平的上表面。
2.根据权利要求1所述的栅极结构,其特征在于,所述第一栅极设置于衬底上,且所述第一栅极和所述衬底之间设置有隧穿氧化物层。
3.根据权利要求2所述的栅极结构,其特征在于,所述衬底中设置有隔离结构,所述隔离结构靠近所述外侧栅极部的侧面与所述外侧栅极部的侧面相连,且所述第二栅极设置于所述隔离结构和所述介电材料层的上表面上。
4.根据权利要求1至3中任一项所述的栅极结构,其特征在于,所述第一栅极和所述第二栅极的材料为多晶硅,所述介电材料层为ONO层。
5.一种权利要求1至4中任一项所述栅极结构的制作方法,其特征在于,所述制作方法包括:
形成包括中间栅极部和外侧栅极部的第一栅极,且所述中间栅极部的两侧侧面与所述外侧栅极部的部分侧面相连,所述外侧栅极部靠近所述中间栅极部的侧面呈台阶状;
在所述第一栅极的上表面上形成上表面与所述第一栅极的上表面相对应的介电材料层;
在所述介电材料层的上表面上形成具有齐平的上表面的第二栅极。
6.根据权利要求5所述的制作方法,其特征在于,在形成所述第一栅极的步骤中,所述第一栅极形成于衬底上,且所述第一栅极和所述衬底之间形成有隧穿氧化物层。
7.根据权利要求6所述的制作方法,其特征在于,形成所述第一栅极和所述隧穿氧化物层的步骤包括:
在所述衬底上依次形成氧化物层和第一栅极材料层,以及在所述第一栅极材料层的部分表面上依次形成第一掩膜层和宽度大于所述第一掩膜层的宽度的第二掩膜层;
形成覆盖所述第一栅极材料层、所述第一掩膜层和所述第二掩膜层的第二栅极材料层;
刻蚀所述第二栅极材料层和所述第一栅极材料层以形成所述第一栅极,并刻蚀所述氧化物层以形成所述隧穿氧化物层;
刻蚀去除所述第一掩膜层和第二掩膜层。
8.根据权利要求6所述的制作方法,其特征在于,形成所述第一栅极和所述隧穿氧化物层的步骤包括:
在所述衬底上依次形成氧化物层和第一栅极材料层,以及在所述第一栅极材料层的部分表面上依次形成第一掩膜层和宽度大于所述第一掩膜层的宽度的第二掩膜层;
刻蚀所述第一栅极材料层,以使所述第一栅极材料层的宽度等于所述第二掩膜层的宽度;
形成覆盖所述氧化物层、所述第一栅极材料层、所述第一掩膜层和所述第二掩膜层的第二栅极材料层;
刻蚀所述第二栅极材料层以形成所述第一栅极,并刻蚀所述氧化物层以形成所述隧穿氧化物层;
刻蚀去除所述第一掩膜层和第二掩膜层。
9.根据权利要求7或8所述的制作方法,其特征在于,形成所述氧化物层、所述第一栅极材料层、所述第一掩膜层和所述第二掩膜层的步骤包括:
在所述衬底上依次沉积氧化物层、第一栅极材料层、第一掩膜材料层和第二掩膜材料层;
顺序刻蚀所述第二掩膜材料层和所述第一掩膜材料层,以形成所述第二掩膜层;
刻蚀剩余的所述第一掩膜材料层的两侧侧面,以形成所述第一掩膜层。
10.根据权利要求7或8所述的制作方法,其特征在于,刻蚀所述氧化物层以形成所述隧穿氧化物层的步骤之后,沿所述隧穿氧化物的侧面刻蚀所述衬底以在所述衬底中形成浅沟槽,并在所述浅沟槽中形成上表面与所述第二栅极材料层的上表面齐平的隔离物质层,所述浅沟槽和所述隔离物质层构成所述隔离结构。
11.根据权利要求10所述的制作方法,在刻蚀去除所述第一掩膜层和第二掩膜层的步骤中,同时刻蚀去除部分所述隔离物质层。
12.根据权利要求10所述的制作方法,其特征在于,所述第一掩膜层为SiO2层,所述第二掩膜层为SiN层,所述隔离物质层为SiO2层。
13.一种闪存器件,包括衬底,设置于所述衬底的表面上的隧穿氧化物层,以及设置于所述隧穿氧化物层的表面上的栅极结构,其特征在于,所述栅极结构为权利要求1至4中任一项所述的栅极结构。
14.根据权利要求13所述的闪存器件,其特征在于,所述栅极结构中的第一栅极为浮栅,所述栅极结构中的第二栅极为控制栅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410528425.XA CN105576016B (zh) | 2014-10-09 | 2014-10-09 | 栅极结构、其制作方法及闪存器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410528425.XA CN105576016B (zh) | 2014-10-09 | 2014-10-09 | 栅极结构、其制作方法及闪存器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105576016A true CN105576016A (zh) | 2016-05-11 |
CN105576016B CN105576016B (zh) | 2019-02-12 |
Family
ID=55885950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410528425.XA Active CN105576016B (zh) | 2014-10-09 | 2014-10-09 | 栅极结构、其制作方法及闪存器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105576016B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783865A (zh) * | 2016-11-28 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种存储单元的制作方法 |
CN110870069A (zh) * | 2019-09-29 | 2020-03-06 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
US11127755B2 (en) | 2019-09-29 | 2021-09-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
US11127758B2 (en) | 2019-09-29 | 2021-09-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1610100A (zh) * | 2003-10-22 | 2005-04-27 | 海力士半导体有限公司 | 非易失性存储装置的制造方法 |
KR20050069091A (ko) * | 2003-12-30 | 2005-07-05 | 동부아남반도체 주식회사 | 플래쉬 소자 제조방법 |
US20060205136A1 (en) * | 2004-12-22 | 2006-09-14 | Stmicroelectronics S.R.L. | Method of making a floating gate non-volatile MOS semiconductor memory device with improved capacitive coupling |
CN101783349A (zh) * | 2009-01-15 | 2010-07-21 | 旺宏电子股份有限公司 | 资料储存结构、记忆装置以及该记忆装置的制造工艺 |
CN102881693A (zh) * | 2012-10-25 | 2013-01-16 | 上海宏力半导体制造有限公司 | 存储器件及其制作方法 |
-
2014
- 2014-10-09 CN CN201410528425.XA patent/CN105576016B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1610100A (zh) * | 2003-10-22 | 2005-04-27 | 海力士半导体有限公司 | 非易失性存储装置的制造方法 |
KR20050069091A (ko) * | 2003-12-30 | 2005-07-05 | 동부아남반도체 주식회사 | 플래쉬 소자 제조방법 |
US20060205136A1 (en) * | 2004-12-22 | 2006-09-14 | Stmicroelectronics S.R.L. | Method of making a floating gate non-volatile MOS semiconductor memory device with improved capacitive coupling |
CN101783349A (zh) * | 2009-01-15 | 2010-07-21 | 旺宏电子股份有限公司 | 资料储存结构、记忆装置以及该记忆装置的制造工艺 |
CN102881693A (zh) * | 2012-10-25 | 2013-01-16 | 上海宏力半导体制造有限公司 | 存储器件及其制作方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106783865A (zh) * | 2016-11-28 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种存储单元的制作方法 |
CN106783865B (zh) * | 2016-11-28 | 2019-02-15 | 武汉新芯集成电路制造有限公司 | 一种存储单元的制作方法 |
CN110870069A (zh) * | 2019-09-29 | 2020-03-06 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
US11004948B2 (en) | 2019-09-29 | 2021-05-11 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
US11127755B2 (en) | 2019-09-29 | 2021-09-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
US11127758B2 (en) | 2019-09-29 | 2021-09-21 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
US11647629B2 (en) | 2019-09-29 | 2023-05-09 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and methods for forming the same |
Also Published As
Publication number | Publication date |
---|---|
CN105576016B (zh) | 2019-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105576016A (zh) | 栅极结构、其制作方法及闪存器件 | |
US9269717B2 (en) | EEPROM device and forming method and erasing method thereof | |
KR20070002312A (ko) | 플래쉬 메모리 소자 및 그의 제조방법 | |
CN104091803A (zh) | 分离栅极式存储器、半导体器件及其制作方法 | |
CN101026123A (zh) | 形成半导体装置的隔离结构的方法 | |
CN104934361A (zh) | 浅沟槽的制作方法及存储器件的制作方法 | |
CN107946370A (zh) | 一种具有高耦合率的闪存单元结构及制备方法 | |
CN104851886A (zh) | 分栅式存储器件及其制造方法 | |
CN104716098A (zh) | 闪存的制作方法 | |
CN108010880A (zh) | 半导体装置及其制造方法 | |
US8877585B1 (en) | Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration | |
KR102014437B1 (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
CN105575784A (zh) | 分离栅极式闪存的制作方法及分离栅极式闪存 | |
CN102983097B (zh) | 制作金属栅极的金属塞方法 | |
CN102468121A (zh) | 一种鳍片的制备方法 | |
CN103903969A (zh) | 浮栅的制备方法 | |
CN105374822A (zh) | Otp存储单元、otp存储单元的制作方法及芯片 | |
CN105261594A (zh) | 自对准分离栅闪存的形成方法 | |
CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
CN105097919A (zh) | 半浮栅晶体管结构及其制作方法 | |
CN105097475A (zh) | 栅极结构及其形成方法 | |
US7183161B2 (en) | Programming and erasing structure for a floating gate memory cell and method of making | |
CN105161492A (zh) | 一种浮栅闪存结构及其制备方法 | |
US8536639B2 (en) | I-shape floating gate for flash memory device and fabricating the same | |
CN105575904A (zh) | 一种半导体器件的制造方法和电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |