CN105470289B - 半导体器件的制造方法及半导体器件 - Google Patents
半导体器件的制造方法及半导体器件 Download PDFInfo
- Publication number
- CN105470289B CN105470289B CN201410458379.0A CN201410458379A CN105470289B CN 105470289 B CN105470289 B CN 105470289B CN 201410458379 A CN201410458379 A CN 201410458379A CN 105470289 B CN105470289 B CN 105470289B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- oxide
- slot
- semiconductor devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体器件的制造方法及半导体器件,其中,方法包括:依次在形成有体区和漂移区的硅片表面形成镂空的阻挡层;在所述阻挡层下方形成硅槽,以使阻挡层中靠近镂空区域的一端悬空在硅槽上方;在第一氮化硅层和硅槽的表面形成第二氧化层,且在阻挡层悬空端下方形成氮化硅区;在该氮化硅区周围的第二氧化层表面进行氧化,以在硅槽中形成侧壁为斜面的场氧化层;在硅片的表面形成与场氧化层齐平的栅氧化层。本发明提供的半导体器件的制造方法及半导体器件能够提高半导体器件的击穿电压。
Description
技术领域
本发明涉及半导体器件制造技术,尤其涉及一种半导体器件的制造方法及半导体器件。
背景技术
横向高压半导体器件通常包括横向双扩散金属氧化物半导体场效应晶体管和横向绝缘栅双极型晶体管,其中,横向双扩散金属氧化物半导体场效应晶体管的应用最为广泛,是功率集成电路中常用的器件。功率集成电路的稳定性与横向双扩散金属氧化物半导体场效应晶体管的各项电性参数的关系非常密切,若晶体管的某种电性参数达不到要求则直接影响了功率集成电路的运行。
击穿电压是横向双扩散金属氧化物半导体场效应晶体管最重要的电性参数之一,在不影响其它电性参数的前提下,击穿电压越大越好。目前,本领域通常采用硅局部氧化工艺来制造横向双扩散金属氧化物半导体场效应晶体管,其制造方法包括如下几个步骤:首先,在硅衬底的表面制作体区和漂移区,在漂移区的表面制作场氧化层,将场氧化层覆盖的区域称为场区,未覆盖的区域称为有源区。然后在有源区表面制作栅氧化层,栅氧化层的高度低于场氧化层,且在场氧化层的两端形成过渡斜面。在栅氧化层、部分场氧化层以及过渡斜面上形成场板。
在经过上述方法形成的晶体管中,过渡斜面称为“鸟嘴”,多个方向的电场线集中到鸟嘴区域,使得该区域的电场强度较强,最容易发生击穿,因此,由于鸟嘴的存在,使得晶体管整体的击穿电压较低。
发明内容
本发明提供一种半导体器件的制造方法及半导体器件,用于提高半导体器件的击穿电压。
本发明实施例提供一种半导体器件的制造方法,包括:
在形成有体区和漂移区的硅片表面形成镂空的阻挡层,镂空区域与所述漂移区中待形成第一硅槽区域对应;所述阻挡层包括第一氧化层和第一氮化硅层,所述第一氧化层设置在所述第一氮化硅层与硅片之间;
在所述待形成第一硅槽区域形成第一硅槽,并在所述第一硅槽的侧壁形成第二硅槽,所述阻挡层中靠近所述镂空区域的部分悬空在所述第二硅槽上方;所述第一硅槽和第二硅槽连通,构成硅槽;
在所述第一氮化硅层和硅槽的表面形成第二氧化层;
在所述阻挡层悬空端与所述悬空端下方的第二氧化层之间形成氮化硅区;
采用炉管工艺在所述氮化硅区外围的第一氧化层和第二氧化层进行氧化,以在所述硅槽中形成侧壁为斜面的场氧化层;
去除所述阻挡层和所述氮化硅区;
在所述硅片的表面中除场氧化层表面之外的其余部分形成栅氧化层,所述栅氧化层的表面与所述场氧化层的表面齐平;
在所述栅氧化层和场氧化层的表面形成场板;
分别在所述体区中形成源区,在所述漂移区中形成漏区,以形成所述半导体器件。
如上所述的半导体器件的制造方法,在形成有体区和漂移区的硅片表面形成镂空的阻挡层,镂空区域与所述漂移区中待形成第一硅槽区域对应;所述阻挡层包括第一氧化层和第一氮化硅层,所述第一氧化层设置在所述第一氮化硅层与硅片之间,包括:
依次在形成有体区和漂移区的硅片表面形成第一氧化层和第一氮化硅层;
将所述漂移区中待形成第一硅槽区域表面的第一氧化层和第一氮化硅层去除,剩余的第一氧化层和第一氮化硅层构成镂空的阻挡层。
如上所述的半导体器件的制造方法,在所述阻挡层悬空端与所述悬空端下方的第二氧化层之间形成氮化硅区,包括:
在所述第二氧化层的表面形成第二氮化硅层;
对所述第二氮化硅层进行刻蚀,仅保留所述阻挡层悬空端与所述悬空端下方的第二氧化层之间的第二氮化硅层,形成氮化硅区。
如上所述的半导体器件的制造方法,所述硅槽侧壁和底面围成的截面为梯形,所述硅槽底面的尺寸小于硅槽开口的尺寸。
如上所述的半导体器件的制造方法,在将所述漂移区中待形成第一硅槽区域表面的第一氧化层和第一氮化硅层去除之前,还包括:
在所述第一氮化硅层的表面涂覆光刻胶,形成胶层;
对所述胶层进行曝光显影处理,以去除所述漂移区中待形成第一硅槽区域对应位置处的光刻胶;
在将所述漂移区中待形成第一硅槽区域表面的第一氧化层和第一氮化硅层去除之后,还包括:
将所述第一氮化硅层表面的胶层去除。
如上所述的半导体器件的制造方法,所述硅槽侧壁与所述第一氧化层的接触点与所述第一氧化层悬空端面的距离为0.1微米至0.5微米。
如上所述的半导体器件的制造方法,所述硅槽的深度为2000埃至4000埃。
如上所述的半导体器件的制造方法,所述硅槽侧壁与所述第一氧化层之间的夹角为30°至60°。
本发明另一实施例提供一种半导体器件,包括:设置有体区和漂移区的硅片,所述体区中设置有源区,所述漂移区设置有场氧化层和漏区,所述场氧化层的侧壁为斜面;
所述硅片的表面中除场氧化层表面之外的其余部分设置有栅氧化层,所述栅氧化层的表面与所述场氧化层的表面齐平;
所述栅氧化层和场氧化层的表面设置有场板。
如上所述的半导体器件,所述场氧化层的侧壁与所述栅氧化层表面之间的夹角为30°至60°。
本发明实施例提供的技术方案通过在衬底表面形成镂空的阻挡层,其中,镂空区域与漂移区中待形成第一硅槽区域对应,然后在漂移区中刻蚀形成第一硅槽和第二硅槽合称硅槽,并且硅槽的侧壁位于阻挡层的下方,以使阻挡层靠近硅槽的一端悬空在硅槽的上方,之后,在阻挡层和硅槽的表面形成第二氧化层,且在阻挡层悬空端的下方形成氮化硅区,再通过炉管工艺使得氧气在氮化硅区外围的第二氧化层中进行扩散,并与衬底发生反应生成侧壁为斜面的场氧化层。与现有技术相比,本实施例在形成硅槽的基础上所形成的场氧化层的高度仅仅是略高于漂移区表面,且在形成栅氧化层之后能够与栅氧化层的表面齐平,则在栅氧化层和场氧化层之间不会产生台阶,当然也不需要如现有技术所必需的过渡段,也就不存在“鸟嘴”,因此,解决了现有技术中由于“鸟嘴”的存在而导致半导体器件击穿电压较低的问题。本实施例提供的技术方案能够提高半导体器件的击穿电压,进而提高半导体器件的电性参数。
附图说明
图1为本发明实施例一提供的半导体器件的制造方法的流程图;
图2为本发明实施例二提供的半导体器件的制造方法中形成第一氧化层和第一氮化硅层的结构示意图;
图3为本发明实施例二提供的半导体器件的制造方法中形成胶层的结构示意图;
图4为本发明实施例二提供的半导体器件的制造方法中经过曝光显影处理后的结构示意图;
图5为本发明实施例二提供的半导体器件的制造方法中去除待形成硅槽区域上方的第一氧化层和第一氮化硅层后的结构示意图;
图6为本发明实施例二提供的半导体器件的制造方法中去除胶层后的结构示意图;
图7为本发明实施例二提供的半导体器件的制造方法中形成硅槽的结构示意图;
图8为本发明实施例二提供的半导体器件的制造方法中形成第二氧化层和第二氮化硅层的结构示意图;
图9为本发明实施例二提供的半导体器件的制造方法中对第二氮化硅层进行刻蚀后的结构示意图;
图10为本发明实施例二提供的半导体器件的制造方法中形成场氧化层的结构示意图;
图11为本发明实施例二提供的半导体器件的制造方法中形成栅氧化层的结构示意图;
图12为本发明实施例二提供的半导体器件的制造方法中形成场板的结构示意图;
图13为本发明实施例二提供的半导体器件的制造方法中形成源区和漏区的结构示意图。
附图标记:
1-体区; 2-漂移区; 3-第一氧化层;
4-第一氮化硅层; 5-胶层; 6-硅槽;
7-第二氧化层; 8-第二氮化硅层; 9-场氧化层;
10-栅氧化层; 11-场板; 12-源区;
13-漏区; 81-氮化硅区。
具体实施方式
实施例一
图1为本发明实施例一提供的半导体器件的制造方法的流程图。本实施例提供的技术方案能够制造横向双扩散金属氧化物半导体场效应晶体管,本领域技术人员也可以将该方案直接应用于制造其他类型的半导体器件,或进行简单修改后应用于制造其他类型的半导体器件。
如图1所示,本实施例提供的半导体器件的制造方法,包括如下几个步骤:
步骤101、在形成有体区和漂移区的硅片表面形成镂空的阻挡层,镂空区域与漂移区中待形成第一硅槽区域对应;阻挡层包括第一氧化层和第一氮化硅层,第一氧化层设置在第一氮化硅层与硅片之间。
具体的,该步骤可以采用已经在衬底上制作好体区和漂移区的硅片;也可以采用未制作体区和漂移区的硅片,技术人员可以在硅片的衬底上制作体区和漂移区。然后在硅片的表面形成镂空的阻挡层,镂空区域与待形成第一硅槽区域对应,也即镂空区域位于漂移区中待形成第一硅槽区域的上方。
阻挡层包括第一氧化层和第一氮化硅层,其中,第一氧化层设置与第一氮化硅层与硅片之间,具体可采用化学气相淀积工艺先在体区和漂移区的表面生长第一氧化层,然后在第一氧化层的表面生长第一氮化硅层,之后,对第一氧化层和第二氧化层进行刻蚀以形成镂空区域。
将第一氧化层和第一氮化硅层中的部分去除而形成镂空区域,露出漂移区表面,以确定待形成第一硅槽区域的位置。本领域技术人员可以采用多种方式进行去除,例如干法刻蚀等。然后可以执行步骤102。
步骤102、在待形成第一硅槽区域形成第一硅槽,并在第一硅槽的侧壁形成第二硅槽,阻挡层中靠近镂空区域的部分悬空在第二硅槽上方;第一硅槽和第二硅槽连通,构成硅槽。
在上述待形成第一硅槽区域先形成第一硅槽,具体可采用刻蚀工艺在漂移区进行刻蚀,形成第一硅槽。然后,对第一硅槽的侧壁进行刻蚀,形成第二硅槽,则第二硅槽形成在阻挡层的下方,使得阻挡层中靠近镂空区域的部分悬空在第二硅槽上方。第一硅槽和第二硅槽是连通的,二者构成硅槽,相当于第一氧化层和第一氮化硅层中靠近硅槽的一端悬空在硅槽上方。
步骤103、在第一氮化硅层和硅槽的表面形成第二氧化层。
在步骤102中形成硅槽之后,在第一氮化硅层和硅槽的表面先形成第二氧化层,具体的,在第一氮化硅层的表面生长第二氧化层,并且在硅槽的底面和侧面也同时生长第二氧化层。之后,可执行步骤104。
步骤104、在阻挡层悬空端与悬空端下方的第二氧化层之间形成氮化硅区。
具体可采用化学气相沉积法,在阻挡层悬空端与悬空端下方的第二氧化层之间形成氮化硅区。
步骤105、采用炉管工艺在氮化硅区外围的第一氧化层和第二氧化层进行氧化,以在硅槽中形成侧壁为斜面的场氧化层。
采用炉管工艺形成场氧化层,主要是利用氧气在设定工艺温度的条件下能够与硅片的衬底表面发生反应,而形成氧化层,称之为场氧化层。氮化硅对氧气有屏蔽作用,因此,氧气无法穿透氮化硅层,但是氧气可以进入氧化层,并且在氧化层中扩散,从而通过氧化层到达衬底表面且与衬底发生反应形成场氧化层。
本实施例采用炉管工艺,使得氧气能够在硅槽底面覆盖的第二氧化层中扩散,并且在氮化硅区周围的第二氧化层中进行扩散之后,到达衬底表面,并与衬底发生反应,生成场氧化层。
氧气在氮化硅区周围的第二氧化层中进行扩散时,由于氮化硅区的上方还受到第一氮化硅层的遮挡和屏蔽,因此,氧气在第一氮化硅层和氮化硅区之间的第二氧化层中间进行扩散的速度较慢,而氧气在氮化硅区下部外围的第二氧化层中扩散的速度较快,该氮化硅区外围的扩散速度不均匀,导致场氧化层的侧壁成为斜面。
步骤106、去除阻挡层和氮化硅区。
在形成场氧化层之后,可以去除阻挡层和氮化硅区,也即去除第一氧化层、第一氮化硅层、第二氧化层以及氮化硅区。具体的,可采用稀释的氢氟酸溶液去除第一氧化层和第二氧化层,采用热磷酸去除第一氮化硅层和氮化硅区。之后,可执行步骤107。
步骤107、在硅片的表面中除场氧化层表面之外的其余部分形成栅氧化层,栅氧化层的表面与场氧化层的表面齐平。
将上述步骤形成的场氧化层覆盖的区域成为场区,未覆盖的区域成为有源区。场氧化层未覆盖的区域即为在硅片的表面中除去场氧化层表面之外的其余部分。步骤107中,在场氧化层未覆盖的区域(即:源区)形成栅氧化层。
上述步骤105中,形成场氧化层的表面可高于衬底表面,也即高于漂移区表面,则形成的栅氧化层的表面可与场氧化层的表面齐平。之后,可执行步骤108。
步骤108、在栅氧化层和场氧化层的表面形成场板。
该步骤可采用现有技术中常用的方式来实现,场板的一端位于栅氧化层的表面上,另一端位于场氧化层的表面上。经过步骤105至107之后,由于栅氧化层的表面与场氧化层的表面齐平,因此场板可以为平板结构。
步骤109、分别在体区中形成源区,在漂移区中形成漏区,以形成半导体器件。
在形成场板之后,可以采用现有技术中常用的方式,在体区中形成源区,并且在漂移区中形成漏区,完成半导体器件的制造。
本实施例提供的技术方案通过在衬底表面形成镂空的阻挡层,其中,镂空区域与漂移区中待形成第一硅槽区域对应,然后在漂移区中刻蚀形成第一硅槽和第二硅槽合称硅槽,并且硅槽的侧壁位于阻挡层的下方,以使阻挡层靠近硅槽的一端悬空在硅槽的上方,之后,在阻挡层和硅槽的表面形成第二氧化层,且在阻挡层悬空端的下方形成氮化硅区,再通过炉管工艺使得氧气在氮化硅区外围的第二氧化层中进行扩散,并与衬底发生反应生成侧壁为斜面的场氧化层。与现有技术相比,本实施例在形成硅槽的基础上所形成的场氧化层的高度仅仅是略高于漂移区表面,且在形成栅氧化层之后能够与栅氧化层的表面齐平,则在栅氧化层和场氧化层之间不会产生台阶,当然也不需要如现有技术所必需的过渡段,也就不存在“鸟嘴”,因此,解决了现有技术中由于“鸟嘴”的存在而导致半导体器件击穿电压较低的问题。本实施例提供的技术方案能够提高半导体器件的击穿电压,进而提高半导体器件的电性参数。
实施例二
本实施例是在上述实施例的基础上,对半导体器件的制造方法进行进一步的改进。
上述步骤101中,具体可采用如下的方式来实现:
采用化学气相淀积工艺依次在形成有体区1和漂移区2的衬底表面生长第一氧化层3,然后在第一氧化层3的表面生长第一氮化硅层4,可参照图2,图2为本发明实施例二提供的半导体器件的制造方法中形成第一氧化层和第一氮化硅层的结构示意图。
其中,第一氧化层3的厚度可以在50埃至500埃之间,第一氮化硅层4的厚度可以在1000埃至5000埃之间。
然后,将第一氧化层3和第一氮化硅层4中的部分去除,露出漂移区表面,以形成具有镂空区域的阻挡层,确定待形成第一硅槽区域的位置。本领域技术人员可以采用如下方式来实现:
图3为本发明实施例二提供的半导体器件的制造方法中形成胶层的结构示意图。如图3所示,首先,在第一氮化硅层4的表面涂覆光刻胶,形成胶层5。光刻胶可以为正性光敏树脂胶,正性光敏树脂胶的特性为受光照而发生变性,从而易溶于氢氧化钾KOH等溶剂。
然后对胶层5进行曝光显影处理,即采用掩膜将胶层5遮挡,紫外光线照射在掩膜上。对于本实施例的技术方案而言,在掩膜中对应于待形成第一硅槽位置处的区域应当是透光的,其余部分是不透光的,则使得紫外光透过掩膜照射在待形成第一硅槽区域上方的胶层5,以使该部分胶层5发生变性。然后采用氢氧化钾溶液对胶层5进行清洗,以去除发生变性的光刻胶,可参照图4,图4为本发明实施例二提供的半导体器件的制造方法中经过曝光显影处理后的结构示意图。
之后,采用干法刻蚀工艺,将没有胶层5覆盖的,也即待形成第一硅槽区域上方的第一氧化层3和第一氮化硅层4中的部分去除,露出漂移区2的表面,以确定待形成第一硅槽区域的位置,参照图5,图5为本发明实施例二提供的半导体器件的制造方法中去除待形成硅槽区域上方的第一氧化层和第一氮化硅层后的结构示意图。
最后,将第一氮化硅层4表面残留的胶层5去除。若采用正性光敏树脂胶,则可以采用能将该正性光敏树脂胶的溶液对硅片进行清洗,以将胶层5去除。去除胶层5之后的结构可参照图6,图6为本发明实施例二提供的半导体器件的制造方法中去除胶层后的结构示意图。
将待形成第一硅槽区域表面的第一氧化层3和第一氮化硅层4去除之后,可执行步骤102。图7为本发明实施例二提供的半导体器件的制造方法中形成硅槽的结构示意图。如图7所示,在待形成第一硅槽区域形成第一硅槽,并且在第一硅槽的侧壁形成第二硅槽,使得阻挡层中靠近第二硅槽的一端悬空在第二硅槽上方。
具体的,可采用刻蚀工艺在漂移区2中的待形成硅槽区域进行刻蚀,形成第一硅槽,具体可采用刻蚀工艺在漂移区进行刻蚀,形成第一硅槽。然后,对第一硅槽的侧壁进行刻蚀,形成第二硅槽,则第二硅槽形成在剩余的第一氧化层3和第一氮化硅层4的下方,使得第一氧化层3和第一氮化硅层4中靠近第二硅槽的一端悬空在第二硅槽上方。第一硅槽和第二硅槽是连通的,共同构成硅槽6,相当于第一氧化层和第一氮化硅层中靠近硅槽6的一端悬空在硅槽6上方。硅槽6的深度可以为2000埃至4000埃。
具体的,本实施例将硅槽6的侧壁刻蚀形成斜面,使得硅槽6侧壁和硅槽6的底面围成结构的截面为梯形,且硅槽6底面的尺寸小于硅槽6开口的尺寸,也即梯形的上底在硅槽6的底面上。其中,硅槽6侧壁与第一氧化层3的接触点与第一氧化层3悬空端面的距离d为0.1微米至0.5微米。硅槽6侧壁与第一氧化层3之间的夹角α为30°至60°。
图8为本发明实施例二提供的半导体器件的制造方法中形成第二氧化层和第二氮化硅层的结构示意图。如图8所示,在步骤102中形成硅槽6之后,在第一氮化硅层4和硅槽6的表面先形成第二氧化层7,具体的,采用化学气相淀积工艺在第一氮化硅层4的表面生长第二氧化层7,并且在硅槽6的底面和侧面也同时生长第二氧化层7。之后,仍采用化学气相淀积工艺在第二氧化层7的表面生长第二氮化硅层8。第二氧化层7的厚度可以在50埃至200埃之间,第二氮化硅层8的厚度在400埃至4000埃之间。
图9为本发明实施例二提供的半导体器件的制造方法中对第二氮化硅层进行刻蚀后的结构示意图。如图9所示,采用干法刻蚀工艺对第二氮化硅层8进行刻蚀,由于第一氧化层3和第一氮化硅层4悬空端对其正下方的第二氮化硅层8起到了遮蔽的作用,因此,在刻蚀过程中,第一氧化层3和第一氮化硅层4悬空端正下方的第二氮化硅层8未被刻蚀掉,而保留下来形成氮化硅区81,其余部分的第二氮化硅层8被刻蚀去除。保留下来的氮化硅区81的截面为直角三角形。
然后执行步骤105,采用炉管工艺在氮化硅区81周围的第二氧化层7的表面进行氧化,以在硅槽6中形成侧壁为斜面的场氧化层9,可参照图10,图10为本发明实施例二提供的半导体器件的制造方法中形成场氧化层的结构示意图。场氧化层9的厚度可以为3000埃至10000埃之间。
采用炉管工艺形成场氧化层,主要是利用氧气在设定工艺温度的条件下能够与硅片的衬底表面发生反应,而形成氧化层,称之为场氧化层。氮化硅对氧气有屏蔽作用,因此,氧气无法穿透氮化硅层,但是氧气可以进入第二氧化层7,并且在第二氧化层7中扩散,从而通过第二氧化层7到达衬底表面且与衬底发生反应形成场氧化层9。炉管工艺中所采用的工艺温度可以为900℃至1100℃。
本实施例采用炉管工艺,使得氧气能够在硅槽6底面覆盖的第二氧化层7中扩散,并且在硅槽6侧壁上第一氧化层3下方的氮化硅区81周围的第二氧化层7中进行扩散之后,达到衬底表面,并与衬底发生反应,生成场氧化层。
由于氮化硅材料的屏蔽作用,氧气在氮化硅区81周围的第二氧化层7中进行扩散时,由于该氮化硅区81的上方还受到第一氮化硅层4的遮挡和屏蔽,因此,氧气在第一氮化硅层4和氮化硅区81之间的第二氧化层7中间进行扩散的速度较慢,而氧气在氮化硅区81下部外围的第二氧化层7中扩散的速度较快,氮化硅区81外围上下的扩散速度不均匀,导致场氧化层9的侧壁成为斜面,并且与硅槽6的侧壁呈一定角度。
然后,采用热磷酸溶液对硅片进行清洗,以去除第一氮化硅层4和氮化硅区81,采用稀释的氢氟酸溶液对硅片进行清洗,以去除第一氧化层3和第一氮化硅层4。
图11为本发明实施例二提供的半导体器件的制造方法中形成栅氧化层的结构示意图。如图11所示,将上述步骤形成的场氧化层9覆盖的区域称为场区,未覆盖的区域称为有源区。场氧化层9未覆盖的区域即为在硅片的表面中除去场氧化层表面之外的其余部分。在硅片的表面中除场氧化层9表面之外的其余部分(即有源区)形成栅氧化层10。
上述场氧化层9的表面可高于衬底表面,也即高于漂移区2表面,则形成的栅氧化层10的表面可与场氧化层9的表面齐平。
图12为本发明实施例二提供的半导体器件的制造方法中形成场板的结构示意图。如图12所示,在栅氧化层10和场氧化层9的表面形成场板11,具体可采用现有技术中常用的方式来实现,场板11的设置位置也可参照现有技术来实现。场板11的一端位于栅氧化层10的表面上,另一端位于场氧化层9的表面上。经过步骤105至107之后,由于栅氧化层10的表面与场氧化层9的表面齐平,因此场板11可以为平板结构。
图13为本发明实施例二提供的半导体器件的制造方法中形成源区和漏区的结构示意图。如图13所示,在形成场板11之后,分别在体区1中形成源区12,在漂移区2中形成漏区13,以形成半导体器件。
本实施例提供的技术方案通过在衬底表面形成第一氧化层和第一氮化硅层,然后将待形成硅槽区域表面的部分第一氧化层和第一氮化硅层去除,在漂移区中刻蚀形成硅槽,并且硅槽的侧壁位于第一氧化层和第一氮化硅层的下方,以使第一氧化层和第一氮化硅层靠近硅槽的一端悬空在硅槽的上方,之后,在第一氮化硅层和硅槽的表面依次形成第二氧化层和第二氮化硅层,对第二氮化硅层进行刻蚀以保留第一氧化层悬空端下方的部分,通过炉管工艺使得氧气在保留的第二氮化硅层外围的第二氧化层中进行扩散,并与衬底发生反应生成侧壁为斜面的场氧化层。与现有技术相比,本实施例所形成的场氧化层的高度仅仅是略高于漂移区表面,且在形成栅氧化层之后能够与栅氧化层的表面齐平,则在栅氧化层和场氧化层之间不会产生台阶,当然也不需要如现有技术所必需的过渡段,也就不存在“鸟嘴”,因此,能够解决现有技术中由于“鸟嘴”的存在而导致半导体器件击穿电压较低的问题。本实施例提供的技术方案能够提高半导体器件的击穿电压,进而提高半导体器件的电性参数。
实施例三
本实施例提供一种半导体器件,其结构可参照图13,该半导体器件可采用上述实施例一或实施例二的方式来实现。
具体的,本实施例提供的半导体器件可以包括:设置有体区1和漂移区2的硅片,其中,体区1中设置有源区12,漂移区2中设置有场氧化层9和漏区13,场氧化层9的侧壁为斜面。硅片的表面中除场氧化层9表面之外的其余部分设置有栅氧化层10,该栅氧化层10的表面与场氧化层9的表面齐平。栅氧化层10和场氧化层9的表面设置有场板11。
进一步的,场氧化层9的侧壁与栅氧化层10表面之间的夹角为30°至60°。
本实施例提供的技术方案所形成的场氧化层的高度仅仅是略高于漂移区表面,且在形成栅氧化层之后能够与栅氧化层的表面齐平,则在栅氧化层和场氧化层之间不会产生台阶,当然也不需要如现有技术所必需的过渡段,也就不存在“鸟嘴”,因此,能够解决现有技术中由于“鸟嘴”的存在而导致半导体器件击穿电压较低的问题。本实施例提供的技术方案能够提高半导体器件的击穿电压,进而提高半导体器件的电性参数。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种半导体器件的制造方法,其特征在于,包括:
在形成有体区和漂移区的硅片表面形成镂空的阻挡层,镂空区域与所述漂移区中待形成第一硅槽区域对应;所述阻挡层包括第一氧化层和第一氮化硅层,所述第一氧化层设置在所述第一氮化硅层与硅片之间;
在所述待形成第一硅槽区域形成第一硅槽,并在所述第一硅槽的侧壁形成第二硅槽,所述阻挡层中靠近所述镂空区域的部分悬空在所述第二硅槽上方;所述第一硅槽和第二硅槽连通,构成硅槽;
在所述第一氮化硅层和硅槽的表面形成第二氧化层;
在所述阻挡层悬空端与所述悬空端下方的第二氧化层之间形成氮化硅区;
采用炉管工艺在所述氮化硅区外围的第一氧化层和第二氧化层进行氧化,以在所述硅槽中形成侧壁为斜面的场氧化层,所述场氧化层的表面高于所述漂移区表面;
去除所述阻挡层和所述氮化硅区;
在所述硅片的表面中除场氧化层表面之外的其余部分形成栅氧化层,所述栅氧化层的表面与所述场氧化层的表面齐平;
在所述栅氧化层和场氧化层的表面形成场板;
分别在所述体区中形成源区,在所述漂移区中形成漏区,以形成所述半导体器件。
2.根据权利要求1所述的半导体器件的制造方法,其特征在于,在形成有体区和漂移区的硅片表面形成镂空的阻挡层,镂空区域与所述漂移区中待形成第一硅槽区域对应;所述阻挡层包括第一氧化层和第一氮化硅层,所述第一氧化层设置在所述第一氮化硅层与硅片之间,包括:
依次在形成有体区和漂移区的硅片表面形成第一氧化层和第一氮化硅层;
将所述漂移区中待形成第一硅槽区域表面的第一氧化层和第一氮化硅层去除,剩余的第一氧化层和第一氮化硅层构成镂空的阻挡层。
3.根据权利要求2所述的半导体器件的制造方法,其特征在于,在所述阻挡层悬空端与所述悬空端下方的第二氧化层之间形成氮化硅区,包括:
在所述第二氧化层的表面形成第二氮化硅层;
对所述第二氮化硅层进行刻蚀,仅保留所述阻挡层悬空端与所述悬空端下方的第二氧化层之间的第二氮化硅层,形成氮化硅区。
4.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述硅槽侧壁和底面围成的截面为梯形,所述硅槽底面的尺寸小于硅槽开口的尺寸。
5.根据权利要求2所述的半导体器件的制造方法,其特征在于,在将所述漂移区中待形成第一硅槽区域表面的第一氧化层和第一氮化硅层去除之前,还包括:
在所述第一氮化硅层的表面涂覆光刻胶,形成胶层;
对所述胶层进行曝光显影处理,以去除所述漂移区中待形成第一硅槽区域对应位置处的光刻胶;
在将所述漂移区中待形成第一硅槽区域表面的第一氧化层和第一氮化硅层去除之后,还包括:
将所述第一氮化硅层表面的胶层去除。
6.根据权利要求4所述的半导体器件的制造方法,其特征在于,所述硅槽侧壁与所述第一氧化层的接触点与所述第一氧化层悬空端面的距离为0.1微米至0.5微米。
7.根据权利要求1所述的半导体器件的制造方法,其特征在于,所述硅槽的深度为2000埃至4000埃。
8.根据权利要求4所述的半导体器件的制造方法,其特征在于,所述硅槽侧壁与所述第一氧化层之间的夹角为30°至60°。
9.一种半导体器件,其特征在于,根据如权利要求1至8任一所述方法制造,所述半导体器件包括:设置有体区和漂移区的硅片,所述体区中设置有源区,所述漂移区设置有场氧化层和漏区,所述场氧化层的侧壁为斜面;
所述硅片的表面中除场氧化层表面之外的其余部分设置有栅氧化层,所述栅氧化层的表面与所述场氧化层的表面齐平;
所述栅氧化层和场氧化层的表面设置有场板。
10.根据权利要求9所述的半导体器件,其特征在于,所述场氧化层的侧壁与所述栅氧化层表面之间的夹角为30°至60°。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410458379.0A CN105470289B (zh) | 2014-09-10 | 2014-09-10 | 半导体器件的制造方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410458379.0A CN105470289B (zh) | 2014-09-10 | 2014-09-10 | 半导体器件的制造方法及半导体器件 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105470289A CN105470289A (zh) | 2016-04-06 |
CN105470289B true CN105470289B (zh) | 2019-01-01 |
Family
ID=55607822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410458379.0A Active CN105470289B (zh) | 2014-09-10 | 2014-09-10 | 半导体器件的制造方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105470289B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110047749B (zh) * | 2019-03-21 | 2020-12-18 | 中国电子科技集团公司第五十五研究所 | 一种射频ldmos平坦化工艺中氮化硅的去除方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101211817A (zh) * | 2007-12-25 | 2008-07-02 | 上海集成电路研发中心有限公司 | 减少浅槽隔离边缘凹陷的方法 |
CN101916784A (zh) * | 2010-08-13 | 2010-12-15 | 四川长虹电器股份有限公司 | Soi变埋氧层厚度器件及其制备方法 |
CN103855072A (zh) * | 2012-12-06 | 2014-06-11 | 中国科学院微电子研究所 | 等平面场氧化隔离结构及其形成方法 |
-
2014
- 2014-09-10 CN CN201410458379.0A patent/CN105470289B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101211817A (zh) * | 2007-12-25 | 2008-07-02 | 上海集成电路研发中心有限公司 | 减少浅槽隔离边缘凹陷的方法 |
CN101916784A (zh) * | 2010-08-13 | 2010-12-15 | 四川长虹电器股份有限公司 | Soi变埋氧层厚度器件及其制备方法 |
CN103855072A (zh) * | 2012-12-06 | 2014-06-11 | 中国科学院微电子研究所 | 等平面场氧化隔离结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105470289A (zh) | 2016-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6499654B2 (ja) | シリコン基板上に堆積されたマスクの選択的エッチング方法 | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
CN108206131A (zh) | 半导体结构以及半导体结构的形成方法 | |
JP2008530792A (ja) | 電子デバイスにおけるsti領域形成方法 | |
US8673734B2 (en) | Semiconductor device and method for fabricating the same | |
CN108899281A (zh) | 横向扩散金属氧化物半导体的制备方法 | |
CN105470289B (zh) | 半导体器件的制造方法及半导体器件 | |
JP2011216651A (ja) | 半導体装置の製造方法 | |
CN103839791A (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
US9076668B2 (en) | Method of manufacturing the trench of U-shape | |
KR20050071156A (ko) | 반도체 소자의 게이트 스페이서형성방법 | |
CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
JP2009535817A (ja) | 溝型半導体デバイスの製造のためのマスク構造 | |
JP5303965B2 (ja) | 半導体装置の製造方法 | |
CN104347378A (zh) | 一种应用于沟槽型mos器件的沟槽栅的制备方法 | |
CN104576346A (zh) | 沟槽型mos器件中沟槽栅的制备方法 | |
CN106206284B (zh) | 改进型蚀刻工艺 | |
CN103824804B (zh) | 半导体沟槽结构的形成方法 | |
CN113013034B (zh) | 一种沟槽肖特基二极管及其制作方法 | |
EP3675179A8 (en) | Method of manufacturing a trench oxide in a trench for a gate structure in a semiconductor substrate | |
CN112309863B (zh) | 超低导通电阻ldmos及其制作方法 | |
KR20090122673A (ko) | 반도체 소자의 제조 방법 | |
CN103346087B (zh) | 沟槽式金属氧化物半导体肖特基势垒器件的制造方法 | |
CN108878275A (zh) | 半导体器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |