CN105448325A - 低功耗sram芯片位线的设计方法及电路结构 - Google Patents

Abstract

本发明涉及一种低功耗SRAM芯片位线的设计方法及电路结构，设计方法包括以下步骤：1)在SRAM芯片位线连接电荷泵电路；2)写操作时，先将位线上需要泄放的电荷收集到电荷泵的若干电容中；3)再利用电荷泵的工作原理，让电荷泵电路获得高电压，将电荷泵收集到的电荷重新转移到位线上。与现有技术相比，本发明具有节省功耗的优点。

Description

低功耗SRAM芯片位线的设计方法及电路结构

技术领域

本发明涉及低功耗SRAM芯片中减少位线充放电功耗的设计方法，用电容将SRAM芯片位线上的电荷收集起来，再应用电荷泵原理将收集的电荷重新转移到位线上，减少位线充放电的功耗。

背景技术

SRAM，是英文StaticRAM的缩写，即静态随机存储器(StaticRandomAccessMemory)。它具有静态存取的功能，不需要刷新电路就能保存内部存储的数据。而DRAM，动态随机存储器(DynamicRandomAccessMemory)每隔一段时间，要刷新充电一次，否则内部的数据即会消失，因此SRAM具有较高的性能，但是SRAM也有它的缺点，即它的集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积，且功耗较大。

由于SRAM的这些特点，它的应用主要有两种。一种是置于CPU与主存间的高速缓存，它有两种规格：一种是固定在主板上的高速缓存(CacheMemory)；另一种是插在卡槽上的COAST(CacheOnAStick)扩充用的高速缓存。第二种是CPU内部的告诉缓存，为了加速CPU内部数据的传送，自Intel公司的80486CPU起，在CPU的内部设计有高速缓存，到了奔腾(Pentium)系列时，Intel又对高速缓存分级，就有了所谓的一级高速缓存(Level1Cache，通常简称L1Cache)和二级高速缓存(Level2Cache，通常简称L2Cache)。之后安腾(Itanium)处理器又采用了三级高速缓存(Level3Cache，通常简称L3Cache)的概念。随着多核时代的到来，CPU并行处理数据的能力不断增强，它对高速缓存的容量有着更强的需求和依赖，Intel酷睿(Core)系列4核的CPU就有8M的L3Cache。集成在芯片内部的高性能、大容量SRAM已成为构建高性能CPU的基础，它是芯片面积的最大组成部分。随着CPU处理能力的不断增强，SRAM所占全芯片面积比例甚至将会进一步提高。

目前应用最为广泛的SRAM系统由：单元阵列、译码器、灵敏放大器、读写控制电路组成，其中单元阵列是最主要、面积最大的部分，图1为现有技术中6管基本单元组成的SRAM电路示意图，如图1所示，阵列中的每个基本单元由6个晶体管组成。除了这种传统的6管单元外，针对不同应用还有8管等其他基本单元结构，但总的来说传统6管单元在SRAM中占主导。

结合图1，在由6管基本单元组成的SRAM阵列中，功耗的最主要来源是位线的充放电。由于SRAM的容量很大，阵列的面积相应就很大，一根位线连接一整列的6管基本单元。每个基本单元都有一个NMOS晶体管的源极连接到位线上，由于一列中的单元数量众多，所以位线的电容非常大；位线自身的长度很大，寄生电容电阻也相应很大。同理，SRAM阵列中字线的电容电阻也很大，也是功耗的主要消耗者，但是一次写操作，只有1根字线发生翻转，而一个32bit的SRAM，一次写操作，将有32根位线发生翻转。而就位线本身来说，其单次写操作的功耗大于读操作的功耗。因为写操作时预充电为高的位线，将做1到0的全摆幅翻转；而读操作时，由于灵敏放大器的存在，位线不需要全摆幅翻转。所以减少SRAM写操作时位线的充放电，将是减少SRAM整体功耗的有效途径。

发明内容

本发明的目的是为了降低SRAM写操作时位线的功耗。

本发明的目的可以通过以下技术方案来实现：提供一种低功耗SRAM芯片位线的设计方法，所述设计方法基于电荷泵技术，包括：

1)SRAM单元位线连接电荷泵电路；

2)在写操作时，先将所述SRAM单元位线上需要泄放电荷收集到所述电荷泵电路中；

3)写操作完成后，利用电荷泵电路获得高电压，将所述电荷泵电路收集到的泄放电荷重新转移到所述SRAM单元位线上。

进一步的，所述SRAM单元为采用2根位线写入。

可选的，所述电荷泵电路所述的电荷泵电路包括若干电容和若干开关，其中

在写操作时，若干电容与一根位线并联，一根位线对电容进行充电；数据写入后，若干电容串联后与一根位线相连，对一根位线完成充电；充电后完成写操作。

较佳的，所述的电荷泵电路包括：第一电容、第二电容、第三电容、第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关；其中，所述第一电容的两端与第一节点和第四节点相连，所述第一节点同时接入所述SRAM的位线；所述第二电容的两端与第二节点和第五节点相连；所述第三电容的两端与第三节点和地线相连；所述第一开关的两端与第一节点和第二节点相连；所述第二开关的两端与第二节点和第三节点相连；所述第三开关的两端与第二节点和第四节点相连；所述第四开关的两端与第三节点和第五节点相连；所述第五开关的两端与第四节点和地线相连；所述第六开关的两端与第五节点和地线相连。

可选的，所述SRAM单元为6管基本单元。

本发明还提供一种低功耗SRAM芯片位线的电路结构，所述电路结构基于电荷泵技术，包括SRAM单元和与SRAM单元位线连接的电荷泵电路，其中所述的电荷泵电路包括：

第一电容、第二电容、第三电容、第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关；其中，所述第一电容的两端与第一节点和第四节点相连，所述第一节点同时接入所述SRAM的位线；所述第二电容的两端与第二节点和第五节点相连；所述第三电容的两端与第三节点和地线相连；所述第一开关的两端与第一节点和第二节点相连；所述第二开关的两端与第二节点和第三节点相连；所述第三开关的两端与第二节点和第四节点相连；所述第四开关的两端与第三节点和第五节点相连；所述第五开关的两端与第四节点和地线相连；所述第六开关的两端与第五节点和地线相连。

进一步的，所述SRAM单元为采用2根位线写入。

可选的，在写操作时，第一电容、第二电容和第三电容与一根位线并联，一根位线对电容进行充电；数据写入后，第一电容、第二电容和第三电容串联后与一根位线相连，对一根位线完成充电；充电后完成写操作。

可选的，所述SRAM单元在写操作时，先将所述SRAM单元位线上需要泄放电荷收集到所述电荷泵电路中；写操作完成后，利用电荷泵电路获得高电压，将所述电荷泵电路收集到的泄放电荷重新转移到所述SRAM单元位线上。

可选的，所述SRAM单元为6管基本单元。

与现有技术相比，本发明具有以下优点：

1)重复利用了SRAM写操作时位线上的电荷，将传统SRAM写操作时将要泄放掉的电荷通过电荷泵收集起来，再次转移回位线。

2)降低了SRAM写操作时位线的功耗，写操作时位线的功耗是SRAM功耗的最大组成部分，因此降低了SRAM的整体功耗。

附图说明

图1为现有技术中6管基本单元组成的SRAM电路示意图；

图2为本发明一实施例中电荷泵电路示意图；

图3为本发明一实施例中低功耗SRAM芯片在写操作时信号时序图；

图4为本发明一实施例中电荷泵电路收集电荷状态电路示意图；

图5为本发明一实施例中电荷泵电路对位线充电状态电路示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的SRAM芯片的位线上应用电荷泵技术的设计方法和电路结构作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

下面结合附图和具体实施例对本发明进行详细说明。

本发明针对写操作时SRAM的位线，提出了应用电荷泵原理将位线电荷收集起来再产生高电压将电荷转移回位线的方法。

本发明提供一种低功耗SRAM芯片位线的设计方法，所述设计方法基于电荷泵技术，包括：

1)SRAM单元位线连接电荷泵电路；

2)在写操作时，先将所述SRAM单元位线上需要泄放电荷收集到所述电荷泵电路中；

3)写操作完成后，利用电荷泵电路获得高电压，将所述电荷泵电路收集到的泄放电荷重新转移到所述SRAM单元位线上。

进一步的，所述SRAM单元为采用2根位线写入。在可选的实施例中，所述电荷泵电路所述的电荷泵电路包括若干电容和若干开关，其中在写操作时，若干电容与一根位线并联，一根位线对电容进行充电；数据写入后，若干电容串联后与一根位线相连，对一根位线完成充电；充电后完成写操作。

图2为本发明一实施例中电荷泵电路示意图，结合图2，在较佳的实施例中，所述的电荷泵电路包括：第一电容C1、第二电容C2、第三电容C3和第一开关S3、第二开关S4、第三开关S5、第四开关S6、第五开关S7和第六开关S8；其中，所述第一电容C1的两端与第一节点Node1和第四节点Node4相连，所述第一节点Node1同时接入所述SRAM的位线；所述第二电容C2的两端与第二节点Node2和第五节点Node5相连；所述第三电容C3的两端与第三节点Node3和地线GND相连；所述第一开关S3的两端与第一节点Node1和第二节点Node2相连；所述第二开关S4的两端与第二节点Node2和第三节点Node3相连；所述第三开关S5的两端与第二节点Node2和第四节点Node4相连；所述第四开关S6的两端与第三节点Node3和第五节点Node5相连；所述第五开关S7的两端与第四节点Node4和地线GND相连；所述第六开关S8的两端与第五节点Node5和地线GND相连。

可选的，所述SRAM单元为6管基本单元。此外，本发明所述的设计方法同时适用于其他类型的采用2根位线写入的SRAM基本单元中，例如应用于8管等其他基本单元结构等。

结合上述设计方法，本发明提供一种低功耗SRAM芯片位线的电路结构，所述电路结构基于电荷泵技术，包括SRAM单元和与SRAM单元位线连接的电荷泵电路，结合图2，所述的电荷泵电路包括：

第一电容C1、第二电容C2、第三电容C3和第一开关S3、第二开关S4、第三开关S5、第四开关S6、第五开关S7和第六开关S8；其中，所述第一电容C1的两端与第一节点Node1和第四节点Node4相连，所述第一节点Node1同时接入所述SRAM的位线；所述第二电容C2的两端与第二节点Node2和第五节点Node5相连；所述第三电容C3的两端与第三节点Node3和地线GND相连；所述第一开关S3的两端与第一节点Node1和第二节点Node2相连；所述第二开关S4的两端与第二节点Node2和第三节点Node3相连；所述第三开关S5的两端与第二节点Node2和第四节点Node4相连；所述第四开关S6的两端与第三节点Node3和第五节点Node5相连；所述第五开关S7的两端与第四节点Node4和地线GND相连；所述第六开关S8的两端与第五节点Node5和地线GND相连。

进一步的，所述SRAM单元为采用2根位线写入。

进一步的，在写操作时，第一电容、第二电容和第三电容与一根位线并联，该一根位线对电容进行充电；数据写入后，第一电容、第二电容和第三电容串联后与该一根位线相连，对该一根位线完成充电；充电后完成写操作。

进一步的，所述SRAM单元在写操作时，先将所述SRAM单元位线上需要泄放电荷收集到所述电荷泵电路中；

写操作完成后，利用电荷泵电路获得高电压，将所述电荷泵电路收集到的泄放电荷重新转移到所述SRAM单元位线上。

进一步的，所述SRAM单元为6管基本单元。此外，本发明所述的设计方法同时适用于其他类型的采用2根位线写入的SRAM基本单元中，例如应用于8管等其他基本单元结构等。

图3为本发明一实施例中低功耗SRAM芯片在写操作时信号时序图；图4为本发明一实施例中电荷泵电路收集电荷状态电路示意图；图5为本发明一实施例中电荷泵电路对位线充电状态电路示意图。进一步的，以下结合图3～图5，以6管基本单元组成的SRAM为例，举例说明本发明SRAM在写操作的工作过程。

假设将要对SRAM单元中写入数据0，各个相关信号的时序如图3所示。下面结合此图按操作步骤加以说明。

1)在写操作前的预充电(Pre-charge)状态，所有的位线都预充电到高电位。

2)要写入的数据通过选择电路控制开关S1、S2，假设将要对SRAM单元中写入数据0，开关S1将会打开，同时，第一开关S3、第二开关S4、第五开关S7和第六开关S8打开，第三开关S5、第四开关S6关断，位线BL与电荷泵电路中的三个电容并联连接。位线BL寄生电容中的电荷将分配到电荷泵电路的电容上，位线BL的电压将会下降，达到与电荷泵电路中的第一电容C1、第二电容C2和第三C3的电压基本相同，此时位线向电荷泵电路充电过程结束，关闭开关S1，如图4所示。

3)当电荷泵电路充电完成后，位线BL的电压将会明显降低，另一根位线BL_N维持在电源电压VDD，两根位线BL和BL_N形成明显的电压差值。这时字线WL开启，将数据0写入SRAM单元中。

4)数据写入之后，电荷泵电路工作。将原本并联的3个电容C1、C2、C3改为串联，即第三开关S5、第四S6打开，第一开关S3、第二开关S4、第五开关S7、第六开关S8关断。此时3个电容第一电容C1、第二电容C2和第三电容C3串联在一起，第一电容C1对地的电压将接近原来电压的3倍。此时打开开关S1，由于电荷泵的电压高于位线BL的电压，所以电荷泵将对位线BL充电，如图5所示。充电结束后关闭开关S1和第三开关S5和第四开关S6，写操作结束，则SRAM进入下一个预充周期。

综上所述，与现有技术相比，本发明具有以下优点：

1)重复利用了SRAM写操作时位线上的电荷，将传统SRAM写操作时将要泄放掉的电荷通过电荷泵收集起来，再次转移回位线。

2)降低了SRAM写操作时位线的功耗，写操作时位线的功耗是SRAM功耗的最大组成部分，因此降低了SRAM的整体功耗。

Claims (10)

1.一种低功耗SRAM芯片位线的设计方法，其特征在于，所述设计方法基于电荷泵技术，包括：

1)SRAM单元位线连接电荷泵电路；

2)在写操作时，先将所述SRAM单元位线上需要泄放电荷收集到所述电荷泵电路中；

3)写操作完成后，利用电荷泵电路获得高电压，将所述电荷泵电路收集到的泄放电荷重新转移到所述SRAM单元位线上。

2.如权利要求1所述的低功耗SRAM芯片位线的设计方法，其特征在于，所述SRAM单元为采用2根位线写入。

3.如权利要求2所述的低功耗SRAM芯片位线的设计方法，其特征在于，所述电荷泵电路所述的电荷泵电路包括若干电容和若干开关，其中

在写操作时，若干电容与一根位线并联，一根位线对电容进行充电；数据写入后，若干电容串联后与一根位线相连，对一根位线完成充电；充电后完成写操作。

4.如权利要求3所述的低功耗SRAM芯片位线的设计方法，其特征在于，所述的电荷泵电路包括：第一电容、第二电容、第三电容、第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关；其中，所述第一电容的两端与第一节点和第四节点相连，所述第一节点同时接入所述SRAM的位线；所述第二电容的两端与第二节点和第五节点相连；所述第三电容的两端与第三节点和地线相连；所述第一开关的两端与第一节点和第二节点相连；所述第二开关的两端与第二节点和第三节点相连；所述第三开关的两端与第二节点和第四节点相连；所述第四开关的两端与第三节点和第五节点相连；所述第五开关的两端与第四节点和地线相连；所述第六开关的两端与第五节点和地线相连。

5.如权利要求1至4中任意一项所述的低功耗SRAM芯片位线的设计方法，其特征在于，所述SRAM单元为6管基本单元。

6.一种低功耗SRAM芯片位线的电路结构，其特征在于，所述电路结构基于电荷泵技术，包括SRAM单元和与SRAM单元位线连接的电荷泵电路，其中所述的电荷泵电路包括：

第一电容、第二电容、第三电容、第一开关、第二开关、第三开关、第四开关、第五开关以及第六开关；其中，所述第一电容的两端与第一节点和第四节点相连，所述第一节点同时接入所述SRAM的位线；所述第二电容的两端与第二节点和第五节点相连；所述第三电容的两端与第三节点和地线相连；所述第一开关的两端与第一节点和第二节点相连；所述第二开关的两端与第二节点和第三节点相连；所述第三开关的两端与第二节点和第四节点相连；所述第四开关的两端与第三节点和第五节点相连；所述第五开关的两端与第四节点和地线相连；所述第六开关的两端与第五节点和地线相连。

7.如权利要求6所述的低功耗SRAM芯片位线的电路结构，其特征在于，所述SRAM单元为采用2根位线写入。

8.如权利要求7所述的低功耗SRAM芯片位线的电路结构，其特征在于，在写操作时，第一电容、第二电容和第三电容与一根位线并联，一根位线对电容进行充电；数据写入后，第一电容、第二电容和第三电容串联后与一根位线相连，对一根位线完成充电；充电后完成写操作。

9.如权利要求6所述的低功耗SRAM芯片位线的电路结构，其特征在于，

所述SRAM单元在写操作时，先将所述SRAM单元位线上需要泄放电荷收集到所述电荷泵电路中；

写操作完成后，利用电荷泵电路获得高电压，将所述电荷泵电路收集到的泄放电荷重新转移到所述SRAM单元位线上。

10.如权利要求5至9中任意一项所述的低功耗SRAM芯片位线的电路结构，其特征在于，所述SRAM单元为6管基本单元。