CN105390535A - 源极/漏极结构上方具有接触件的半导体结构及其形成方法 - Google Patents

源极/漏极结构上方具有接触件的半导体结构及其形成方法 Download PDF

Info

Publication number
CN105390535A
CN105390535A CN201510530224.8A CN201510530224A CN105390535A CN 105390535 A CN105390535 A CN 105390535A CN 201510530224 A CN201510530224 A CN 201510530224A CN 105390535 A CN105390535 A CN 105390535A
Authority
CN
China
Prior art keywords
source
drain structures
semiconductor structure
component
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510530224.8A
Other languages
English (en)
Other versions
CN105390535B (zh
Inventor
巫凯雄
鬼木悠丞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN105390535A publication Critical patent/CN105390535A/zh
Application granted granted Critical
Publication of CN105390535B publication Critical patent/CN105390535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明实施例提供了一种半导体结构及其形成方法。该方法包括在衬底中形成源极/漏极结构以及在源极/漏极结构上方形成金属层。用于制造半导体结构的方法还包括实施退火工艺，从而使得部分金属层与源极/漏极结构反应，以在源极/漏极结构上形成金属化层。用于制造半导体结构的方法还包括实施蚀刻工艺以去除金属化层上的金属层的未反应的部分，以及在金属化层上方形成接触件。此外，蚀刻工艺包括使用蚀刻溶剂，并且蚀刻溶剂包括(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯、碳酸亚乙酯、碳酸二乙酯、乙腈或它们的组合。本发明实施例还涉及源极/漏极结构上方具有接触件的半导体结构及其形成方法。

Description

源极/漏极结构上方具有接触件的半导体结构及其形成方法
技术领域
本发明实施例涉及源极/漏极结构上方具有接触件的半导体结构及其形成方法。
背景技术
半导体器件用于各种电子应用中，诸如个人计算机、手机、数码相机和其他电子装置。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层以及使用光刻图案化各个材料层以在材料层上形成电路组件和元件来制造半导体器件。
对计算机中的增大的性能的一个重要的驱动力是电路的更高的集成度。这通过使给定芯片上的器件尺寸微型化或缩小来实现。公差在能够缩小芯片的尺寸上起着重要作用。
然而，虽然现有的半导体制造工艺对于它们的预期目的通常已经足够，但是随着器件继续按比例缩小，它们不是在所有方面都已完全令人满意。
发明内容
为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种用于制造半导体结构的方法，包括：在衬底中形成源极/漏极结构；在所述源极/漏极结构上方形成金属层；实施退火工艺，从而使得部分所述金属层与所述源极/漏极结构反应，以在所述源极/漏极结构上形成金属化层；实施蚀刻工艺以去除所述金属化层上的所述金属层的未反应的部分；以及在所述金属化层上方形成接触件，其中，所述蚀刻工艺包括使用蚀刻溶剂，并且所述蚀刻溶剂包括：(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
根据本发明的另一些实施例，提供了一种用于制造半导体结构的方法，包括：在衬底上方形成具有顶部和底部的凸起的源极/漏极结构；在所述凸起的源极/漏极结构的所述顶部上方形成金属层；实施退火工艺，从而使得部分所述金属层与所述凸起的源极/漏极结构的所述顶部反应以形成金属化层；实施蚀刻工艺以去除所述金属化层上的所述金属层的未反应的部分；以及在所述金属化层上方形成接触件，其中，所述蚀刻工艺包括使用蚀刻溶剂，并且所述蚀刻溶剂包括：(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
根据本发明的又一些实施例，提供了一种半导体结构，包括：衬底；凸起的源极/漏极结构，形成在所述衬底上方并且具有顶部和底部；金属化层，形成在所述凸起的源极/漏极结构的所述顶部上方；以及接触件，覆盖所述金属化层，其中，所述凸起的源极/漏极结构在所述底部处具有凹痕。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明实施例的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A-1至图1M是根据一些实施例的形成半导体结构的各个阶段的立体图和截面图。
图2A至图2F是根据一些实施例的形成半导体结构的各个阶段的截面图。
图3是根据一些实施例的半导体结构的截面图。
图4是根据一些实施例的纳米线场效应晶体管结构的截面图。
图5A至图5C是根据实例的同步加速器辐射光发射光谱(SPRES)。
图6A和图6B分别示出了根据实例和对比实例的Ge和NiGe的动电位极化曲线。
具体实施方式
以下公开内容提供了许多用于实现本发明实施例的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明实施例。当然，这些仅仅是实例，而不旨在限制本发明实施例。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明实施例可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，本文可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
根据本发明的一些实施例提供了半导体结构的实施例。半导体结构包括源极/漏极结构，并且在源极/漏极结构上方形成金属化层。可以通过在源极/漏极结构上方形成金属层、使金属层退火以与源极/漏极结构反应以及去除未反应的金属层来形成该金属化层。此外，蚀刻溶剂可以用于在不损坏源极/漏极结构的情况下去除未反应的金属层。
图1A-1至图1M是根据一些实施例的形成半导体结构100a的各个阶段的立体图和截面图。更具体地，图1A-1是处于制造的各个阶段中的一个阶段的半导体结构100a的立体图，并且图1A-2是根据一些实施例的沿着图1A-1的线a-a’截取的半导体结构100a的截面图。
如图1A-1和图1A-2所示，根据一些实施例提供了衬底102。衬底102可以是诸如硅晶圆的半导体晶圆。可选地或额外地，衬底102可以包括元素半导体材料、化合物半导体材料和/或合金半导体材料。元素半导体材料的实例可以是但不限于晶体硅、多晶硅、非晶硅、锗和/或金刚石。化合物半导体材料的实例可以是但不限于碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟。合金半导体材料的实例可以是但不限于SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
此外，衬底102可以包括诸如掺杂区、层间介电(ILD)层、导电部件和/或隔离结构的结构。此外，衬底102还可以包括将被图案化的单个或多个材料层。例如，材料层可以包括硅层、介电层和/或掺杂多晶硅层。
如图1A-1和图1A-2所示，根据一些实施例，在衬底102上方形成介电层104和掩模层106，并且在掩模层106上方形成光敏层108。介电层104可以用作衬底102和掩模层106之间的粘合层。此外，介电层104也可以用作用于蚀刻掩模层106的蚀刻停止层。在一些实施例中，介电层104由氧化硅制成。可以通过使用热氧化工艺形成介电层104，但是在一些其他实施例中可以使用其他沉积工艺。
掩模层106可以在随后的光刻工艺期间用作硬掩模。在一些实施例中，掩模层106由氮化硅制成。可以通过使用低压化学汽相沉积(LPCVD)或等离子体增强化学汽相沉积(PECVD)形成掩模层106，但是在一些其他实施例中也可以使用其他沉积工艺。
接下来，如图1B-1和图1B-2所示，根据一些实施例，通过光敏层108依次蚀刻掩模层106、介电层104和衬底102来形成鳍结构110。然后，去除光敏层108。
如图1C-1和图1C-2所示，根据一些实施例，在去除光敏层108之后，形成绝缘层112以覆盖衬底102上方的鳍结构110。在一些实施例中，绝缘层112由氧化硅、氮化硅、氮氧化硅、氟掺杂的硅酸盐玻璃(FSG)或其他低K介电材料制成。可以通过使用高密度等离子体(HDP)CVD工艺形成绝缘层112，但是在其他实施例中可以使用其他沉积工艺。
如图1D-1和图1D-2所示，根据一些实施例，在形成绝缘层112之后，实施化学机械抛光(CMP)工艺以暴露鳍结构110的顶面。如图1D-1所示，去除了掩模层106和介电层104。
接下来，如图1E-1和图1E-2所示，根据一些实施例，使绝缘层112凹进以暴露鳍结构110的顶部。可以通过湿蚀刻工艺或干蚀刻工艺使绝缘层112凹进。
然后，如图1F-1和图1F-2所示，根据一些实施例，在鳍结构110上方形成栅极结构114。如图1F-1所示，栅极结构114形成为横跨鳍结构110，并且栅极结构114延伸在绝缘层112上方。在一些实施例中，栅极结构114包括栅极介电层116和栅电极层118。
在一些实施例中，栅极介电层116由诸如金属氧化物、金属氮化物、金属硅酸盐、过渡金属氧化物、过渡金属氮化物、过渡金属硅酸盐或金属的氮氧化物的高k介电材料制成。高k介电材料的实例包括但不限于氧化铪(HfO2)、氧化铪硅(HfSiO)、氮氧化铪硅(HfSiON)、氧化铪钽(HfTaO)、氧化铪钛(HfTiO)、氧化铪锆(HfZrO)、氮化硅、氮氧化硅、氧化锆、氧化钛、氧化铝、二氧化铪-氧化铝(HfO2-Al2O3)合金或其他适用的介电材料。
栅电极层118形成在栅极介电层116上方。栅电极层118可以包括单层结构或多层结构。在一些实施例中，栅电极层118由多晶硅制成。在一些实施例中，栅电极层118包括功函金属层和金属栅电极层。功函金属层可以调节为具有适当的功函数。例如，如果用于PMOS器件的P型功函金属(P-金属)是期望的，则可以使用P型功函材料。P型功函材料的实例包括但不限于氮化钛(TiN)、氮化钨(WN)、钨(W)、钌(Ru)、钯(Pd)、铂(Pt)、钴(Co)、镍(Ni)、导电金属氧化物和/或其他适用的材料。
另一方面，如果用于NMOS器件的N型功函金属(N-金属)是期望的，则可以使用N型金属材料。N型功函材料的实例包括但不限于铝化钛(TiAl)、氮化钛铝(TiAlN)、碳氮化钽(TaCN)、铪(Hf)、锆(Zr)、钛(Ti)、钽(Ta)、铝(Al)、金属碳化物(例如，碳化铪(HfC)、碳化锆(ZrC)、碳化钛(TiC)、碳化铝(AlC))、铝化物和/或其他适用的材料。
金属栅电极层可以形成在功函金属层上方并且可以由诸如铝、铜、钨、钛、钽、氮化钛、氮化钽、硅化镍、硅化钴、TaC、TaSiN、TaCN、TiAl、TiAlN或其他适用的材料。
可以通过包括沉积、光刻图案化和蚀刻工艺的工序形成栅极结构114。沉积工艺可以包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、高密度等离子体CVD(HDPCVD)、金属有机CVD(MOCVD)或等离子体增强CVD(PECVD)。光刻图案化工艺可以包括光刻胶涂布(例如，旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、干燥(例如，硬烘烤)和/或其他适用的工艺。蚀刻工艺可以包括干蚀刻、湿蚀刻和/或其他蚀刻方法(例如，反应离子蚀刻)。
如图1F-1所示，根据一些实施例，在栅极结构114的侧壁上形成密封层120。密封层120可以保护栅极结构114在随后的处理期间免受损坏或损失，并且也可以在随后的处理期间防止栅极结构114氧化。在一些实施例中，密封层120由氮化硅、氧化硅、氮氧化硅、碳化硅或其他适用的介电材料制成。密封层120可以包括单层或多层。
如图1G-1和图1G-2所示，根据一些实施例，在形成栅极结构114之后，蚀刻邻近栅极结构114的部分鳍结构110以形成凹槽122。如图1G-1所示，当蚀刻鳍结构110时，栅极结构114和密封层120用作硬掩模。因此，在邻近栅极结构114的部分鳍结构110中形成凹槽122。
如图1H-1和图1H-2所示，根据一些实施例，在形成凹槽122之后，在衬底102上方的鳍结构110的凹槽122中形成源极/漏极结构124。在一些实施例中，源极/漏极结构124是位于衬底102上方的具有金刚石形结构的凸起的源极/漏极结构。如图1H-2所示，根据一些实施例，源极/漏极结构124具有位于衬底102上方的顶部124a和底部124b。
在一些实施例中，通过外延(epi)工艺在鳍结构110的凹槽122中生长应变的材料来形成源极/漏极结构124。此外，应变的材料的晶格常数可以与衬底102的晶格常数不同。在一些实施例中，源极/漏极结构124包括Ge、SiGe、InAs、InGaAs、InSb、GaAs、GaSb、InAlP、InP或它们的组合。
如图1I所示，根据一些实施例，在形成源极/漏极结构124之后，形成金属层126以覆盖源极/漏极结构124。如图1I所示，金属层126形成在源极/漏极结构124的顶部124a上方。在一些实施例中，金属层126由Ni、Ti、Al、Sn、Co、Pd或Pt制成。可以通过任何适用的沉积工艺形成金属层126。
如图1J所示，根据一些实施例，在源极/漏极结构124的顶部124a上方形成金属层126之后，实施退火工艺以形成金属化层128。更具体地，在退火工艺期间，部分金属层126与源极/漏极结构124的顶部124a反应，从而使得在源极/漏极结构124上方形成金属化层128。即，通过使金属层126的材料与源极/漏极结构124的材料反应来形成金属化层128。因此，当源极/漏极结构124的顶部124a由Ge制成并且金属层126由Ni制成时，产生的金属化层128将由NiGe制成。金属化层128的示例性材料包括但不限于NiGe、NiSiGe、CoInAs、TiInGaAs、TiGe、Ni2Ge、NiGe2、TiGe2、Ti2Ge、NiInAs、TiInAs、Ni2InAs、Ti2InAs、Co2InAs、NiGaAs、Ni2GaAs、TiGaAs、CoGaAs等。
如图1K所示，根据一些实施例，在形成金属化层128之后，实施蚀刻工艺129以去除金属层126的未反应部分。在一些实施例中，在从约20℃至约150℃的范围内的温度下实施该蚀刻工艺。在一些实施例中，蚀刻工艺129包括使用蚀刻溶剂。
在一些实施例中，在蚀刻工艺129中使用的蚀刻溶剂包括(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。在一些实施例中，蚀刻溶剂包括H2SO4和碳酸丙烯酯。该蚀刻溶剂对未反应的金属层126和金属化层128与源极/漏极结构124具有良好的选择性。即，通过使用蚀刻溶剂，可以去除未反应的金属层126，但是将不去除金属化层128与源极/漏极结构124。此外，蚀刻溶剂是安全和绿色的(例如，环保型)并且可以容易地获得。
在一些实施例中，蚀刻溶剂中的第一组分与第二组分的体积比在从约0.05:100至约1:10的范围内。在一些实施例中，在蚀刻工艺129中使用的蚀刻溶剂包括0.05％(体积)至10％(体积)的第一组分和90％(体积)至99.5％(体积)的第二组分。如果蚀刻溶剂包含太多第一组分，则蚀刻工艺129期间的选择性可能较差并且可能在蚀刻工艺129期间腐蚀源极/漏极结构。另一方面，如果蚀刻溶剂包含太少第一组分，则Ni蚀刻速率将随着第一组分较少而减小。
在一些实施例中，在蚀刻工艺129中使用的蚀刻溶剂包括(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合；和(c)第三组分，包括H2O2或臭氧。
如上所述，蚀刻溶剂对未反应的金属层126和金属化层128与源极/漏极结构124具有良好的选择性。此外，如图1K所示，根据一些实施例，当蚀刻溶剂还包括诸如H2O2的第三组分时，在源极/漏极结构124的侧壁上形成氧化物膜130。在一些实施例中，氧化物膜130的厚度在从约0.2nm至约2nm的范围内。此外，根据一些实施例，在去除未反应的金属层126之后，也在金属化层128上方形成氧化物膜130。
在一些实施例中，蚀刻溶剂中的第一组分与第三组分的体积比在从约0.05:0.0001至约1:0.1的范围内。在一些实施例中，蚀刻溶剂中的第一组分与第二组分和第三组分的体积比在从约0.05:100:0.0001至约1:10:0.1的范围内。在一些实施例中，蚀刻溶剂包括0.05％(体积)至1％(体积)的第一组分、89％(体积)至99.9499％(体积)的第二组分和0.0001％(体积)至0.1％(体积)的第三组分。
如果蚀刻溶剂包含太多第三组分，则对金属层126和金属化层128的蚀刻选择性变差。另一方面，如果蚀刻溶剂包含太少第三组分，则氧化物膜130可能仅形成在源极/漏极结构124的一些表面上，而不形成在源极/漏极结构124的所有暴露表面上，并且因此源极/漏极结构腐蚀的风险可能增大。
如图1L所示，根据一些实施例，在金属化层128上方形成氧化物膜130的实施例中，实施清洗工艺以去除形成在金属化层128上方的氧化物膜130。在一些实施例中，清洗工艺是Ar溅射工艺。在一些实施例中，清洗工艺是湿蚀刻工艺。如图1L所示，根据一些实施例，通过清洗工艺去除形成在金属化层128上方的氧化物膜130以及形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130。如图1L所示，在去除氧化物膜130之后，在源极/漏极结构124的底部124b的侧壁处形成凹痕125。
然而，应该注意，在一些其他实施例中，通过清洗工艺去除形成在金属化层128上方的氧化物膜130，但是不去除形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130。在这些情况下，氧化物膜130留在源极/漏极结构124的凹痕125中。
接下来，如图1M所示，根据一些实施例，形成层间介电(ILD)层132以覆盖衬底102上方的源极/漏极结构124。层间介电层132可以包括由多种介电材料制成的多层，多种介电材料诸如氧化硅、氮化硅、氮氧化硅、正硅酸乙酯(TEOS)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、低k介电材料和/或其他适用的介电材料。低k介电材料的实例包括但不限于氟化硅酸盐玻璃(FSG)、碳掺杂的氧化硅、氟化非晶碳、双苯并环丁烯(BCB)或聚酰亚胺。可以通过化学汽相沉积(CVD)、物理汽相沉积(PVD)、原子层沉积(ALD)、旋涂或其他适用的工艺形成层间介电层132。
如图1M所示，根据一些实施例，在形成层间介电(ILD)层132之后，穿过层间介电层132形成接触件134。可以通过在源极/漏极结构124上方的层间介电层132中形成接触沟槽以及由导电材料填充接触沟槽来形成接触件134。
在一些实施例中，用于制造接触件134的导电材料包括铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、硅化镍(NiSi)、硅化钴(CoSi)、碳化钽(TaC)、氮硅化钽(TaSiN)、碳氮化碳(TaCN)、铝化钛(TiAl)、氮铝化钛(TiAlN)、其他适用的导电材料或它们的组合。在一些实施例中，接触件134包括氮化钛层和形成在氮化钛层上方的钨。
此外，接触件134还可以包括衬垫和/或阻挡层。例如，可以在接触沟槽的侧壁和底部上形成衬垫(未示出)。衬垫可以是正硅酸乙酯(TEOS)或氮化硅，但是可以可选地使用其他适用的电介质。可以使用等离子体增强化学汽相沉积(PECVD)工艺形成衬垫，但是可以可选地使用诸如物理汽相沉积或热工艺的其他适用的工艺。阻挡层(未示出)可以形成在衬垫(如果存在)上方并且可以覆盖开口的侧壁和底部。可以使用诸如化学汽相沉积(CVD)、物理汽相沉积(PVD)、等离子体增强CVD(PECVD)、等离子体增强物理汽相沉积(PEPVD)、原子层沉积(ALD)或任何其他适用的沉积工艺的工艺形成阻挡层。阻挡层可以由氮化钽制成，但是也可以使用诸如钽、钛、氮化钛等的其他材料。
图2A至图2F是根据一些实施例的形成半导体结构100b的各个阶段的截面图。用于形成半导体结构100b的方法和材料与图1A-1至图1M中示出的用于形成半导体结构100a的那些方法和材料相似或相同，并且本文中不重复相同或相似的方法和材料。
更具体地，图1A-1至图1H-2中示出以及先前描述的方法和材料也可以用于形成半导体结构100b。然而，如图2A所示，根据一些实施例，在形成源极/漏极结构124(如图1H-2所示)之后但是在形成金属层126之前，形成层间介电层132以覆盖衬底102上方的源极/漏极结构124。
此外，如图2A所示，根据一些实施例，在源极/漏极结构124上方的层间介电层132中形成接触沟槽226，从而通过接触沟槽226暴露源极/漏极结构124。可以通过蚀刻工艺形成接触沟槽226。
如图2B所示，根据一些实施例，在形成接触沟槽226以暴露源极/漏极结构124之后，在源极/漏极结构124上方形成金属层126。在一些实施例中，通过在接触沟槽226中沉积金属材料形成金属层126，并且因此金属层126形成在源极/漏极结构124的顶部124a上方，但是不形成在源极/漏极结构124下方的部分绝缘层112上方。
在源极/漏极结构124上方形成金属层126之后，实施与图1J至图1L中示出以及先前描述的那些工艺类似的工艺。更具体地，如图2C所示，根据一些实施例，实施退火工艺以形成金属化层128。
如图2D所示，根据一些实施例，在形成金属化层128之后，实施蚀刻工艺129以去除金属层126的未反应部分。如先前所述的，根据一些实施例，蚀刻工艺129包括使用蚀刻溶剂，蚀刻溶剂包括诸如H2SO4的第一组分、诸如碳酸丙烯酯的第二组分以及诸如H2O2的第三组分。如图2D所示，根据一些实施例，当蚀刻溶剂包括第三组分时，在源极/漏极结构124的侧壁上以及金属化层128上方形成氧化物膜130。
如图2E所示，根据一些实施例，在金属化层128上方形成氧化物膜130的实施例中，实施清洗工艺以去除形成在金属化层128上方的氧化物膜130。在一些实施例中，清洗工艺是Ar溅射工艺。如图2E所示，根据一些实施例，虽然通过清洗工艺去除形成在金属化层128上方的氧化物膜130，但是不通过清洗工艺去除形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130。
如图2F所示，根据一些实施例，在去除形成在金属化层128上方的氧化物膜130之后，导电材料用于填充接触沟槽226，从而使得在接触沟槽226中形成接触件134。如图2F所示，根据一些实施例，接触件134与形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130直接接触。
图3是根据一些实施例的半导体结构100c的截面图。除了去除形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130之外，半导体结构100c类似于图2F中示出的半导体结构100b。
更具体地，图2A至图2D中示出以及先前描述的方法和材料也可以用于形成半导体结构100c。然而，实施蚀刻工艺129之后，实施清洗工艺以去除形成在金属化层128上方的氧化物膜130以及形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130。在一些实施例中，清洗工艺是湿蚀刻工艺。
如图3所示，在去除形成在源极/漏极结构124的底部124b的侧壁上的氧化物膜130的实施例，接触件134与源极/漏极结构124的底部124b直接接触。此外，源极/漏极结构124在底部124b处具有凹痕125。
应该注意，虽然图1A-1至图3中示出的半导体结构是鳍式场效应晶体管(FinFET)，本发明实施例的概念不旨在限制。即，诸如蚀刻工艺129的以上描述的方法和材料也可以用于形成平面金属氧化物半导体场效应晶体管(平面MOSFET)或纳米线场效应晶体管。
图4是根据一些实施例的纳米线场效应晶体管结构400的截面图。纳米线场效应晶体管结构400包括纳米线结构410，并且纳米线结构410包括源极结构424’和漏极结构424”。在一些实施例中，漏极结构424”具有与图2F中示出的源极/漏极结构124类似的金刚石形结构。在一些实施例中，源极结构424’和漏极结构424”是纳米线结构410中的凸起的源极/漏极结构。
此外，漏极结构424”具有顶部424”a和底部424”b。根据一些实施例，在漏极结构424”的顶部424”a上方形成金属化层428。金属化层428可以与先前描述的金属化层128相同或相似。例如，也可以通过在漏极结构424”上方形成金属层、使金属层退火、通过使用蚀刻溶剂去除未反应的金属层来形成金属化层428。用于去除未反应的金属层的蚀刻溶剂可以与先前描述的蚀刻工艺129中使用的蚀刻溶剂相同。
此外，根据一些实施例，在漏极结构424”的底部424”b的侧壁上方形成氧化物膜430。氧化物膜430可以与氧化物膜130相同或相似。
如图4所示，根据一些实施例，在形成金属化层428之后，在漏极结构424”上方的金属化层428上方形成接触件438。接触件438可以与先前描述的接触件134相同或相似。在一些实施例中，接触件438是漏极焊盘。
如图4所示，纳米线场效应晶体管结构400还包括邻近源极结构424’形成的源极间隔件440和诸如硅化物的源极金属化层442。此外，定位在源极结构424’和漏极结构424”之间的纳米线结构410的沟道区由中间层444、高k介电层446和金属栅极结构448围绕。邻近漏极结构424”形成漏极间隔件450，并且邻近金属栅极结构448形成栅极间隔件452。
应该注意，为了清楚的目的，已经简化了图1A-1至图4以更好地说明本发明实施例的概念。可以将额外的部件添加至半导体结构100a至100c以及纳米线场效应晶体管结构400，并且在其他实施例中，可以代替或消除下面描述的一些部件。
如先前所述的，根据一些实施例，蚀刻工艺129用于去除未反应的金属层126，并且蚀刻工艺129包括使用蚀刻溶剂。在蚀刻工艺129中使用的蚀刻溶剂对金属层126(例如，Ni层)和源极/漏极结构124(例如，Ge结构)具有良好的选择性。此外，蚀刻溶剂可以抑制源极/漏极结构124的腐蚀。
更具体地，如果HCl(aq.)用于去除以上描述的未反应的金属层，则当诸如Ge/NiGe或SiGe/NiSiGe的两种不相似的金属或半导体材料暴露时，可能发生电化学腐蚀。然而，先前描述的并且在蚀刻工艺129中使用的蚀刻溶剂可以抑制腐蚀。
此外，根据一些实施例，形成氧化物膜130。氧化物膜130可以视为用于源极/漏极结构124的钝化层。因此，不需要用于在源极/漏极结构124的底部124b处形成保护层的额外的工艺。
然而，诸如GeO2膜的氧化物膜趋于在大多数可以用作蚀刻试剂的酸溶液中溶解。如果氧化物膜保持溶解在酸溶液中，则将腐蚀并且损坏源极/漏极结构。因此，在蚀刻工艺129中使用的蚀刻溶剂是质子惰性的并且没有氢键网络，从而使得为氧离子的氧化物膜在蚀刻溶剂中将具有低溶解度。例如，蚀刻溶剂包括相对较大量的第二组分，诸如碳酸丙烯酯(PC)，并且氧化物膜130在PC中将具有低溶解度。此外，PC也可以使诸如Ni2+的金属离子稳定并且防止在蚀刻溶剂中形成分解反应产物。
此外，在不实施复杂的工艺或不使用不常用的化学物质的情况下，可以容易地在原始制造工艺中实施蚀刻工艺129。因此，可以降低制造成本。
提供了用于形成半导体结构的实施例。该半导体结构包括源极/漏极结构、形成在源极/漏极结构上方的金属化层以及形成在金属化层上方的接触件。通过在源极/漏极结构上方形成金属层、使金属层退火以及去除未反应的金属层来形成金属化层。通过使用蚀刻溶剂的蚀刻工艺去除未反应的金属层，该蚀刻溶剂包括诸如H2SO4的第一组分和诸如碳酸丙烯酯的第二组分。蚀刻溶剂对金属层和源极/漏极结构具有良好的选择性并且可以防止源极/漏极结构的腐蚀。
在一些实施例中，提供了一种用于制造半导体结构的方法。用于制造半导体结构的方法包括在衬底中形成源极/漏极结构以及在源极/漏极结构上方形成金属层。用于制造半导体结构的方法还包括实施退火工艺，从而使得部分金属层与源极/漏极结构反应，以在源极/漏极结构上形成金属化层。用于制造半导体结构的方法还包括实施蚀刻工艺以去除金属化层上的金属层的未反应的部分，以及在金属化层上方形成接触件。此外，蚀刻工艺包括使用蚀刻溶剂，并且蚀刻溶剂包括(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
在一些实施例中，提供了一种用于制造半导体结构的方法。用于制造半导体结构的方法包括在衬底上方形成具有顶部和底部的凸起的源极/漏极结构以及在凸起的源极/漏极结构的顶部上方形成金属层。用于制造半导体结构的方法还包括实施退火工艺，从而使得部分金属层与凸起的源极/漏极结构的顶部反应以形成金属化层。用于制造半导体结构的方法还包括实施蚀刻工艺以去除金属化层上的金属层的未反应的部分，以及在金属化层上方形成接触件。此外，蚀刻工艺包括使用蚀刻溶剂，并且蚀刻溶剂包括(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
在一些实施例中，提供了一种半导体结构。该半导体结构包括衬底以及形成在衬底上方的具有顶部和底部的凸起的源极/漏极结构。该半导体结构还包括形成在凸起的源极/漏极结构的顶部上方的金属化层以及覆盖金属化膜(film)的接触件。此外，凸起的源极/漏极结构在底部处具有凹痕。
实例1
提供了由Si制成的毯状晶圆。通过外延生长工艺在毯状晶圆上方形成Ge层。在形成Ge层之后，在Ge层上沉积Ni层。对Ni层实施退火工艺以形成NiGe层。在退火工艺之后，在70℃下实施蚀刻工艺以去除未反应的Ni层。蚀刻工艺包括使用蚀刻溶剂，蚀刻溶剂包括体积比为100:1:10000的H2SO4、H2O2和碳酸丙烯酯。
图5A至图5C是在形成NiGe层之后的晶圆的同步加速器辐射光发射光谱(SPRES)。更具体地，图5A示出了Ge3d的结合能，图5B示出了O1s的能量损失，并且图5C示出了价带(VB)谱。图5A中的Ge4+组分表明，GeO2成功地形成在Ge表面上。此外，如图5B和图5C所示，GeO2的带隙和GeO2/Ge的价带偏移分别为5.4eV和4.0eV。即，在蚀刻工艺之后，成功地去除了未反应的Ni，并且在Ge层上形成GeO2。
对比实例
提供了由Si制成的毯状晶圆。通过外延生长工艺在毯状晶圆上方形成Ge层。在形成Ge层之后，在Ge层上沉积Ni层。对Ni层实施退火工艺以形成NiGe层。在退火工艺之后，在70℃下实施蚀刻工艺以去除未反应的Ni层。蚀刻工艺包括使用蚀刻溶剂，蚀刻溶剂包括由水稀释的1％的H2SO4。
实例2
提供了由Si制成的毯状晶圆。通过外延生长工艺在毯状晶圆上方形成Ge层。在形成Ge层之后，在Ge层上沉积Ni层。对Ni层实施退火工艺以形成NiGe层。在退火工艺之后，在70℃下实施蚀刻工艺以去除未反应的Ni层。蚀刻工艺包括使用蚀刻溶剂，蚀刻溶剂包括由碳酸丙烯酯稀释的1％的H2SO4。
图6A和图6B分别示出了实例2和对比实例中的Ge和NiGe的动电位的极化曲线。Ag/AgCl用作参考电极。如图6A和图6B所示，实例2(即，H2SO4/PC混合物)示出的良好抑制的阳极电流表明，抑制的材料损失小于0.5nm。另一方面，在对比实例(即，H2SO4/H2O混合物)中已经观察到增大的电流。
此外，开路电位(OCP)和OCP+0.5V之间计算的材料损失量大于10nm。在电流下降点处，材料被完全蚀刻。因此，实例2的包括PC的蚀刻溶剂比对比实例显示出更好的蚀刻能力。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明实施例的方面。本领域技术人员应该理解，他们可以容易地使用本发明实施例作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明实施例的精神和范围，并且在不背离本发明实施例的精神和范围的情况下，本文中他们可以做出多种变化、替换以及改变。
为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种用于制造半导体结构的方法，包括：在衬底中形成源极/漏极结构；在所述源极/漏极结构上方形成金属层；实施退火工艺，从而使得部分所述金属层与所述源极/漏极结构反应，以在所述源极/漏极结构上形成金属化层；实施蚀刻工艺以去除所述金属化层上的所述金属层的未反应的部分；以及在所述金属化层上方形成接触件，其中，所述蚀刻工艺包括使用蚀刻溶剂，并且所述蚀刻溶剂包括：(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂中的所述第一组分和所述第二组分的体积比在从约0.05:100至约1:10的范围内。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧；其中，所述蚀刻溶剂中的所述第一组分与所述第三组分的体积比在从约0.05:0.0001至约1:0.1的范围内。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧；其中，所述蚀刻溶剂中的所述第一组分与所述第二组分与所述第三组分的体积比在从约0.05:10:0.0001至约1:10:0.1的范围内。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧；其中，在所述蚀刻工艺之后，在所述源极/漏极结构的侧壁上形成氧化物膜。
在上述用于制造半导体结构的方法中，其中，所述源极/漏极结构是在所述衬底上方的鳍结构中形成的凸起的源极/漏极结构。
在上述用于制造半导体结构的方法中，其中，所述源极/漏极结构是在所述衬底上方的纳米线结构中形成的凸起的源极/漏极结构。
在上述用于制造半导体结构的方法中，其中，在从约20℃至约150℃的温度范围内实施所述蚀刻工艺。
根据本发明的另一些实施例，提供了一种用于制造半导体结构的方法，包括：在衬底上方形成具有顶部和底部的凸起的源极/漏极结构；在所述凸起的源极/漏极结构的所述顶部上方形成金属层；实施退火工艺，从而使得部分所述金属层与所述凸起的源极/漏极结构的所述顶部反应以形成金属化层；实施蚀刻工艺以去除所述金属化层上的所述金属层的未反应的部分；以及在所述金属化层上方形成接触件，其中，所述蚀刻工艺包括使用蚀刻溶剂，并且所述蚀刻溶剂包括：(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂中的所述第一组分与所述第二组分的体积比在从约0.05:100至约1:10的范围内。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧，其中，所述蚀刻溶剂中的所述第一组分与所述第三组分的体积比在从约0.05:0.0001至约1:0.1的范围内。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧，其中，所述蚀刻溶剂中的所述第一组分与所述第三组分的体积比在从约0.05:0.0001至约1:0.1的范围内；其中，在所述凸起的源极/漏极结构的所述底部的侧壁上形成氧化物膜。
在上述用于制造半导体结构的方法中，其中，所述蚀刻溶剂还包括：(c)第三组分，包括H2O2或臭氧，其中，所述蚀刻溶剂中的所述第一组分与所述第三组分的体积比在从约0.05:0.0001至约1:0.1的范围内；其中，在从约20℃至约150℃的温度范围内实施所述蚀刻工艺。
根据本发明的又一些实施例，提供了一种半导体结构，包括：衬底；凸起的源极/漏极结构，形成在所述衬底上方并且具有顶部和底部；金属化层，形成在所述凸起的源极/漏极结构的所述顶部上方；以及接触件，覆盖所述金属化层，其中，所述凸起的源极/漏极结构在所述底部处具有凹痕。
在上述半导体结构中，还包括：氧化物膜，形成在所述凸起的源极/漏极结构的所述底部的侧壁上。
在上述半导体结构中，还包括：氧化物膜，形成在所述凸起的源极/漏极结构的所述底部的侧壁上；其中，所述接触件与所述氧化物膜直接接触。
在上述半导体结构中，其中，所述接触件与所述凸起的源极/漏极结构的所述底部直接接触。
在上述半导体结构中，其中，所述凸起的源极/漏极结构形成在所述衬底上方的鳍结构中。
在上述半导体结构中，其中，所述凸起的源极/漏极结构形成在所述衬底上方的纳米线结构中。

Claims (10)

1.一种用于制造半导体结构的方法，包括：
在衬底中形成源极/漏极结构；
在所述源极/漏极结构上方形成金属层；
实施退火工艺，从而使得部分所述金属层与所述源极/漏极结构反应，以在所述源极/漏极结构上形成金属化层；
实施蚀刻工艺以去除所述金属化层上的所述金属层的未反应的部分；以及
在所述金属化层上方形成接触件，
其中，所述蚀刻工艺包括使用蚀刻溶剂，并且所述蚀刻溶剂包括：
(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和
(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
2.根据权利要求1所述的用于制造半导体结构的方法，其中，所述蚀刻溶剂中的所述第一组分和所述第二组分的体积比在从约0.05:100至约1:10的范围内。
3.根据权利要求1所述的用于制造半导体结构的方法，其中，所述蚀刻溶剂还包括：
(c)第三组分，包括H2O2或臭氧。
4.根据权利要求3所述的用于制造半导体结构的方法，其中，所述蚀刻溶剂中的所述第一组分与所述第三组分的体积比在从约0.05:0.0001至约1:0.1的范围内。
5.根据权利要求3所述的用于制造半导体结构的方法，其中，所述蚀刻溶剂中的所述第一组分与所述第二组分与所述第三组分的体积比在从约0.05:10:0.0001至约1:10:0.1的范围内。
6.根据权利要求3所述的用于制造半导体结构的方法，其中，在所述蚀刻工艺之后，在所述源极/漏极结构的侧壁上形成氧化物膜。
7.根据权利要求1所述的用于制造半导体结构的方法，其中，所述源极/漏极结构是在所述衬底上方的鳍结构中形成的凸起的源极/漏极结构。
8.根据权利要求1所述的用于制造半导体结构的方法，其中，所述源极/漏极结构是在所述衬底上方的纳米线结构中形成的凸起的源极/漏极结构。
9.一种用于制造半导体结构的方法，包括：
在衬底上方形成具有顶部和底部的凸起的源极/漏极结构；
在所述凸起的源极/漏极结构的所述顶部上方形成金属层；
实施退火工艺，从而使得部分所述金属层与所述凸起的源极/漏极结构的所述顶部反应以形成金属化层；
实施蚀刻工艺以去除所述金属化层上的所述金属层的未反应的部分；以及
在所述金属化层上方形成接触件，
其中，所述蚀刻工艺包括使用蚀刻溶剂，并且所述蚀刻溶剂包括：
(a)第一组分，包括H2SO4、HCl、HF、H3PO4或NH4OH；和
(b)第二组分，包括碳酸丙烯酯(PC)、碳酸亚乙酯(EC)、碳酸二乙酯(DEC)、乙腈或它们的组合。
10.一种半导体结构，包括：
衬底；
凸起的源极/漏极结构，形成在所述衬底上方并且具有顶部和底部；
金属化层，形成在所述凸起的源极/漏极结构的所述顶部上方；以及
接触件，覆盖所述金属化层，
其中，所述凸起的源极/漏极结构在所述底部处具有凹痕。
CN201510530224.8A 2014-08-29 2015-08-26 源极/漏极结构上方具有接触件的半导体结构及其形成方法 Active CN105390535B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462043836P 2014-08-29 2014-08-29
US62/043,836 2014-08-29
US14/525,888 2014-10-28
US14/525,888 US9385197B2 (en) 2014-08-29 2014-10-28 Semiconductor structure with contact over source/drain structure and method for forming the same

Publications (2)

Publication Number Publication Date
CN105390535A true CN105390535A (zh) 2016-03-09
CN105390535B CN105390535B (zh) 2018-08-28

Family

ID=55403464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510530224.8A Active CN105390535B (zh) 2014-08-29 2015-08-26 源极/漏极结构上方具有接触件的半导体结构及其形成方法

Country Status (4)

Country Link
US (4) US9385197B2 (zh)
KR (1) KR101882055B1 (zh)
CN (1) CN105390535B (zh)
TW (1) TWI613731B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110240906A (zh) * 2018-03-07 2019-09-17 中国科学院苏州纳米技术与纳米仿生研究所 Iii-v族半导体刻蚀液及其制备方法和应用
CN110556417A (zh) * 2018-05-30 2019-12-10 台湾积体电路制造股份有限公司 在源极/漏极区中形成凹槽的方法和由此形成的器件

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10032912B2 (en) 2014-12-31 2018-07-24 Stmicroelectronics, Inc. Semiconductor integrated structure having an epitaxial SiGe layer extending from silicon-containing regions formed between segments of oxide regions
US9929242B2 (en) * 2015-01-12 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9530869B2 (en) * 2015-03-10 2016-12-27 Globalfoundries Inc. Methods of forming embedded source/drain regions on finFET devices
US9548361B1 (en) 2015-06-30 2017-01-17 Stmicroelectronics, Inc. Method of using a sacrificial gate structure to make a metal gate FinFET transistor
US9679899B2 (en) 2015-08-24 2017-06-13 Stmicroelectronics, Inc. Co-integration of tensile silicon and compressive silicon germanium
US9564358B1 (en) * 2015-09-09 2017-02-07 International Business Machines Corporation Forming reliable contacts on tight semiconductor pitch
US9947755B2 (en) * 2015-09-30 2018-04-17 International Business Machines Corporation III-V MOSFET with self-aligned diffusion barrier
US9722079B2 (en) * 2015-10-15 2017-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fin-type field effect transistor structure and manufacturing method thereof
US10032884B2 (en) 2015-10-22 2018-07-24 International Business Machines Corporation Unmerged epitaxial process for FinFET devices with aggressive fin pitch scaling
TWI707403B (zh) * 2016-01-06 2020-10-11 聯華電子股份有限公司 半導體元件及其製作方法
CN106952909B (zh) * 2016-01-06 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP6656082B2 (ja) * 2016-05-19 2020-03-04 東京エレクトロン株式会社 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
US9870926B1 (en) 2016-07-28 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9647120B1 (en) 2016-10-19 2017-05-09 International Business Machines Corporation Vertical FET symmetric and asymmetric source/drain formation
US10998270B2 (en) 2016-10-28 2021-05-04 Intel Corporation Local interconnect for group IV source/drain regions
US10008497B2 (en) 2016-11-29 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
DE102017124779A1 (de) 2016-12-30 2018-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und ihr Herstellungsverfahren
US10297690B2 (en) * 2016-12-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a contact structure for a FinFET semiconductor device
US10982335B2 (en) * 2018-11-15 2021-04-20 Tokyo Electron Limited Wet atomic layer etching using self-limiting and solubility-limited reactions
KR20210042222A (ko) 2019-10-08 2021-04-19 삼성전자주식회사 반도체 소자
US11380768B2 (en) * 2020-05-28 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11515165B2 (en) 2020-06-11 2022-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11915941B2 (en) 2021-02-11 2024-02-27 Tokyo Electron Limited Dynamically adjusted purge timing in wet atomic layer etching
US20220278197A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
CN113394269A (zh) * 2021-06-10 2021-09-14 上海集成电路制造创新中心有限公司 源漏接触金属的工艺方法、器件及其制备方法
US11802342B2 (en) 2021-10-19 2023-10-31 Tokyo Electron Limited Methods for wet atomic layer etching of ruthenium
US11866831B2 (en) 2021-11-09 2024-01-09 Tokyo Electron Limited Methods for wet atomic layer etching of copper

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113027A1 (en) * 2011-11-09 2013-05-09 Wen-Tai Chiang Metal Oxide Semiconductor Transistor and Manufacturing Method Thereof
US20140065782A1 (en) * 2012-08-30 2014-03-06 Chih Wei Lu Method of making a finfet device
CN103915483A (zh) * 2012-12-28 2014-07-09 瑞萨电子株式会社 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204791A (ja) * 1997-11-17 1999-07-30 Toshiba Corp 半導体装置及びその製造方法
US6562726B1 (en) * 1999-06-29 2003-05-13 Micron Technology, Inc. Acid blend for removing etch residue
JPWO2005019499A1 (ja) 2003-08-20 2006-10-19 ダイキン工業株式会社 金属変質層の除去液及び金属変質層の除去方法
US6972253B2 (en) 2003-09-09 2005-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming dielectric barrier layer in damascene structure
JP5015533B2 (ja) * 2006-09-22 2012-08-29 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7820552B2 (en) * 2007-03-13 2010-10-26 International Business Machines Corporation Advanced high-k gate stack patterning and structure containing a patterned high-k gate stack
US8278191B2 (en) * 2009-03-31 2012-10-02 Georgia Tech Research Corporation Methods and systems for metal-assisted chemical etching of substrates
KR101220522B1 (ko) * 2010-08-23 2013-01-18 한국표준과학연구원 다공성 다층 금속박막을 이용한 실리콘 나노선 어레이 제조방법
US8241971B2 (en) * 2009-09-17 2012-08-14 International Business Machines Corporation MOSFET with a nanowire channel and fully silicided (FUSI) wrapped around gate
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8362575B2 (en) * 2009-09-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling the shape of source/drain regions in FinFETs
JP5255009B2 (ja) 2010-02-26 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US8263451B2 (en) * 2010-02-26 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy profile engineering for FinFETs
US8609495B2 (en) 2010-04-08 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid gate process for fabricating finfet device
US8421159B2 (en) 2010-08-02 2013-04-16 International Business Machines Corporation Raised source/drain field effect transistor
US8389397B2 (en) 2010-09-14 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing UBM undercut in metal bump structures
US8524570B2 (en) 2010-09-27 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for improving gate contact
JP5279807B2 (ja) 2010-12-08 2013-09-04 株式会社東芝 半導体装置およびその製造方法
CN102832126A (zh) * 2011-06-13 2012-12-19 中国科学院微电子研究所 一种半导体结构及其制造方法
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US9059024B2 (en) 2011-12-20 2015-06-16 Intel Corporation Self-aligned contact metallization for reduced contact resistance
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8847293B2 (en) 2012-03-02 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure for semiconductor device
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US8866195B2 (en) 2012-07-06 2014-10-21 Taiwan Semiconductor Manufacturing Co., Ltd. III-V compound semiconductor device having metal contacts and method of making the same
US9136383B2 (en) 2012-08-09 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9859429B2 (en) 2013-01-14 2018-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of fabricating same
KR102049774B1 (ko) * 2013-01-24 2019-11-28 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8853025B2 (en) 2013-02-08 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET/tri-gate channel doping for multiple threshold voltage tuning
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9006071B2 (en) * 2013-03-27 2015-04-14 International Business Machines Corporation Thin channel MOSFET with silicide local interconnect
KR20150000546A (ko) * 2013-06-24 2015-01-05 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9093298B2 (en) 2013-08-22 2015-07-28 Texas Instruments Incorporated Silicide formation due to improved SiGe faceting
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9177805B2 (en) * 2014-01-28 2015-11-03 GlobalFoundries, Inc. Integrated circuits with metal-insulator-semiconductor (MIS) contact structures and methods for fabricating same
US9490129B2 (en) * 2014-05-08 2016-11-08 GlobalFoundries, Inc. Integrated circuits having improved gate structures and methods for fabricating same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113027A1 (en) * 2011-11-09 2013-05-09 Wen-Tai Chiang Metal Oxide Semiconductor Transistor and Manufacturing Method Thereof
US20140065782A1 (en) * 2012-08-30 2014-03-06 Chih Wei Lu Method of making a finfet device
CN103915483A (zh) * 2012-12-28 2014-07-09 瑞萨电子株式会社 具有被改造以减少漏电流的沟道芯部的场效应晶体管及制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110240906A (zh) * 2018-03-07 2019-09-17 中国科学院苏州纳米技术与纳米仿生研究所 Iii-v族半导体刻蚀液及其制备方法和应用
CN110556417A (zh) * 2018-05-30 2019-12-10 台湾积体电路制造股份有限公司 在源极/漏极区中形成凹槽的方法和由此形成的器件
CN110556417B (zh) * 2018-05-30 2022-10-28 台湾积体电路制造股份有限公司 在源极/漏极区中形成凹槽的方法和由此形成的器件

Also Published As

Publication number Publication date
US10056472B2 (en) 2018-08-21
US20160064483A1 (en) 2016-03-03
TWI613731B (zh) 2018-02-01
US10854736B2 (en) 2020-12-01
CN105390535B (zh) 2018-08-28
US20180374936A1 (en) 2018-12-27
US9385197B2 (en) 2016-07-05
KR101882055B1 (ko) 2018-07-25
KR20160026663A (ko) 2016-03-09
US11600716B2 (en) 2023-03-07
US20160254370A1 (en) 2016-09-01
TW201608640A (zh) 2016-03-01
US20210083078A1 (en) 2021-03-18

Similar Documents

Publication Publication Date Title
US11600716B2 (en) Method for forming semiconductor structure with contact over source/drain structure
US9324820B1 (en) Method for forming semiconductor structure with metallic layer over source/drain structure
CN106158931B (zh) 半导体结构及其制造方法
KR20190024625A (ko) 반도체 디바이스 및 방법
CN104835780A (zh) 半导体结构及其制造方法
KR20170015055A (ko) 사전 퇴적 처리와 원자층 증착（ａｌｄ）공정 및 이에 의해 형성된 구조물들
CN105047710A (zh) 用于finfet器件的结构和方法
US10164063B2 (en) Semiconductor structure with protection layer
CN105655392A (zh) 具有设计的轮廓的栅极结构及其形成方法
US11201232B2 (en) Semiconductor structure with metal containing layer
US11031500B2 (en) Gate resistance improvement and method thereof
US9391205B2 (en) Gate last semiconductor structure and method for forming the same
KR102069252B1 (ko) 절연 구조물을 갖는 게이트 구조물 및 이의 제조 방법
US20230402546A1 (en) Semiconductor structure and method for forming the same
US20220271124A1 (en) Semiconductor device structure and method for forming the same
US11676868B2 (en) Selective dual silicide formation
US20230387200A1 (en) Semiconductor structure and method for manufacturing the same
US10157781B2 (en) Method for forming semiconductor structure using polishing process

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant