CN105283957B - 半导体装置、固体摄像装置以及摄像装置 - Google Patents

半导体装置、固体摄像装置以及摄像装置 Download PDF

Info

Publication number
CN105283957B
CN105283957B CN201480030714.5A CN201480030714A CN105283957B CN 105283957 B CN105283957 B CN 105283957B CN 201480030714 A CN201480030714 A CN 201480030714A CN 105283957 B CN105283957 B CN 105283957B
Authority
CN
China
Prior art keywords
substrate
convex block
basal electrode
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480030714.5A
Other languages
English (en)
Other versions
CN105283957A (zh
Inventor
月村光宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of CN105283957A publication Critical patent/CN105283957A/zh
Application granted granted Critical
Publication of CN105283957B publication Critical patent/CN105283957B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Abstract

该半导体装置具有第一基板、第二基板、连接部以及对准标记。所述连接部具有：第一电极，其配置于所述第一基板；第二电极，其配置于所述第二基板；以及连接凸块，其将所述第一电极与所述第二电极连接。所述对准标记具有：第一标记，其配置于所述第一基板；以及第二标记，其配置于与所述第二基板。所述第一标记的高度和所述第二标记的高度之和与所述第一电极的高度、所述第二电极的高度以及所述连接凸块的高度之和大致相等。

Description

半导体装置、固体摄像装置以及摄像装置
技术领域
本发明涉及连接多张基板而形成的半导体装置、固体摄像装置以及摄像装置。本申请根据2013年6月7日在日本提出的特愿2013-121045号主张优先权，这里引用其内容。
背景技术
近年来，摄像机和电子静止照相机等广泛普及。在这些照相机中使用CCD(ChargeCoupled Device：电荷耦合器件)型或放大型的固体摄像装置。在放大型的固体摄像装置中，被入射光的像素的光电转换部所生成/蓄积的信号电荷被引导到设置于像素的放大部。由放大部放大后的信号从像素输出。在放大型的固体摄像装置中，以二维矩阵状配置有多个这种像素。对于放大型的固体摄像装置，存在例如使用了CMOS(Complementary MetalOxide Semiconductor：互补金属氧化物半导体)晶体管的CMOS型固体摄像装置等。
以往，一般的CMOS型固体摄像装置采用逐行依次读出由排列成二维矩阵状的各像素的光电转换部所生成的信号电荷的方式。在该方式中，由于各像素的光电转换部中的曝光定时由信号电荷的读出的开始和结束所决定，因此，曝光定时根据每行而不同。因此，当使用这种CMOS型固体摄像装置对移动较快的被摄体进行拍摄时，在拍摄到的图像内被摄体会失真。
为了消除该被摄体的失真，提出了用于实现信号电荷的蓄积的同时性的同时摄像功能(全局快门功能)。并且，具有全局快门功能的CMOS型固体摄像装置的用途正在变多。在具有全局快门功能的CMOS型固体摄像装置中，通常为了将光电转换部所生成的信号电荷蓄积至被读出，需要具备具有遮光性的蓄积电容部。在这种以往的CMOS型固体摄像装置中，在同时曝光了所有像素后，各光电转换部所生成的信号电荷在所有像素中同时地传送至各蓄积电容部而被暂时蓄积。所蓄积的信号电荷在规定的读出定时被依次转换成像素信号而读出。
在以往的具有全局快门功能的CMOS型固体摄像装置中，由于需要在同一基板的同一平面上制造光电转换部和蓄积电容部，因此基板面积增大。而且，在直到读出蓄积于蓄积电容部的信号电荷为止的待机期间中，因光引起的噪声、因蓄积电容部所产生的漏电流(暗电流)引起的噪声会导致信号的品质劣化。
在专利文献1中，公开了用于解决该问题的固体摄像装置。该固体摄像装置具有：MOS图像传感器基板，其按照每个单位单元在布线层侧形成有微型焊盘；以及信号处理基板，其在与MOS图像传感器基板的微型焊盘对应的位置的布线层侧形成有微型焊盘。所述MOS图像传感器基板与所述信号处理基板通过微凸块连接。并且，在专利文献2中，公开了防止基板面积增大的方法。在该方法中，使用了将形成有光电转换部的第一基板和形成有多个MOS晶体管的第二基板粘合的固体摄像装置。
现有技术文献
专利文献
专利文献1：日本特开2006-49361号公报
专利文献2：日本特开2010-219339号公报
发明内容
发明要解决的课题
在通过微凸块(以下，记作凸块)等连接构成固体摄像装置等半导体装置的两张基板(例如，上述的MOS图像传感器基板和信号处理基板)的工序的过程中，存在为了防止连接时的偏移而进行基板的对位(对准)的工序(对准工序)。在各基板上设置有被称作对准标记的标记。例如，存在使用了基底电极的对准标记，该基底电极用于形成连接各基板的凸块。
图9示出具有两张基板的半导体装置的主要部分的结构。图9的上侧示出俯视观察设置于半导体装置的对准标记的状态。图9的下侧示出半导体装置的截面。以下，对图9所示的结构进行说明。
图9所示的半导体装置103具有半导体基板101、半导体基板102、连接部110以及对准标记120。半导体基板101的主面(相比侧面表面积相对较大的表面)与半导体基板102的主面彼此相对。半导体基板101与半导体基板102通过连接部110而彼此连接。在半导体装置103是固体摄像装置的情况下，半导体基板101与形成有例如光电转换部的第一基板对应。半导体基板102与形成有例如多个MOS晶体管的第二基板对应。在图9中仅对半导体基板101和半导体基板102的表面附近的一部分进行图示，省略其余部分的图示。
连接部110具有基底电极111、基底电极112以及凸块113。基底电极111形成于半导体基板101的表面。基底电极112形成于半导体基板102的表面。凸块113将基底电极111与基底电极112连接。基底电极111与形成于半导体基板101内的通孔131连接。通孔131在半导体基板101的表面上露出。通孔131露出的部分与基底电极111连接。通孔131与形成于半导体基板101内的未图示的布线层连接。基底电极112与形成于半导体基板102内的通孔132连接。通孔132在半导体基板102的表面上露出。通孔132露出的部分与基底电极112连接。通孔132与形成于半导体基板102内的未图示的布线层连接。通过上述的构造，将半导体基板101与半导体基板102电连接。因此，能够在半导体基板101与半导体基板102之间经由连接部110传送信号。
对准标记120具有形成于半导体基板101的表面的基底电极121和形成于半导体基板102的表面的基底电极122。在俯视观察半导体基板101和半导体基板102的情况下，基底电极121为环状(中空圆状)，基底电极122为圆形形状。在俯视观察半导体基板101和半导体基板102的情况下，基底电极121形成为包围基底电极122的周围。
基底电极121由与构成基底电极111的材料相同的材料构成。基底电极121在形成基底电极111的工序中与基底电极111同时形成。基底电极122由与构成基底电极112的材料相同的材料构成。基底电极122在形成基底电极112的工序中与基底电极112同时形成。基底电极122与形成在半导体基板102内的通孔133连接。通孔133在半导体基板102的表面上露出。通孔133露出的部分与基底电极122连接。通孔133与形成在半导体基板102内的未图示的布线层连接。
在对准工序中，从与半导体基板101连接的半导体基板102的主面的背侧照射IR光(红外光)。在该状态下，通过IR显微镜(红外线显微镜)或者IR照相机(红外线照相机)从与半导体基板102连接的半导体基板101的主面的背侧观察对准标记120。在对准工序中，调整半导体基板101与半导体基板102的水平方向的相对位置，使得基底电极121与基底电极122的间隙的大小在对准标记120内整体相等(换言之，基底电极121与基底电极122之间的距离在对准标记120内整体上相等)。在图9中，基底电极121的内周与基底电极122的外周之间的距离在任何位置都相等，为距离L。通过以基底电极121的内周与基底电极122的外周的距离在基底电极121和基底电极122整体的范围内均匀的方式进行对准，从而对准的精度变得更高。
基底电极121和基底电极122是构成对准标记120的两个标记。基底电极121形成于半导体基板101，基底电极122形成于半导体基板102。在对准工序中，需要能够识别基底电极121和基底电极122这双方。因此，在与半导体基板101和半导体基板102的表面垂直的方向上设定焦点位置，使得焦点对焦在例如基底电极121与基底电极122的中间的位置(图9的虚线D2的位置)。但是，在将焦点位置设定在该位置的情况下，焦点对焦在与配置有基底电极121和基底电极122的位置不同的位置。因此，基底电极121和基底电极122看起来模糊。其结果为，对准的精度容易降低。
本发明的目的在于，提供能够提高对准的精度的半导体装置、固体摄像装置以及摄像装置。
用于解决课题的手段
根据本发明的第一方式，半导体装置具有：第一基板；第二基板；连接部，其将所述第一基板和所述第二基板电连接；以及对准标记，其用于所述第一基板与所述第二基板的对准。所述连接部具有：第一电极，其配置于所述第一基板；第二电极，其配置于所述第二基板；以及连接凸块，其将所述第一电极与所述第二电极连接。所述对准标记具有：第一标记，其配置于所述第一基板；以及第二标记，其在所述第二基板上配置在与所述第一标记的位置对应的位置。所述第一标记的高度和所述第二标记的高度之和与所述第一电极的高度、所述第二电极的高度以及所述连接凸块的高度之和大致相等。
根据本发明的第二方式，在上述第一方式的半导体装置中，所述第二电极的高度和所述连接凸块的高度之和可以与所述第二标记的高度大致相等。
根据本发明的第三方式，在上述第二方式的半导体装置中，所述第一标记可以是配置于所述第一基板的电极。所述第二标记可以是配置于所述第二基板的凸块。
根据本发明的第四方式，在上述第三方式的半导体装置中，在俯视观察所述第一基板和所述第二基板的情况下，所述第一标记可以包围所述第二标记的周围。
根据本发明的第五方式，在上述第三方式的半导体装置中，所述凸块可以与所述第二基板和形成于所述第二基板的表面的基底电极的表面连接。所述基底电极的宽度可以在所述凸块的宽度以下。
根据本发明的第六方式，固体摄像装置具有上述第一方式至上述第五方式中的任意一个方式的半导体装置。所述第一基板具有光电转换元件，该光电转换元件构成为输出与所入射的光量对应的信号。所述第二基板具有处理电路，该处理电路构成为对从所述光电转换元件输出的信号进行处理。
根据本发明的第七方式，固体摄像装置具有上述第三方式至上述第五方式中的任意一个方式的半导体装置。所述第二基板具有光电转换元件，该光电转换元件构成为输出与所入射的光量对应的信号。所述第一基板具有处理电路，该处理电路构成为对从所述光电转换元件输出的信号进行处理。
根据本发明的第八方式，摄像装置具有上述第六方式或上述第七方式的固体摄像装置。
发明效果
根据上述各方式的半导体装置、固体摄像装置以及摄像装置，与第一基板或第二基板的主面垂直的方向上的第一标记的表面的位置与第二标记的表面的位置大致相同。由此，由于能够使焦点对焦到该位置，因此能够提高对准的精度。
附图说明
图1是示出本发明的一个实施方式的半导体装置的主要部分的结构的俯视图和剖视图。
图2A是示出本发明的一个实施方式的半导体装置的连接部和对准标记的制造工序的剖视图。
图2B是示出本发明的一个实施方式的半导体装置的连接部和对准标记的制造工序的剖视图。
图2C是示出本发明的一个实施方式的半导体装置的连接部和对准标记的制造工序的剖视图。
图2D是示出本发明的一个实施方式的半导体装置的连接部和对准标记的制造工序的剖视图。
图3是本发明的一个实施方式的半导体装置的对准工序中的所述半导体装置的剖视图。
图4是构成本发明的一个实施方式的半导体装置的半导体基板的俯视图。
图5是示出本发明的一个实施方式的摄像装置的结构的框图。
图6是示出本发明的一个实施方式的半导体装置的主要部分的结构的俯视图和剖视图。
图7是示出本发明的一个实施方式的半导体装置的主要部分的结构的俯视图和剖视图。
图8是示出本发明的一个实施方式的半导体装置的主要部分的结构的俯视图和剖视图。
图9是示出以往的半导体装置的主要部分的结构的俯视图和剖视图。
图10是以往的半导体装置的对准工序中的所述半导体装置的剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。以下，对具有两张基板、将这些基板电连接的连接部以及用于这些基板的对准的对准标记的半导体装置的例子进行说明。本实施方式的半导体装置是能够在两张基板间经由连接部交换信号的装置。本实施方式的半导体装置例如是具有光电转换元件且进行被摄体的摄像的固体摄像装置。
图1示出本实施方式的半导体装置的主要部分的结构。图1的上侧的图示出俯视观察设置在半导体装置上的对准标记的状态。图1的下侧的图示出半导体装置的截面。以下，对图1所示的结构进行说明。
本实施方式的半导体装置3具有半导体基板(第一基板、第二基板)1、半导体基板(第一基板、第二基板)2、连接部10以及对准标记20。半导体基板1和半导体基板2由硅等包含半导体的材料构成。半导体基板1的主面与半导体基板2的主面彼此相对。半导体基板1与半导体基板2被连接部10连接。在半导体装置3是固体摄像装置的情况下，半导体基板1与形成有例如光电转换部的第一基板对应。半导体基板2与形成有例如多个MOS晶体管的第二基板对应。在半导体基板1和半导体基板2上分别形成有多层将配置于基板的电路电连接的布线层。不同的层的布线层之间经由通孔或者过孔进行连接。在图1中仅对半导体基板1和半导体基板2的表面附近的一部分进行图示，省略了其余部分的图示(关于图3、图6至图8也相同)。
连接部10具有基底电极(第一电极、第二电极)11、基底电极(第一电极、第二电极)12以及凸块(连接凸块)13。基底电极11形成于半导体基板1的表面。基底电极12形成于半导体基板2的表面。凸块13将基底电极11与基底电极12连接。基底电极11、基底电极12以及凸块13由具有导电性的材料例如金属构成。基底电极11和基底电极12例如形成为薄膜。凸块13例如形成为柱状的结构体。凸块13的上侧的表面与基底电极11的表面连接。凸块13的下侧的表面与基底电极12的表面连接。当在将凸块13形成于基底电极12的表面之后将半导体基板1与半导体基板2彼此连接时，凸块13与基底电极11连接。
基底电极11与形成在半导体基板1内的通孔31连接。通孔31在半导体基板1的表面上露出。通孔31露出的部分与基底电极11连接。通孔31与形成在半导体基板1内的未图示的布线层连接。基底电极12与形成在半导体基板2内的通孔32连接。通孔32在半导体基板2的表面上露出。通孔32露出的部分与基底电极12连接。通孔32与形成在半导体基板2内的未图示的布线层连接。通过上述的结构将半导体基板1与半导体基板2电连接。因此，能够在半导体基板1与半导体基板2之间经由连接部10传送信号。
对准标记20具有基底电极(第一标记)21、基底电极22以及凸块(第二标记)23。基底电极21形成于半导体基板1的表面。基底电极22形成于半导体基板2的表面。凸块23形成于半导体基板2的表面。基底电极21、基底电极22以及凸块23由具有导电性的材料例如金属构成。基底电极21和基底电极22例如形成为薄膜。基底电极22是在利用后述的无电解镀形成凸块23时被形成凸块23的镀层附着的电极。凸块23例如形成为柱状的结构体。凸块23与基底电极22的表面连接。凸块23完全覆盖基底电极22的表面。凸块23的一部分与半导体基板2的表面连接。在半导体基板1与半导体基板2连接的状态下，凸块23与半导体基板1不连接。在该状态下，在凸块23的表面与半导体基板1的表面之间存在间隙。
在俯视观察半导体基板1和半导体基板2的情况下，基底电极21为环状(中空圆状)，基底电极22和凸块23为圆形形状。在俯视观察半导体基板1和半导体基板2的情况下，基底电极21形成为包围基底电极22和凸块23的周围。在俯视观察半导体基板1和半导体基板2的情况下，凸块23的直径比基底电极22的直径大，凸块23的面积比基底电极22的面积大。在俯视观察半导体基板1和半导体基板2的情况下，只要基底电极22的宽度(与半导体基板2的表面平行的方向的宽度例如直径)在凸块23的宽度以下即可。
在俯视观察半导体基板1和半导体基板2的情况下，基底电极22在半导体基板2上配置在与半导体基板1的基底电极21的位置对应的位置。即，在调整半导体基板1与半导体基板2各自的位置使得基底电极11与凸块13能够连接的情况下，以使基底电极22位于基底电极21的内周的内侧的方式配置基底电极22。更具体而言，在调整半导体基板1与半导体基板2各自的位置使得基底电极11与凸块13能够连接的情况下，以使基底电极22的中心与基底电极21的中心一致的方式配置基底电极22。在进行了理想的对准的情况下，在将半导体基板1与半导体基板2连接的状态下，基底电极21的中心、基底电极22的中心以及凸块23的中心大致一致。
基底电极21由与构成基底电极11的材料相同的材料构成。基底电极21在形成基底电极11的工序中与基底电极11同时形成。基底电极22由与构成基底电极12的材料相同的材料构成。基底电极22在形成基底电极12的工序中与基底电极12同时形成。凸块23由与构成凸块13的材料相同的材料构成。凸块23在形成凸块13的工序中与凸块13同时形成。基底电极22与形成在半导体基板2内的通孔33连接。通孔33在半导体基板2的表面上露出。通孔33露出的部分与基底电极22连接。通孔33与形成于半导体基板2内的未图示的布线层连接。
在对准工序中，从与半导体基板1连接的半导体基板2的主面的背侧照射IR光。在该状态下，从与半导体基板2连接的半导体基板1的主面的背侧通过IR显微镜或者IR照相机观察对准标记20。在对准工序中，调整半导体基板1与半导体基板2的水平方向的相对位置，使得基底电极21与凸块23之间的间隙的大小在对准标记20内整体上相等(换言之，基底电极21与凸块23之间的距离在对准标记20内整体上相等)。在图1中，基底电极21的内周与凸块23的外周之间的距离在任何位置都相等，为距离L。在基底电极21与凸块23的整体范围内以使基底电极21的内周与凸块23的外周之间的距离相等的方式进行对准，从而对准的精度变得更高。
在图1所示的半导体装置3中，半导体基板1相当于第一基板。半导体基板2相当于第二基板。基底电极11相当于配置在第一基板上的第一电极。基底电极12相当于配置在第二基板上的第二电极。基底电极21相当于配置在第一基板上的第一标记。凸块23相当于在第二基板上配置在与第一标记的位置对应的位置的第二标记。
在本实施方式中，基底电极21的高度(图1的剖视图中的基底电极21的纵向的宽度、厚度)与凸块23的高度(图1的剖视图中的凸块23的纵向的宽度、厚度)之和与基底电极11的高度(图1的剖视图中的基底电极11的纵向的宽度、厚度)、基底电极12的高度(图1的剖视图中的基底电极12的纵向的宽度、厚度)以及凸块13的高度(图1的剖视图中的凸块13的纵向的宽度、厚度)之和大致相等。
在这样构成的半导体装置3中，与半导体基板1或者半导体基板2的主面垂直的方向上的基底电极21的表面的位置和凸块23的表面的位置大致相同。由此，能够使焦点对焦到该位置(图1的虚线D1的位置)。在使焦点对焦到该位置时，由于能够清晰地识别基底电极21的轮廓和凸块23的轮廓，因此对准的精度提高。
在本实施方式中，基底电极11和基底电极21同时形成。与半导体基板1或者半导体基板2的主面垂直的方向上的基底电极11的表面的位置和基底电极21的表面的位置大致相同。即，基底电极11的高度与基底电极21的高度大致相等。在本实施方式中，凸块13和凸块23同时形成。与半导体基板1或者半导体基板2的主面垂直的方向上的凸块13的表面的位置和凸块23的表面的位置大致相同。即，基底电极12的高度与凸块13的高度之和与凸块23的高度大致相等。其结果为，在将凸块13与基底电极11连接时，与半导体基板1或半导体基板2的主面垂直的方向上的基底电极21的表面的位置和凸块23的表面的位置大致相同。因此，通过同时形成连接部10和对准标记20，能够容易地形成上述的结构而无需特别的控制。
在本实施方式中，在俯视观察半导体基板1和半导体基板2的情况下，凸块23比基底电极22大。因此，在基底电极22整体配置在凸块23的外周的内侧的状态下进行对准。在该状态下，从与半导体基板1连接的半导体基板2的主面的背侧照射出的IR光被凸块23的外周整体遮挡。因此，能够以基底电极21的内周与凸块23的外周之间的距离为基准进行对准。与半导体基板1或半导体基板2的主面垂直的方向上的基底电极21的表面的位置和凸块23的表面的位置大致相同。因此，能够在焦点对焦到该位置的状态下良好地进行对准。
另一方面，在凸块23比基底电极22小的情况下，在凸块23整体配置在基底电极22的外周的内侧的状态下进行对准。在该状态下，从与半导体基板1连接的半导体基板2的主面的背侧照射出的IR光被基底电极22的外周遮挡。因此，能够以基底电极21的内周与基底电极22的外周的距离为基准进行对准。但是，与半导体基板1或半导体基板2的主面垂直的方向上的基底电极21的表面的位置与基底电极22的表面的位置不同。因此，无法使焦点对焦到基底电极21和凸块23中的至少一方。其结果为，对准的精度容易降低。
如上所述，在本实施方式中，使凸块23比基底电极22大。由此，能够在使焦点对焦到基底电极21的表面和凸块23的表面的状态下，以基底电极21的内周与凸块23的外周之间的距离为基准进行对准。因此，对准的精度提高。
图2A至图2D示出连接部10和对准标记20的制造工序。在图2A至图2D中示出半导体基板2的截面。图2A示出在半导体基板2的表面上形成了基底电极12和基底电极22之后，在半导体基板2的表面上形成了抗蚀剂34的薄膜的状态。抗蚀剂34形成为抗蚀剂34的高度比基底电极12和基底电极22的高度高。即，基底电极12和基底电极22的表面(除了与半导体基板2连接的表面)整体被抗蚀剂34覆盖。在俯视观察半导体基板2的情况下，基底电极12和基底电极22形成为基底电极22的宽度比基底电极12的宽度小。在俯视观察半导体基板2的情况下，基底电极22形成为圆形形状。
图2B示出将形成有凸块13和凸块23的位置的抗蚀剂34图案化后的状态。在形成有基底电极12的位置上以使基底电极12的表面的一部分露出的方式通过蚀刻去除抗蚀剂34，形成开口部。基底电极12的表面的角被抗蚀剂34覆盖。在形成有基底电极22的位置上以使基底电极22的表面(除了与半导体基板2连接的表面)整体和基底电极22的周围的半导体基板2的表面露出的方式通过蚀刻去除抗蚀剂34，形成开口部。在俯视观察半导体基板2的情况下，与基底电极12对应地形成的开口部的形状与凸块13的形状一致。与基底电极22对应地形成的开口部的形状与凸块23的形状一致。
图2C示出在去除抗蚀剂34而形成的开口部中形成有凸块13和凸块23的状态。在配置有基底电极12的位置形成凸块13。在配置有基底电极22的位置形成凸块23。在本实施方式中，作为一例通过无电解镀形成凸块13和凸块23。在无电解镀中，构成凸块13和凸块23的镀层附着于基底电极12和基底电极22的表面。通过该镀层生长而形成凸块13和凸块23。凸块13和凸块23同时形成。从半导体基板2的表面起的凸块13的高度和从半导体基板2的表面起的凸块23的高度大致相同。由于在无电解镀中，凸块相对于基底电极各向同性地生长，因此能够在配置有基底电极22的范围的外侧形成凸块23。在本实施方式中，对通过无电解镀形成凸块的方法进行了说明，但也可以利用无电解镀以外的方法形成凸块。
图2D示出在形成了凸块13和凸块23后，去除了抗蚀剂34的状态。以基底电极12的表面的一部分露出的方式形成凸块13。以覆盖基底电极22的表面整体的方式形成凸块23。
在本实施方式中，能够以吸收在形成凸块13时所产生的凸块13的位置偏移的方式进行对准。以下，对其理由进行说明。图10示出以往的半导体装置的对准工序中的所述半导体装置的截面。在图10所示的半导体装置103中，存在当在基底电极112的表面上形成凸块113时所产生的凸块113的位置偏移。
在以往的对准工序中，以基底电极121与基底电极122之间的距离为基准进行对准。因此，当以基底电极121与基底电极122之间的距离在对准标记120内相等的方式进行对准时，基底电极111的位置与基底电极112的位置一致。但是，由于凸块113相对于基底电极112偏移，因此，凸块113相对于基底电极111也偏移。这样，在以往的对准工序中，以在存在凸块113的位置偏移的情况下无法吸收该位置偏移的状态进行对准(参照由图10的虚线B包围的区域)。
图3示出在本实施方式的半导体装置的对准工序中的所述半导体装置的截面。在图3所示的半导体装置3中，存在当在基底电极12的表面上形成凸块13时所产生的凸块13的位置偏移。当在形成凸块13和凸块23的工序中凸块13相对于基底电极12偏移时，凸块23同样地相对于基底电极22偏移。凸块23的位置偏移的量与凸块13的位置偏移的量大致相同。因此，即使凸块13相对于基底电极12偏移、凸块23相对于基底电极22偏移，凸块13与凸块23之间的距离也与设计值大致相同。
在本实施方式的半导体装置的对准工序中，以基底电极21与凸块23之间的距离为基准进行对准。因此，当以基底电极21与凸块23之间的距离在对准标记20内相等的方式进行对准时，基底电极11与凸块13的位置一致。即，即使凸块13相对于基底电极12偏移，也能够精度良好地进行对准使得基底电极11的位置与凸块13的位置一致(参照由图3的虚线A包围的区域)。因此，在本实施方式的半导体装置中，与图10所示的半导体装置相比能够提高连接部的连接强度和连接部的电特性等。
图4示出俯视观察构成本实施方式的半导体装置3的半导体基板1和半导体基板2的状态。在半导体基板1和半导体基板2上分别配置有多个芯片。在半导体基板1上配置有多个芯片C1。在半导体基板2上配置有多个芯片C2。在将半导体基板1与半导体基板2彼此连接后，将所连接的基板分割成多个芯片。由分割后的芯片C1和芯片C2构成一个半导体装置。
在图4中示出俯视观察芯片C1和芯片C2的情况下的各芯片内的结构的位置。在图4所示的例子中，由芯片C1和芯片C2构成的半导体装置是固体摄像装置4。
芯片C1具有像素电路区域(光电转换元件)40。像素电路区域40是二维地配置有多个像素的区域，该像素包含输出与所入射的光量对应的信号的光电转换元件。在芯片C1的端部配置有构成对准标记20的基底电极21。
芯片C2具有信号处理电路区域(处理电路)50、垂直扫描电路区域51以及水平扫描电路区域52。在信号处理电路区域50中配置有读出电路和处理电路。读出电路包含：电容，其蓄积由像素电路区域40的光电转换元件生成的信号；以及MOS晶体管，其读出蓄积在电容中的信号。处理电路针对所读出的信号进行放大和噪声去除等模拟信号处理。在垂直扫描电路区域51中配置有垂直扫描电路，该垂直扫描电路输出用于对像素排列的每行进行处理的控制信号。在水平扫描电路区域52中配置有水平扫描电路，该水平扫描电路输出用于将在信号处理电路区域50中处理后的信号依次输出到外部的控制信号。在芯片C2的端部配置有构成对准标记20的基底电极22和凸块23。在图4中未示出基底电极22。
图5示出具有作为本实施方式的半导体装置的一例的固体摄像装置的摄像装置的结构。本发明的一个方式的摄像装置只要是具有摄像功能的电子设备即可，也可以是数字照相机、数字摄像机、内窥镜等。
图5所示的摄像装置200具有镜头201、摄像部(固体摄像装置)202、图像处理部203、显示部204、驱动控制部205、镜头控制部206、照相机控制部207以及照相机操作部208。在图5中还示出存储卡209。但是，存储卡209构成为能够相对于摄像装置装卸，因而存储卡209也可以不是摄像装置所固有的结构。
镜头201是用于将被摄体的光学像成像在构成固体摄像装置的摄像部202的摄像面上的摄影镜头。摄像部202借助光电转换将由镜头201成像出的被摄体的光学像转换为数字的图像信号，并将所述图像信号输出到图像处理部203。图像处理部203对从摄像部202输出的图像信号实施各种数字的图像处理。
显示部204根据由图像处理部203为了显示而图像处理后的图像信号对图像进行显示。显示部204能够显示静止图像，并且能够进行实时地显示被摄像范围的图像的动态图像(实时取景)显示。驱动控制部205根据来自照相机控制部207的指示对摄像部202的动作进行控制。镜头控制部206根据来自照相机控制部207的指示对镜头201的光圈或焦点位置进行控制。
照相机控制部207对摄像装置200的整体进行控制。照相机控制部207的动作由存储在摄像装置200所内设的ROM中的程序规定。照相机控制部207读出该程序，根据程序所规定的内容进行各种控制。照相机操作部208具有用于供用户对摄像装置200进行各种操作输入的操作用的各种部件。照相机操作部208将基于操作输入的结果的信号输出到照相机控制部207。作为照相机操作部208的具体例列举出用于将摄像装置200的电源接通/切断的电源开关、用于指示静止图像拍摄的释放按钮以及用于将静止图像拍摄模式在单拍模式和连拍模式之间进行切换的静止图像拍摄模式开关等。存储卡209是用于保存图像处理部203为了记录而处理后的图像信号的记录介质。
接着，对本实施方式的半导体装置的变形例进行说明。图6和图7示出对准标记的形状的另一例。图6和图7的上侧的图示出俯视观察设置于半导体装置的对准标记。图6和图7的下侧的图示出半导体装置的截面。
在图6所示的半导体装置中，对准标记20的形状为四边形。更具体而言，在俯视观察半导体基板1和半导体基板2情况下，基底电极21为内部中空的四边形(正方形)，基底电极22和凸块23为四边形(正方形)。这样，对准标记20的形状也可以是三角形以上的多边形。构成对准标记20的多边形的角也可以带有圆弧。在本实施方式中，构成对准标记20的基底电极21形成为包围凸块23的周围。但是，基底电极21也可以不包围凸块23的周围。
在图7所示的半导体装置中，对准标记20的形状为更复杂的形状。更具体而言，在俯视观察半导体基板1和半导体基板2的情况下，基底电极22为十字形状，基底电极21被分成四个正方形。四个基底电极21分别配置在基底电极22的左上、右上、左下、右下这四个部位。在使用图7所示的对准标记20的对准工序中，以四个基底电极21与凸块23之间的各个距离全部都为距离L的方式调整半导体基板1与半导体基板2的水平方向的相对位置。若与使用图1所示的对准标记20的对准工序相比，在使用图7所示的对准标记20的对准工序中，用于确认对准标记的间隔的部位增加。因此，对准的精度进一步提高。
对准标记的形状也可以是图1、图6、图7所示的对准标记的形状以外的形状。对准标记只要构成为至少包含配置于第一基板的第一标记和在第二基板上配置在与第一标记的位置对应的位置的第二标记即可。只要对准标记的形状为能够进行对准的形状即可。
在图1所示的半导体装置3中在半导体基板2上形成凸块23。但是，也可以在半导体基板1上形成凸块23。图8示出具有形成有凸块23的半导体基板1的半导体装置3的主要部分的结构。图8的上侧的图示出俯视观察设置于半导体装置3的对准标记的状态。图8的下侧的图示出半导体装置3的截面。以下，对与图1所示的结构的不同点进行说明。
环状的基底电极21形成于半导体基板2的表面，圆形形状的基底电极22和凸块23形成于半导体基板1的表面。基底电极22与形成在半导体基板1内的通孔35连接。通孔35在半导体基板1的表面上露出。通孔35露出的部分与基底电极22连接。通孔35与形成在半导体基板1内的未图示的布线层连接。
在图8所示的半导体装置3中，半导体基板2相当于第一基板。半导体基板1相当于第二基板。基底电极12相当于配置在第一基板上的第一电极。基底电极11相当于配置在第二基板上的第二电极。基底电极21相当于配置在第一基板上的第一标记。凸块23相当于在第二基板上配置在与第一标记的位置对应的位置的第二标记。
在半导体装置为固体摄像装置的情况下，如图4所示那样在半导体基板1上配置有像素电路区域40，在半导体基板2上配置有信号处理电路区域50、垂直扫描电路区域51以及水平扫描电路区域52。在图8所示的半导体装置3中，在配置有包含光电转换元件的像素电路区域40的半导体基板1的表面上形成凸块23。连接部10和对准标记20的制造工序与图2A～2D所示的制造工序相同。
如上所述，根据本实施方式的半导体装置3，基底电极21的高度与凸块23的高度之和与基底电极11的高度、基底电极12的高度以及凸块13的高度之和大致相同。因此，与半导体基板1或者半导体基板2的主面垂直的方向上的基底电极21的表面的位置和凸块23的表面的位置大致相同。由此，由于能够使焦点对焦到该位置，因此能够提高对准的精度。
利用基底电极21和凸块23构成对准标记，因而能够利用形成基底电极11和凸块13的制造工序来形成对准标记。
在俯视观察半导体基板1和半导体基板2的情况下，以基底电极21包围凸块23的周围的方式形成基底电极21和凸块23。因此，能够以基底电极21的内周和凸块23的外周之间的距离为基准容易地进行对准。
以凸块23配置于基底电极22的表面且基底电极22的宽度为凸块23的宽度以下的方式形成基底电极22和凸块23。因此，能够在凸块23的外周不被基底电极22遮挡状态下进行对准。因此，能够提高对准的精度。
在本实施方式中，示出了利用连接部连接两张基板的半导体装置的结构，也可以利用连接部连接三张以上的基板。在利用连接部连接三张以上的基板的半导体装置的情况下，三张以上的基板中的两张基板相当于第一基板和第二基板。
以上，对本发明的优选的实施方式进行了说明，但本发明不限于本实施方式。能够在不脱离本发明的主旨的范围内进行结构的附加、省略、置换以及其它变更。本发明不限于上述的说明，仅通过附加的权利要求范围来限定。
产业上的可利用性
根据上述实施方式的半导体装置、固体摄像装置以及摄像装置，与第一基板或第二基板的主面垂直的方向上的第一标记的表面的位置和第二标记的表面的位置大致相同。由此，由于能够使焦点对焦到该位置，因此能够提高对准的精度。
标号说明
1、2：半导体基板(第一基板、第二基板)；3：半导体装置；4：固体摄像装置；10：连接部；11、12：基底电极(第一电极、第二电极)；13：凸块(连接凸块)；20：对准标记；21：基底电极(第一标记)；23：凸块(第二标记)；40：像素电路区域(光电转换元件)；50：信号处理电路区域(处理电路)；200：摄像装置；202：摄像部(固体摄像装置)。

Claims (9)

1.一种半导体装置，其具有：
第一基板；
第二基板；
连接部，其将所述第一基板和所述第二基板电连接；以及
对准标记，其用于所述第一基板与所述第二基板的对准，
所述连接部具有：
第一电极，其配置于所述第一基板；
第二电极，其配置于所述第二基板；以及
连接凸块，其配置在所述第1电极与所述第2电极之间，将所述第一电极与所述第二电极电连接，
所述对准标记具有：
第一标记，其配置于所述第一基板；以及
与所述第一标记绝缘的第二标记，其在所述第二基板上配置在与所述第一标记的位置对应的位置，
所述第一标记的高度和所述第二标记的高度之和与所述第一电极的高度、所述第二电极的高度以及所述连接凸块的高度之和大致相等，
所述连接凸块和所述第二标记同时形成，并且，所述第一基板和所述第二基板进行对准连接，使得所述第一标记的内周与所述第二标记的外周之间的距离相等。
2.根据权利要求1所述的半导体装置，其中，
所述第二电极的高度和所述连接凸块的高度之和与所述第二标记的高度大致相等。
3.根据权利要求2所述的半导体装置，其中，
所述第一标记是配置于所述第一基板的电极，
所述第二标记是配置于所述第二基板的凸块。
4.根据权利要求3所述的半导体装置，其中，
在俯视观察所述第一基板和所述第二基板的情况下，所述第一标记包围所述第二标记的周围。
5.根据权利要求3所述的半导体装置，其中，
所述凸块与所述第二基板和形成于所述第二基板的表面的基底电极的表面连接，
所述基底电极的宽度在所述凸块的宽度以下。
6.一种固体摄像装置，其中，
该固体摄像装置具有权利要求1至5中的任意一项所述的半导体装置，
所述第一基板具有光电转换元件，该光电转换元件构成为输出与所入射的光量对应的信号，
所述第二基板具有处理电路，该处理电路构成为对从所述光电转换元件输出的信号进行处理。
7.一种固体摄像装置，其中，
该固体摄像装置具有权利要求3至5中的任意一项所述的半导体装置，
所述第二基板具有光电转换元件，该光电转换元件构成为输出与所入射的光量对应的信号，
所述第一基板具有处理电路，该处理电路构成为对从所述光电转换元件输出的信号进行处理。
8.一种摄像装置，其中，
该摄像装置具有权利要求6所述的固体摄像装置。
9.一种摄像装置，其中，
该摄像装置具有权利要求7所述的固体摄像装置。
CN201480030714.5A 2013-06-07 2014-03-31 半导体装置、固体摄像装置以及摄像装置 Expired - Fee Related CN105283957B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-121045 2013-06-07
JP2013121045A JP6234074B2 (ja) 2013-06-07 2013-06-07 半導体装置、固体撮像装置、および撮像装置
PCT/JP2014/059547 WO2014196255A1 (ja) 2013-06-07 2014-03-31 半導体装置、固体撮像装置、および撮像装置

Publications (2)

Publication Number Publication Date
CN105283957A CN105283957A (zh) 2016-01-27
CN105283957B true CN105283957B (zh) 2018-06-26

Family

ID=52007910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480030714.5A Expired - Fee Related CN105283957B (zh) 2013-06-07 2014-03-31 半导体装置、固体摄像装置以及摄像装置

Country Status (5)

Country Link
US (1) US9748178B2 (zh)
EP (1) EP3007229A4 (zh)
JP (1) JP6234074B2 (zh)
CN (1) CN105283957B (zh)
WO (1) WO2014196255A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618212B (zh) * 2016-10-05 2018-03-11 南茂科技股份有限公司 薄膜覆晶封裝結構
JP6345370B1 (ja) * 2017-01-12 2018-06-20 三菱電機株式会社 赤外線センサデバイス
US10847567B2 (en) 2017-01-12 2020-11-24 Mitsubishi Electric Corporation Infrared sensor device including infrared sensor substrate and signal processing circuit substrate coupled to each other
CN110678958A (zh) * 2017-05-26 2020-01-10 夏普株式会社 半导体模块及其制造方法
JP7033517B2 (ja) 2018-09-05 2022-03-10 株式会社ダイヘン アーク溶接方法
US11495562B2 (en) 2019-12-27 2022-11-08 Attollo Engineering, LLC Alignment features for hybridized image sensor
CN116666363B (zh) * 2023-08-01 2023-09-19 无锡兴华衡辉科技有限公司 一种卡槽式对位标记及防止铟柱滑移的互连方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820284A (zh) * 2011-06-09 2012-12-12 索尼公司 半导体器件和半导体器件的制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03142820A (ja) * 1989-10-27 1991-06-18 Fuji Electric Co Ltd 半導体装置の製造方法
JPH03214629A (ja) * 1990-01-18 1991-09-19 Fujitsu Ltd 半導体装置の製造方法
JPH117004A (ja) * 1997-04-23 1999-01-12 Citizen Watch Co Ltd 液晶表示装置及び、アライメントマーク
US7041533B1 (en) * 2000-06-08 2006-05-09 Micron Technology, Inc. Stereolithographic method for fabricating stabilizers for semiconductor devices
AU2001280980A1 (en) 2000-08-01 2002-02-13 Board Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
US6933505B2 (en) * 2002-03-13 2005-08-23 Oy Ajat Ltd Low temperature, bump-bonded radiation imaging device
JP2003282616A (ja) * 2002-03-20 2003-10-03 Seiko Epson Corp バンプの形成方法及び半導体装置の製造方法
JP4349232B2 (ja) 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4763983B2 (ja) * 2004-08-09 2011-08-31 シャープ株式会社 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
JP2007003651A (ja) * 2005-06-22 2007-01-11 Nec Lcd Technologies Ltd 液晶表示パネル及びその製造方法
US7332423B2 (en) * 2005-06-29 2008-02-19 Intel Corporation Soldering a die to a substrate
JP4934826B2 (ja) * 2005-12-07 2012-05-23 株式会社アクロラド 放射線画像検出モジュールおよび放射線画像検出装置
KR100809704B1 (ko) * 2006-09-22 2008-03-06 삼성전자주식회사 조립 정확도가 개선된 반도체 패키지
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法
US20080142968A1 (en) * 2006-12-15 2008-06-19 International Business Machines Corporation Structure for controlled collapse chip connection with a captured pad geometry
JP4992967B2 (ja) * 2007-03-15 2012-08-08 富士通株式会社 表示パネル、積層型表示素子及びその製造方法
JP4835710B2 (ja) 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2010272707A (ja) * 2009-05-22 2010-12-02 Panasonic Corp アライメント接合方法
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820284A (zh) * 2011-06-09 2012-12-12 索尼公司 半导体器件和半导体器件的制造方法

Also Published As

Publication number Publication date
JP6234074B2 (ja) 2017-11-22
CN105283957A (zh) 2016-01-27
WO2014196255A1 (ja) 2014-12-11
EP3007229A1 (en) 2016-04-13
US20160071897A1 (en) 2016-03-10
JP2014239157A (ja) 2014-12-18
US9748178B2 (en) 2017-08-29
EP3007229A4 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
CN105283957B (zh) 半导体装置、固体摄像装置以及摄像装置
US11343451B2 (en) Solid-state imaging device, method of driving the same, and electronic apparatus
JP5422889B2 (ja) 固体撮像素子及びこれを用いた撮像装置
CN105518862B (zh) 固态成像器件、固态成像器件的驱动方法及电子装置
US8222682B2 (en) Photoelectric conversion apparatus and image pickup system using photoelectric conversion apparatus
US6995800B2 (en) Image pickup apparatus utilizing a plurality of converging lenses
TWI623232B (zh) 固體攝像裝置及其驅動方法以及包含固體攝像裝置之電子機器
US9117728B2 (en) Solid-state imaging device, method of manufacturing same, and electronic apparatus
US20130092820A1 (en) Solid-state imaging device and imaging device
JP4609092B2 (ja) 物理情報取得方法および物理情報取得装置
JP6045250B2 (ja) 固体撮像装置および撮像装置
JP5802432B2 (ja) 固体撮像装置、撮像装置および信号読み出し方法
US9954023B2 (en) Solid-state imaging device and imaging apparatus
JP2002170944A (ja) 固体撮像装置
JP2005065184A (ja) 固体撮像装置及びその駆動方法、並びにそれを用いたビデオカメラ及びスチルカメラ
TWI651843B (zh) 影像拾取元件及其製造方法與電子裝置
KR20170122724A (ko) 반도체 장치, 고체 촬상 소자, 촬상 장치, 및 전자 기기
JP2012212940A (ja) 光電変換装置および光電変換装置を用いた撮像システム
JP2013168720A (ja) 固体撮像装置および撮像装置
CN113658966B (zh) 半导体装置和电子设备
WO2019224936A1 (ja) 固体撮像装置および撮像装置
TW202332257A (zh) 固態攝像裝置、固態攝像裝置的驅動方法、以及電子設備
JP2018207544A (ja) 撮像装置および撮像素子
JP2017077008A (ja) 画像処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180626

Termination date: 20200331

CF01 Termination of patent right due to non-payment of annual fee