CN116666363B - 一种卡槽式对位标记及防止铟柱滑移的互连方法 - Google Patents

一种卡槽式对位标记及防止铟柱滑移的互连方法 Download PDF

Info

Publication number
CN116666363B
CN116666363B CN202310957727.8A CN202310957727A CN116666363B CN 116666363 B CN116666363 B CN 116666363B CN 202310957727 A CN202310957727 A CN 202310957727A CN 116666363 B CN116666363 B CN 116666363B
Authority
CN
China
Prior art keywords
chip
indium
circuit
mark
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310957727.8A
Other languages
English (en)
Other versions
CN116666363A (zh
Inventor
肖钰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Xinghua Henghui Technology Co ltd
Original Assignee
Wuxi Xinghua Henghui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Xinghua Henghui Technology Co ltd filed Critical Wuxi Xinghua Henghui Technology Co ltd
Priority to CN202310957727.8A priority Critical patent/CN116666363B/zh
Publication of CN116666363A publication Critical patent/CN116666363A/zh
Application granted granted Critical
Publication of CN116666363B publication Critical patent/CN116666363B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81121Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开了一种卡槽式对位标记及防止铟柱滑移的互连方法,每组对位标记包括设置在芯片上主标记,以及设置于基板上的辅标记,主标记由中心的点状槽及围绕点状槽的环状槽构成,辅标记大小匹配主标记的外轮廓大小。芯片与电路进行互连时,电路上辅标记处的较大铟柱先接触到芯片上主标记正中央的点状槽,其凹槽的结构对铟柱顶部的球面进行位置的限制。本发明卡槽式对位标记在原有的对位标记区域内进行设计即可,无需增加额外的工序,且具有倒装时的对位以及互连时的芯片固定双重作用。本发明的互连方法,即可适用单面铟的互连,也可用于双面铟的互连工艺,且受压方向和受压力度更准确,可有效防止芯片的偏移,并大幅度缩短工艺时长。

Description

一种卡槽式对位标记及防止铟柱滑移的互连方法
技术领域
本发明属于半导体芯片加工领域,具体涉及一种卡槽式对位标记及防止铟柱滑移的互连方法。
背景技术
现代芯片加工中,芯片与电路的连接由传统的金线键合技术已逐渐转变成了倒装互连技术(Flip Chip),而倒装互连技术通过在芯片表面生长金属柱体,通过倒装焊接机在一定的压力和环境下通过生长的金属柱体实现芯片电路的连接。但目前无论怎样的方式,在进行互连工艺时,在压力作用下,金属柱体在接触时,由于其表面为圆球状,因此在刚接触时,极易产生滑动,从而形成互连的偏移。对于一些宽阵列布局的芯片而言,由于像元间的间距较大,因此产生滑动偏移对最终芯片的质量并没有太大的影响,但随着对于芯片尺寸小型化需求,已由宽阵列转向窄阵列布局,因此像元间的间距大幅减小,因此,倒装互连时的滑动偏移,极易导致像元间金属柱的连接,造成像元信号短路,最终造成芯片无法使用。因此,解决倒装互连工艺段的滑动倾斜,对最终芯片的质量合格率有极大的影响。
发明内容
本发明的目的在于提供一种新型卡槽式对位标记及防止铟柱滑移的互连方法,以解决现有技术中倒装互连工艺段的滑动倾斜等技术问题。
为实现上述技术目的,本申请实施例提供了如下技术方案:
一种卡槽式对位标记,每组对位标记包括:设置在芯片上主标记,以及设置于基板上的辅标记,主标记由中心的点状槽及围绕点状槽的环状槽构成,辅标记的轮廓匹配主标记的外轮廓大小,对位标记设为4组,分别设置于芯片与电路的四个角处点状槽为方形槽,环状槽由四个方形槽及每相连两个方形槽间设置的一字型槽交替排列组成,一字型槽的长度大于等于点状槽中的方形槽的边长。
基于上述的一种卡槽式对位标记,本发明还提供了一种防止铟柱滑移的互连方法,包含以下步骤:
步骤1.设计光刻掩膜板时,设计主标记图形,并进行掩膜板的制备定义为掩膜板一,掩膜板一上的主标记图形为透光区域;
步骤2.芯片光刻工艺段,在芯片表面涂覆正性光刻胶,利用步骤1所得的掩膜板一进行正胶显影,将主标记图形转移到芯片表面的光刻胶上;
步骤3.对步骤2中正胶显影后的芯片进行刻蚀,将主标记图形由光刻胶转移到芯片上;
步骤4.设计光刻掩膜板时,设计辅标记图形,并进行掩膜板的制备定义为掩膜板二;
步骤5.电路光刻工艺段,在电路表面涂覆正性光刻胶,利用步骤4所得的掩膜板二进行正胶显影,将辅标记图形转移到电路表面的光刻胶上;
步骤6. 电路铟柱生长工艺段,在步骤5所得电路的辅标记处进行光刻并生长铟柱,进行回熔;
步骤7.在互连工艺段,通过对位标记大致确定芯片与电路的位置,再通过像元进行精准对位;
步骤8.编辑好倒装焊接的时间——压力曲线,进行自动焊接。
优选的,步骤6中,电路辅标记处生长的铟柱高于电路上像元处生长的铟柱。
优选的,步骤8中,针对辅标记处的铟柱将低压力段的稳压时间延长。
可选的,当进行双面铟互连时,步骤3分为以下三步:
第一步.对步骤2中正胶显影后的芯片进行刻蚀,将主标记图形由光刻胶转移到芯片上;
第二步.去除芯片表面光刻胶;
第三步.芯片像元生长铟柱工艺段,在步骤4所得芯片上涂覆正性光刻胶,此时仅针对芯片像元处进行显影,对芯片的主标记处不显影。
本发明的有益效果:
1.本发明的卡槽式对位标记采用的结构图形具有倒装互连对位以及互连芯片固定双重作用;
2.本发明的卡槽式对位标记在原有的对位标记区域内重新进行对位标记设计,在稳定结构上进行图案的改进,无需增加额外的工序,避免了新的图形以及功能区域的增加,规避了其他图形因素介入的影响,确保互连时稳定结构的固定;
3.本发明的卡槽式对位标记处于芯片边缘,且增加了大面积的铟柱连接形成稳固支撑,大大减少了后道芯片表面减薄工艺段边缘处裂片的现象;
4.本发明防止铟柱滑移的互连方法,即可适用单面铟的互连,也可用于双面铟的互连工艺。当进行双面铟倒装互连时,仅需将电路的对位标记上长铟即可,芯片上无需长铟;
5.相比传统倒装互连工艺,本发明采用的互连方法可防止像元处铟柱滑动偏移造成像元间短路的情况出现,有效提升了芯片的合格率;
6.本发明采用的互连方法调整了时间工艺曲线,确保了芯片与电路的位置固定,且有效缩短了整体工艺时长。
附图说明
图1:实施例一中传统对位标记电路上的标记;
图2:实施例一中传统对位标记芯片上的标记;
图3:实施例一中电路辅标记处长铟后的截面图;
图4:实施例一中一组对位标记电路上的辅标记;
图5:实施例一中一组对位标记芯片上的主标记;
图6:当芯片偏移倾斜与电路进行互连后的截面图;
图7:实施例一中芯片与电路进行互连后的截面图;
图8:实施例二与实施例三采用的时间压力曲线图;
图9:实施例一中在电路辅标记处平铺铟层的示意图。
具体实施方式
下面对本发明的实施例作详细说明,本实施例在以本发明技术方案为前提下进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
实施例一
本实施例提供一种卡槽式对位标记,用于实现电路与芯片的对位和限位功能。
传统的倒装互连工艺中一组对位标记如图1、图2所示。具体的,图1所示电路上设置的排列整齐的四个小正方形与图2所示芯片上设置的十字标记构成一组对位标记。每组对位标记中,芯片上的十字标投影与电路上的四个小正方形形成一个完整的大正方形。传统的倒装互连工艺中,在芯片的左下角与右上角各设有一个十字标记,在电路的左下角与右上角各有对应的的排列整齐的四个小正方形。在采用倒装焊接机进行互连工艺时,在设备的显微镜中观察,对位过程中采用将左下方与右上方的处于对角线位置的两组标记进行对位的方式。通过移动芯片,分别将芯片左下与右上的十字标记移动到电路上相应的四个小正方形中间,再分别对芯片与电路上的像元进行对准,即说明此时芯片与电路处于完全吻合的位置。当确定位置后直接对芯片与电路进行倒装互连,在设备进行倒装互连过程中,由于电路表面的铟柱为凸面的球柱型,如图3所示,因此在芯片与电路进行接触时,球面的结构在压力接触后极易造成整体的偏移滑动倾斜,从而造成芯片电路的焊接偏移,影响整个芯片产品的质量。
本发明设计了一种新型的卡槽式倒装互连对位标记,有效的解决了倒装互连过程中所产生的滑动倾斜问题。具体的,如图4、图5所示,每组对位标记包括主标记和辅标记,其中辅标记设置于电路上,主标记设置于芯片上。
如图4所示,辅标记是一个正方形框A,其边长为a,本实施例中a为200um。辅标记的作用是提供定位基准,配合主标记进行定位,用于指示正确的芯片位置。
如图5所示,主标记由中心的点状槽与围绕它的环状槽组成,具体如下:
主标记基于一个与辅标记的正方形框一样大小的正方形B,其边长为b,a=b。
点状槽是主标记的中心部分,本实施例中的点状槽为第一方形槽C,其边长为c,本实施例中c为50um,第一方形槽C的深度与台面腐蚀深度一致,因为是同时进行的,深度大约为1-2um。点状槽即第一方形槽C位于正方形B的中心,用于提供第一层限位功能,以准确定位芯片的中心位置。
环状槽围绕着点状槽,环状槽由四个第二方形槽D和连通每相邻两个第二方形槽D的长条形一字槽组成,形成一个不规则环状结构。具体的,每个第二方形槽D位于正方形B内,它们分别位于正方形B的四个角处,其边长为d,d<b。每个第二方形槽D中的一个角与正方形B的其中一个角重合,第二方形槽D中形成该角的两条边与正方形B中对应的两条边重合。每相邻两个第二方形槽D的中心通过一个长条状的一字槽连通,一字槽的长度L大于或等于c,具体的,本实施例中长条形一字槽的尺寸为30um×100um,即长度L为100um。四个第二方形槽D与四个长条状的一字槽交替排列构成不规则的环状槽,环状槽的深度与第一方形槽C深度一致,均为1-2um。环状槽用于提供第二层限位功能,防止芯片滑移和偏移,以及像元间出现短路现象。
使用本实施例中的一组对位标记进行对位时,仅需观察每组对位标记中的辅标记正方形框A的四条边是否与主标记中的四个第二方形槽D的外侧的边重合,即可判断芯片与电路的大致位置是否对位准确。对位方式仍与传统方式一致,先对左下与右上组的对位标记进行对位,再对内部的像元进行对位即可。
与传统的方式不同的是,本实施例的卡槽式对位标记设计在芯片与电路的四个角处,即设有四组对位标记,而传统的对位标记仅设有两组分别设置于芯片与电路的左下部及右上部。
同时,本实施例中的卡槽式对位标记,对芯片制造工艺前段并无工序增加,仅需对金属柱生长前段的光刻工艺的对位标记处进行修改即可。具体的,本实施例中,在电路的铟柱生长前的光刻版图中加入电路上的辅标记即正方形框A的图形即可。在电路上生长铟柱时,对于光刻对位标记处即辅标记正方形框A同时生长铟柱,如图9所示。对于芯片上的对位标记处的光刻板图进行调整,加入主标记中的点状槽与围绕它的环状槽的图形。
这样在后续铟柱生长工艺中,电路上的辅标记正方形框A的表面可覆盖较多的铟,经过后续的回熔工艺后,即出现图3中边缘的较大铟柱,本实施例中辅标记处较大的铟柱其直径大为120um-150um之间,铟柱高度大约为12-17um,电路像元处铟柱高度约为7-11um。此时,电路上边缘的辅标记的正方形框A处的铟柱会高于内侧像元处的铟柱,电路上的铟柱形成中间低边缘高的结构。此结构保证在进行后续的倒装互连工艺时,芯片与电路首先接触的点为电路边角处的辅标记正方形框A内的较大铟柱。
本实施例在进行倒装互连时,还设计了新的时间——压力曲线工艺。由于辅标记处的铟柱较大,因此针对性的将低压力段的稳压时间延长,由原先的30-90s延长至120-180s,确保对位标记上的铟柱准确稳定进行压力连接。在芯片与电路进行互连接触时,电路上辅标记处的较大铟柱先接触到芯片上主标记正中央的点状槽第一方形槽C,第一方形槽C采用的凹槽的结构能够在铟柱刚开始接触时起到一种缓冲的作用,对铟柱顶部的球面进行首次位置的限制,提高了稳定性防止其发生滑动倾斜。当压力逐渐变大时,芯片上主标记正中央的点状槽即第一方形槽C内无法容纳更多的铟,电路上辅标记处的铟柱因压力开始向外延展,此时电路像元上较小的铟柱与芯片的像元开始对应接触延展。由于芯片上的主标记还设置了包围中央点状槽的环形槽,此环形槽针对大面积延展的铟进行第二次的定位固定,从而使得像元处位置固定,不发生滑动倾斜,另一方面可防止像元间的空隙被向外延展的铟覆盖,从而导致像元间出现短路现象。这是因为,当电路上辅标记处生长的较大铟柱与芯片上的主标记中央的点状槽连接稳定后,芯片与电路初步固定。由于芯片与电路已经初步固定,当后续像元上的铟柱开始接触时,能够在压力作用下稳定互连,避免了滑动偏移的形成。此结构也减少了后道芯片表面减薄工艺段边缘处裂片的现象,这是由于芯片本身表面存在一定的翘曲度,当没有固定防滑结构时,会造成芯片的偏移倾斜,从而造成芯片边缘与电路接触,当进行后道芯片减薄工艺时,芯片因受力不均易形成裂片,具体见附图6。采用本实施例的对位标记,整个互连工艺完成后的芯片管芯整体如图7所示,每个芯片与电路的像元都一一准确对应,不发生偏移。
本实施例的卡槽式对位标记不仅在互连工艺时起到对位的作用,还起到互连时芯片与电路间的固定作用。本发明将传统的左下右上对角线的两组对位标记增加到电路与芯片四周各角落都具有的四组对位标记,并且在辅标记上均生长了较大铟柱,在互连时可防止芯片的偏移,确保互连工艺的稳定,提升了芯片的合格率。
请注意,以上描述仅为该实施例的一个例子,并非对本发明对位标记的详尽描述。实际实施中还可以根据具体需求和设计要求调整和改变本实施例中对位标记的形状和尺寸等参数,以满足特定的应用需求。
实施例二
基本实施例一中的卡槽式对位标记,本发明还提供了用于单面铟互连的一种防止铟柱滑移的互连方法,单面铟指芯片上未生长铟柱而电路上生长有铟柱,两者进行互连。具体包括以下步骤:
步骤1.设计光刻掩膜板时,设计如实施例一中所述的主标记图形,并进行掩膜板的制备定义为掩膜板一,掩膜板一上的主标记图形为透光区域;
步骤2.芯片光刻工艺段,在芯片表面涂覆正性光刻胶,利用步骤1所得的掩膜板一进行正胶显影,将主标记图形转移到芯片表面的光刻胶上;
步骤3.对步骤2中正胶显影后的芯片进行刻蚀,将主标记图形由光刻胶转移到芯片上;
步骤4.设计光刻掩膜板时,设计如实施例一中所述的辅标记图形,并进行掩膜板的制备定义为掩膜板二;
步骤5.电路光刻工艺段,在电路表面涂覆正性光刻胶,利用步骤4所得的掩膜板二进行正胶显影,将辅标记图形转移到电路表面的光刻胶上;
步骤6. 电路铟柱生长工艺段,在步骤5所得电路的辅标记处进行光刻并生长铟柱,进行回熔;
步骤7.在互连工艺段,通过对位标记大致确定芯片与电路的位置,再通过像元进行精准对位;
步骤8.编辑好倒装焊接的时间——压力曲线,进行自动焊接。
在步骤1中,光刻掩膜板是电脑软件设计图案后,由生产厂家按照图案进行掩膜板的制备,在使用时,将光刻掩膜板放置于光刻机中,进行图案对位,再进行光刻。步骤6处的工艺具体为:光刻像元以及辅标记处铟柱生长位置,然后进行铟柱生长,对没有光刻区域的铟进行剥离去除后,再进行回熔。
采用本方法进行的单面铟倒桩互连工艺,受压方向更准确,可防止芯片的偏移,确保互连工艺的稳定。另一方面,本方法能有效缩短整个稳压工艺时长。如图8所示,采用本方法后整个工艺时间仅需580秒,而采用传统方法需700秒左右。本方法提供的互连方法较传统方法而言,整个稳压工艺时间缩短了17%。
实施例三
基本实施例一中的对位标记,本发明还提供了用于双面铟互连的一种防止铟柱滑移的互连方法,双面铟指芯片与电路上均生长铟柱,两者进行互连。
双面铟主要应用在窄阵列的芯片——电路互连工艺处,目的是为了将一定高度的铟柱分摊到芯片电路上,采用铟柱间的挤压连接,避免由于阵列过窄造成像元间的空隙被铟覆盖从而导致像元间出现短路现象。但由于芯片和电路上均有铟柱,它们表面的铟柱顶部均出现了球面形状,因此在互连时,芯片与电路间的铟柱顶部球面接触时回更容易造成滑动偏移。当偏移量过大时,由于像元间距较窄,因此被压宽的铟柱极易造成像元间的连接形成短路,从而大幅增加了不合格率。采用本实施例中的防止滑动偏移的方法可有效的控制像元间铟柱接触的准确度,确保芯片与电路间像元的准确互连,能有效的提高产品合格率。
步骤1.设计光刻掩膜板时,设计如实施例一中所述的主标记图形,并进行掩膜板的制备定义为掩膜板一,掩膜板一上的主标记图形为透光区域;
步骤2.芯片光刻工艺段,在芯片表面涂覆正性光刻胶,利用步骤1所得的掩膜板一进行正胶显影,将主标记图形转移到芯片表面的光刻胶上;
步骤3.对步骤2中正胶显影后的芯片进行刻蚀,将主标记图形由光刻胶转移到芯片上;
步骤4.去除芯片表面光刻胶;
步骤5.芯片像元生长铟柱工艺段,在步骤4所得芯片上涂覆正性光刻胶,此时仅针对芯片像元处进行显影,对芯片的主标记处不显影;
步骤6.设计光刻掩膜板时,设计如实施例一中所述的辅标记图形,并进行掩膜板的制备定义为掩膜板二;
步骤7.电路光刻工艺段,在电路表面涂覆正性光刻胶,利用步骤6所得的掩膜板二进行正胶显影,将辅标记图形转移到电路表面的光刻胶上;
步骤8. 电路铟柱生长工艺段,在步骤7所得的电路的辅标记处生长铟柱,并进行回熔;
步骤9.在互连工艺段,通过对位标记大致确定芯片与电路的位置,再通过像元进行精准对位;
步骤10.编辑好倒装焊接的时间——压力曲线,进行自动焊接。
实施例三中的步骤8可仿照实施例二中的步骤6,无任何变化。
采用本方法进行的双面铟芯片的加工生产中,在芯片像元处生长铟柱工艺前段的光刻时,仅针对芯片像元处进行显影,主标记处不进行显影。这样,在后道芯片像元处生长铟柱工艺中,芯片主标记处由于光刻胶的覆盖,主标记表面的铟在剥离时能够随着光刻胶完全去除。后续在进行与电路的互连时,即同实施例二中的单面铟互连工艺相同,在对位完毕后进行压片即可。同样地,电路上辅标记处生长的较大铟柱与芯片上主标记的槽先进行接触加压,待压力增加形成固定结构后,进行内部像元上的铟柱互连。采用本实施例用于双面铟的互连方法,整个稳压工艺时间也缩短了17%左右。
综上,本发明提供了一种新的卡槽式对位标记和防止铟柱滑移的互连方法。本发明的卡槽式对位标记在传统的对位标记内重新进行对位标记设计即可,没有额外工序增加,不仅在互连工艺时起到对位的作用,还起到互连时芯片与电路间的固定作用。采用本发明的互连方法即可适用单面铟的互连,也可用于双面铟的互连;且受压方向和受压力度更准确,可防止芯片的偏移;并且能有效缩短工艺时长。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (5)

1.一种卡槽式对位标记,其特征在于,每组对位标记包括:设置在芯片上主标记,以及设置于基板上的辅标记,所述主标记由中心的点状槽及围绕点状槽的环状槽构成,所述辅标记的轮廓匹配主标记的外轮廓大小,所述对位标记设为4组,分别设置于芯片与电路的四个角处,所述点状槽为方形槽,所述环状槽由四个方形槽及每相连两个方形槽间设置的一字型槽交替排列组成,所述一字型槽的长度大于等于点状槽中的方形槽的边长。
2.一种防止铟柱滑移的互连方法,其特征在于,基于权利要求1所述的一种卡槽式对位标记,具体包含以下步骤:
步骤1.设计光刻掩膜板时,设计所述主标记图形,并进行掩膜板的制备定义为掩膜板一,掩膜板一上的主标记图形为透光区域;
步骤2.芯片光刻工艺段,在芯片表面涂覆正性光刻胶,利用步骤1所得的掩膜板一进行正胶显影,将主标记图形转移到芯片表面的光刻胶上;
步骤3.对步骤2中正胶显影后的芯片进行刻蚀,将主标记图形由光刻胶转移到芯片上;
步骤4.设计光刻掩膜板时,设计所述辅标记图形,并进行掩膜板的制备定义为掩膜板二;
步骤5.电路光刻工艺段,在电路表面涂覆正性光刻胶,利用步骤4所得的掩膜板二进行正胶显影,将辅标记图形转移到电路表面的光刻胶上;
步骤6. 电路铟柱生长工艺段,在步骤5所得电路的辅标记处进行光刻并生长铟柱,进行回熔;
步骤7.在互连工艺段,通过对位标记大致确定芯片与电路的位置,再通过像元进行精准对位;
步骤8.编辑好倒装焊接的时间——压力曲线,进行自动焊接。
3.根据权利要求2所述的一种防止铟柱滑移的互连方法, 其特征在于,所述步骤6中,电路辅标记处生长的铟柱高度高于电路上像元处生长的铟柱,电路辅标记处生长的铟柱直径大于所述主标记点状槽的直径。
4.根据权利要求3所述的一种防止铟柱滑移的互连方法, 其特征在于,所述步骤8中,针对辅标记处的铟柱将低压力段的稳压时间延长。
5.根据权利要求3或4所述的一种防止铟柱滑移的互连方法,其特征在于,当进行双面铟互连时,所述步骤3分为以下三步:
第一步.对步骤2中正胶显影后的芯片进行刻蚀,将主标记图形由光刻胶转移到芯片上;
第二步.去除芯片表面光刻胶;
第三步.芯片像元生长铟柱工艺段,在步骤4所得芯片上涂覆正性光刻胶,此时仅针对芯片像元处进行显影,对芯片的主标记处不显影。
CN202310957727.8A 2023-08-01 2023-08-01 一种卡槽式对位标记及防止铟柱滑移的互连方法 Active CN116666363B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310957727.8A CN116666363B (zh) 2023-08-01 2023-08-01 一种卡槽式对位标记及防止铟柱滑移的互连方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310957727.8A CN116666363B (zh) 2023-08-01 2023-08-01 一种卡槽式对位标记及防止铟柱滑移的互连方法

Publications (2)

Publication Number Publication Date
CN116666363A CN116666363A (zh) 2023-08-29
CN116666363B true CN116666363B (zh) 2023-09-19

Family

ID=87712252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310957727.8A Active CN116666363B (zh) 2023-08-01 2023-08-01 一种卡槽式对位标记及防止铟柱滑移的互连方法

Country Status (1)

Country Link
CN (1) CN116666363B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6347901B1 (en) * 1999-11-01 2002-02-19 International Business Machines Corporation Solder interconnect techniques
CN102142402A (zh) * 2010-02-02 2011-08-03 力成科技股份有限公司 维持焊接定位的覆晶封装构造
CN105283957A (zh) * 2013-06-07 2016-01-27 奥林巴斯株式会社 半导体装置、固体摄像装置以及摄像装置
CN106206464A (zh) * 2015-05-29 2016-12-07 南茂科技股份有限公司 覆晶封装结构与芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332423B2 (en) * 2005-06-29 2008-02-19 Intel Corporation Soldering a die to a substrate
US11495562B2 (en) * 2019-12-27 2022-11-08 Attollo Engineering, LLC Alignment features for hybridized image sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
US6347901B1 (en) * 1999-11-01 2002-02-19 International Business Machines Corporation Solder interconnect techniques
CN102142402A (zh) * 2010-02-02 2011-08-03 力成科技股份有限公司 维持焊接定位的覆晶封装构造
CN105283957A (zh) * 2013-06-07 2016-01-27 奥林巴斯株式会社 半导体装置、固体摄像装置以及摄像装置
CN106206464A (zh) * 2015-05-29 2016-12-07 南茂科技股份有限公司 覆晶封装结构与芯片

Also Published As

Publication number Publication date
CN116666363A (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
US9048221B2 (en) Device having electrodes formed from bumps with different diameters
KR102633183B1 (ko) 포토리소그래피 마스크의 정렬 방법 및 반도체 재료의 웨이퍼에서 집적 회로를 제조하기 위한 대응 공정 방법
KR20120135903A (ko) 가변 ic 칩 범프 피치를 갖는 반도체 디바이스
US20230194998A1 (en) Overlay mark, overlay error measurement method for wafer, and wafer stacking method
US6713843B2 (en) Scribe lines for increasing wafer utilizable area
CN101958237A (zh) 形成光刻对准标记的方法
CN116666363B (zh) 一种卡槽式对位标记及防止铟柱滑移的互连方法
US20060128040A1 (en) Bond positioning method for wire-bonding process and substrate for the bond positioning method
CN1199263C (zh) 晶片整合刚性支持环
US10818583B2 (en) Semiconductor devices, methods of manufacture thereof, and semiconductor device packages
US20220344303A1 (en) Method for manufacturing electronic chips
KR20040034487A (ko) 기판유지장치
CN110187611B (zh) 一种晶圆上曝光区域的排布方法
CN110993490A (zh) 一种不同尺寸芯片实现异质键合的方法
JPH06302925A (ja) 基板とそれに用いるアライメントマーク
JP2020166029A (ja) 実装方法および画像表示装置の製造方法
Shinoda et al. Study of submicron panel-level packaging in mass-production
US20120119335A1 (en) Semiconductor Device With A Plurality Of Mark Through Substrate Vias
JP2003086629A (ja) Cof型半導体装置及びその製造方法
KR20160054856A (ko) 다이 본더의 본딩 위치 보정 방법
JP2001102285A (ja) 位置合わせマーク
CN111128754A (zh) 一种扇出型封装方法及扇出型封装器件
US20130181339A1 (en) Multi-chip self-alignment assembly which can be used with flip-chip bonding
TWI756939B (zh) 基板裝置、包含基板裝置之顯示面板及其製作方法
KR101038642B1 (ko) 웨이퍼 관통홀 형성방법 및 이를 위한 장비

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant