CN106206464A - 覆晶封装结构与芯片 - Google Patents
覆晶封装结构与芯片 Download PDFInfo
- Publication number
- CN106206464A CN106206464A CN201510669880.6A CN201510669880A CN106206464A CN 106206464 A CN106206464 A CN 106206464A CN 201510669880 A CN201510669880 A CN 201510669880A CN 106206464 A CN106206464 A CN 106206464A
- Authority
- CN
- China
- Prior art keywords
- chip
- those
- conductive pole
- composite packing
- locating recesses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 67
- 238000003466 welding Methods 0.000 claims abstract description 30
- 238000004806 packaging method and process Methods 0.000 claims abstract description 3
- 238000012856 packing Methods 0.000 claims description 81
- 239000002131 composite material Substances 0.000 claims description 74
- 239000010410 layer Substances 0.000 claims description 20
- 238000009826 distribution Methods 0.000 claims description 18
- 239000000084 colloidal system Substances 0.000 claims description 8
- 239000012792 core layer Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 23
- 230000012447 hatching Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910001074 Lay pewter Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910007116 SnPb Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000003319 supportive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
本发明提供一种覆晶封装结构与芯片，其中覆晶封装结构包括一导线架以及一芯片。导线架具有多个引脚以及多个定位凹陷。定位凹陷位于引脚上。芯片具有多个柱体。柱体配置于芯片与导线架之间。至少部分柱体对应于定位凹陷分布。一种覆晶封装结构，包括线路板、芯片以及多个第一焊料。线路板具有多个定位凹陷。芯片具有多个焊垫、多导电柱以及多个支撑柱。导电柱配置于焊垫上，且支撑柱对应于定位凹陷分布。各支撑柱的高度大于各导电柱的高度。第一焊料配置于各导电柱与线路板之间。本发明另提出一种具有多个导电柱以及多个支撑柱的芯片，进而增进本发明的覆晶封装结构的可靠度。
Description
技术领域
本发明是有关于一种半导体封装结构，且特别是有关于一种覆晶封装结构与芯片。
背景技术
覆晶封装(Flip Chip)技术为目前广泛使用的半导体封装技术。在覆晶封装技术中，芯片与承载器之间会通过凸块(bumps)电性连接，且凸块通常通过焊料焊接于承载器上。然而，由于芯片与承载器的热膨胀系数有所差异，故在凸块的回焊(reflow)制程之后可能会使凸块遭受一定程度的剪应力(shearing stress)。此外，在回焊的过程中，由于焊料会呈现熔融状态，因此焊料的厚度在回焊过程中不易控制，容易导致设置于承载器上的芯片出现歪斜的情况。
承上述，如何改善回焊制程所导致的芯片歪斜、偏移等问题，实为研发人员目前亟待解决的问题之一。
发明内容
本发明提供一种覆晶封装结构与芯片，其中覆晶封装结构可使芯片与承载器具有良好的相对位置。
本发明提供一种具有支撑柱的芯片。
本发明的覆晶封装结构，其包括导线架以及芯片。导线架具有多个引脚以及多个位于该些引脚上的定位凹陷。芯片具有多个柱体。柱体配置于芯片与导线架之间。至少部分柱体对应于定位凹陷分布。且另一部分的该些柱体高度低于该些对应于该些定位凹陷的柱体高度。
在本发明的一实施例中，上述的各定位凹陷的深度介于5微米至20微米之间。
在本发明的一实施例中，上述的芯片包括多个焊垫与多个导电柱，焊垫通过该些导电柱与该导线架连接。
在本发明的一实施例中，还包括多个第一焊料，配置于各导电柱与对应的引脚之间。
在本发明的一实施例中，上述的芯片包括多个焊垫、多个导电柱与多个支撑柱，焊垫通过导电柱与导线架连接，支撑柱对应于定位凹陷分布，且各支撑柱的高度大于各导电柱的高度。
在本发明的一实施例中，还包括多个第一焊料，配置于各该导电柱与对应的引脚之间。
在本发明的一实施例中，上述的支撑柱与导电柱的高度差介于10微米至30微米之间。
在本发明的一实施例中，上述的支撑柱对应于芯片的角落分布或边缘分布。
在本发明的一实施例中，还包括多个第二焊料，配置于定位凹陷中，其中支撑柱通过第二焊料固定于定位凹陷中。
在本发明的一实施例中，上述的支撑柱的材料包括导电材料。
在本发明的一实施例中，还包括一封装胶体，包覆导线架以及芯片。
本发明的覆晶封装结构，其包括线路板、芯片以及多个第一焊料。线路板具有多个定位凹陷。芯片具有多个焊垫、多个导电柱以及多个定位凹陷。导电柱配置于焊垫上。支撑柱对应于定位凹陷分布的。各支撑柱的高度大于各导电柱的高度。第一焊料配置于各导电柱与线路板之间。
在本发明的一实施例中，上述的线路板包括核心层、至少一线路层以及至少一防焊层。线路层覆盖核心层。防焊层覆盖线路层。定位凹陷位于防焊层。
在本发明的一实施例中，上述的支撑柱与导电柱的高度差介于10微米至30微米之间。
在本发明的一实施例中，上述的各定位凹陷的深度介于5微米至20微米之间。
在本发明的一实施例中，上述的支撑柱对应于芯片的角落或边缘分布。
在本发明的一实施例中，上述的覆晶封装结构还包括多个第二焊料，第二焊料配置于定位凹陷中，其中支撑柱通过第二焊料固定于定位凹陷中。
在本发明的一实施例中，上述的支撑柱的材料例如为导电材料。
在本发明的一实施例中，上述的覆晶封装结构还包括一封装胶体，且封装胶体包覆线路板、芯片以及第一焊料。
本发明的芯片，其具有多个焊垫、多个配置于焊垫上的导电柱以及多个支撑柱，其中各支撑柱的高度高于各导电柱的高度。
在本发明的一实施例中，上述的芯片还包括多个焊料，而焊料配置于导电柱上。
在本发明的一实施例中，上述的支撑柱的材料例如为导电材料。
在本发明的一实施例中，上述的支撑柱对应于芯片的角落或边缘分布。
在本发明的一实施例中，上述的部分支撑柱与其中一个导电柱配置于同一焊垫上。
基于上述，本发明采用具有定位凹陷的导线架或线路板，通过将芯片上的柱体对应于定位凹陷分布，则可避免芯片与导线架或线路板之间发生偏移。此外，本发明通过将回焊制程所需的焊料配置于定位凹陷，则可避免芯片与导线架或线路板之间发生歪斜。再者，本发明还采用具有支撑柱的芯片，且支撑柱的高度大于导电柱之高度，由此可有效的控制在回焊过程中配置于导电柱其中一端的焊料的厚度，据此可避免芯片相对于导线架或线路板发生歪斜。由此可知，基于本发明，芯片与导线架或线路板的相对位置可获得确保，进而增进本发明的覆晶封装结构的可靠度。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为本发明的一实施例所提供的覆晶封装结构的上视图；
图1B为图1A所提供的覆晶封装结构沿剖线I-I’的剖面示意图；
图2A为本发明的另一实施例所提供的覆晶封装结构的上视图；
图2B为图2A所提供的覆晶封装结构沿剖线II-II’的剖面示意图；
图3A为本发明的又一实施例所提供的覆晶封装结构的上视图；
图3B为图3A所提供的覆晶封装结构沿剖线III-III’的剖面示意图；
图4A为本发明的再一实施例所提供的覆晶封装结构的上视图；
图4B为图4A所提供的覆晶封装结构沿剖线IV-IV’的剖面示意图；
图5A为本发明的另一实施例所提供的覆晶封装结构的上视图；
图5B为图5A所提供的覆晶封装结构沿剖线V-V’的剖面示意图；
图6为本发明的一实施例所提供的芯片侧视图；
图7为本发明另一实施例所提供的芯片侧视图。
附图标记说明：
10、20、30、40、50：覆晶封装结构；
100、110、120：导线架；
102：引脚；
104：定位凹陷；
130、140：线路板；
132：核心层；
134：线路层；
136：防焊层；
200、210、220、230、240、250、260：芯片；
202、252、262：焊垫；
204、254、264：导电柱；
216、256、266：支撑柱；
300：第一焊料；
302：第二焊料；
400：封装胶体；
I-I’、II-II’、III-III’、IV-IV’、V-V’：剖线。
具体实施方式
图1A为本发明的一实施例所提供的覆晶封装结构的上视图。图1B为图1A所提供的覆晶封装结构沿剖线I-I’的剖面示意图。请同时参考图1A与图1B，在本实施例中，覆晶封装结构10包括导线架100以及芯片200，其中导线架100具有多个引脚102以及多个位于引脚102上的定位凹陷104。芯片200具有多个导电柱204，导电柱204配置于芯片200与导线架100之间，且导电柱204对应于定位凹陷104分布。在本实施例中，各定位凹陷104的深度介于5微米至20微米之间，且定位凹陷104可通过半蚀刻(half-etched)制程形成。
除上述之外，芯片200还可包括多个焊垫202，焊垫202可通过导电柱204与导线架100连接。覆晶封装结构10可还包括多个第一焊料300配置于各导电柱204与对应的引脚102之间。如此一来，芯片200可通过导电柱204以及第一焊料300与导线架100电性相连。此处，导电柱204选用的材料可为铜、银、镍或上述材料的组合，但不以此为限。第一焊料300所选用的材料的熔点需相较于导电柱204的熔点为低。举例来说，导电柱204选用的材料为铜柱(Copper pillar)，第一焊料300选用的材料为锡银合金(SnAg)或锡铅合金(SnPb)。
在本实施例中，导电柱204除了作为导电用途之外，也具有支撑芯片200在导线架100上的用途。如图1A所示，导电柱204为对应芯片200的边缘分布，且导电柱204的数量依芯片200的设计而决定，在本案附图中例如为16个。
详细来说，由于第一焊料300所选用的材料的熔点相较于导电柱204以及支撑柱206所选用的材料的熔点低，因此当将芯片200与导线架100进行接合(即进行回焊制程)时，通过制程温度的控制可使导电柱204处于非熔融状态(固态)，而第一焊料300处于熔融的状态。换句话说，导电柱204的高度于回焊制程前后几乎不变，因此，可通过导电柱204维持芯片200与导线架100之间的间距。并且，导电柱204为对应芯片200的边缘分布，则导电柱204对于芯片200具有良好的支撑性。
进一步而言，如图1B所示，导电柱204嵌入于定位凹陷104中，可使芯片200配置在导线架100上的位置获得控制，据此可有效的避免芯片200与导线架100之间发生偏移，且还可增加覆晶封装结构10的推晶强度。值得说明的是，导电柱204的尺寸与外型设计以可顺利地嵌入或被容纳于定位凹陷104中为原则，以使导电柱204在定位凹陷104中不易有侧向滑动的情形发生，进而使芯片200配置于导线架100上的位置更为精准。
此外，导电柱204与定位凹陷104间仍可能存在有尺寸或外型的差异，此处，导电柱204与定位凹陷104间的空隙也可通过第一焊料300的填补，使得导电柱204与定位凹陷104的相对位置更为稳固。再者，由于芯片200的导电柱204通过第一焊料300焊接于导线架100的定位凹陷104中，据此，第一焊料300也可用来加强导电柱204与定位凹陷104结合的结构稳定性。
又如前所述，各第一焊料300配置于各导电柱204与对应的引脚102之间，即多个第一焊料300分别配置于所对应的引脚102上的定位凹陷104中。故当覆晶封装结构10进行接合(即进行回焊制程)，而使第一焊料300处于熔融的状态时，则第一焊料300的分布范围或厚度可被有效的控制，进而能避免芯片200相对于导线架100发生歪斜。此处，定位凹陷104的直径可小于第一焊料300的直径。但本发明并不以此为限，定位凹陷104的直径也可大于或等于第一焊料300的直径。
值得一提的是，芯片200与导线架100接合(即进行回焊制程)的方式可为：第一焊料300可先行配置于芯片200的导电柱204的一端，而后将导电柱204对应于定位凹陷104分布。或者，第一焊料300可先行配置于定位凹陷104中，而后将导电柱204对应定位凹陷104分布。
除上述之外，覆晶封装结构10还包括封装胶体400，封装胶体400包覆导线架100、芯片200以及第一焊料300，封装胶体400可用以保护覆晶封装结构10不受外部水气、灰尘或空气中的氧侵袭，据此可提升覆晶封装结构10的可靠度。
当将芯片200与导线架100进行接合(即进行回焊制程)，而使第一焊料300处于熔融的状态时，由于导电柱204是对应于导线架100的定位凹陷104配置，则可有效的避免芯片200与导线架100之间发生偏移，并增加覆晶封装结构10的推晶强度。再者，由于导电柱204分布在芯片200的边缘，且第一焊料300配置于定位凹陷104，则在回焊过程中可有效控制熔融状态的焊料的厚度及分布，由此可避免配置于导线架100上的芯片200歪斜。如此一来，可提高覆晶封装结构10的可靠度。
图2A为本发明的另一实施例所提供的覆晶封装结构的上视图。图2B为图2A所提供的覆晶封装结构沿剖线II-II’的剖面示意图。请同时参考图2A以及图2B，在本实施例中，覆晶封装结构20与覆晶封装结构10相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。本实施例的覆晶封装结构20与第一实施例的覆晶封装结构10的主要差别在于：覆晶封装结构20还包括多个支撑柱216，支撑柱216对应于定位凹陷104分布，且各支撑柱216的高度大于各导电柱204的高度。
在本实施例中，定位凹陷104的深度介于5微米至20微米之间，又支撑柱216与导电柱204的高度差介于10微米至30微米之间，支撑柱216可具有支撑芯片210在导线架110上的用途。
详细来说，第一焊料300所选用的材料的熔点相较于导电柱204以及支撑柱216所选用的材料的熔点低，因此当将芯片210与导线架110进行接合(即进行回焊制程)时，导电柱204以及支撑柱216处于非熔融状态(固态)，而通过制程温度的控制可使第一焊料300处于熔融的状态。换句话说，导电柱204以及支撑柱216的高度于回焊制程前后几乎不变，故可维持芯片210与导线架110之间的间距。此外，当定位凹陷104的深度以及导电柱204的高度固定的情况下，可通过控制支撑柱216的高度进而精准控制第一焊料300的高度。换言之，在回焊的过程中，本实施例可通过定位凹陷104的深度、导电柱204的高度以及支撑柱216的高度三者间的搭配，以精准地控制第一焊料300的高度。
举例来说，当定位凹陷104的深度为5微米，导电柱204的高度为65微米，而支撑柱216的高度为95微米，则当芯片210与导线架110进行接合(即进行回焊制程)时，第一焊料300的厚度可被控制为25微米。
此外，在本实施例中，支撑柱216选用的材料可例如为导电材料，特别是当支撑柱216与导电柱204选用相同的材料。如此一来，支撑柱206与导电柱204可在同一制程步骤完成，由此可简化制程，但本发明并不以此为限，支撑柱216与导电柱204也可选用不同的材料制作而成。
请继续参考图2A，本实施例的支撑柱216是对应芯片210的角落分布，且支撑柱216的数量例如为4个，其对应分布于芯片210的四个角落。如图2B所示，通过将支撑柱216嵌入于定位凹陷104中，可使芯片210配置在导线架110上的位置获得控制，如此可维持芯片210于导线架110上的相对位置的稳定度。值得说明的是，支撑柱216的尺寸与外型设计以可顺利地嵌入或被容纳于定位凹陷104中为原则，以使支撑柱216在定位凹陷104中不易有侧向滑动的情形发生，进而使芯片210配置于导线架110上的位置更为精准。
进一步而言，由于支撑柱216与定位凹陷104仍可能存在有尺寸或外型的差异，为加强支撑柱216与定位凹陷104结合的结构稳定性，覆晶封装结构20还可包括多个配置于定位凹陷104中的第二焊料302，且第一焊料300与第二焊料302的材料可相同，但并不以此为限。如此一来，支撑柱216与定位凹陷104间的空隙可通过第二焊料302填补，由此可更稳固支撑柱216与定位凹陷104的相对位置。再者，由于芯片210的支撑柱216可通过第二焊料302焊接于导线架110的定位凹陷104中，据此，支撑柱216与第二焊料302可分散芯片210与导线架110间的剪应力，还可加强芯片210与导线架110结合的结构稳定性。
在此情况下，举例来说，当定位凹陷104的深度为5微米，导电柱204的高度为65微米，而支撑柱216的高度为95微米，则当芯片210与导线架110进行接合(即进行回焊制程)时，第一焊料300的厚度可被控制为25微米再加上第二焊料302的厚度。
当将芯片210与导线架110进行接合(即进行回焊制程)，而使第一焊料300处于熔融的状态时，由于支撑柱216是分布在芯片210的角落，且支撑柱216的高度大于导电柱204的高度，则可通过支撑柱216作为芯片210的结构支撑，由此可避免配置于导线架110上的芯片210歪斜。再者，由于支撑柱216是对应于导线架110的定位凹陷104而配置，故可维持芯片210于导线架110上相对位置的稳定度。如此一来，可提高覆晶封装结构20的可靠度。
图3A为本发明的又一实施例所提供的覆晶封装结构的上视图。图3B为图3A所提供的覆晶封装结构沿剖线III-III’的剖面示意图。请同时参考图3A以及图3B，在本实施例中，覆晶封装结构30与覆晶封装结构20相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。本实施例的覆晶封装结构30与第二实施例的覆晶封装结构20的主要差别在于：覆晶封装结构30的支撑柱216为对应芯片220的边缘分布。
请继续参考图3A，本实施例的支撑柱216为对应芯片220的边缘分布，且支撑柱206的例如呈等距分布于芯片边缘，或也可视所需而沿芯片边缘以不等距的方式定点分布其对应分布于芯片220的四周。如图3B所示，通过将支撑柱216嵌入于定位凹陷104中，可使芯片220配置在于导线架120上的位置获得控制，如此可提高芯片220于导线架120上的相对位置的稳定度。
当将芯片220与导线架120进行接合(即进行回焊制程)，而使第一焊料300处于熔融的状态时，由于支撑柱216是分布在芯片220的边缘，且支撑柱216的高度大于导电柱204的高度，则可通过支撑柱216作为芯片220的结构支撑，则可避免配置于导线架120上的芯片220歪斜。再者，由于支撑柱216是对应于导线架120的定位凹陷104而配置，故可维持芯片220于导线架120上相对位置的稳定度。如此一来，可提高覆晶封装结构30的可靠度。
图4A为本发明的再一实施例所提供的覆晶封装结构的上视图。图4B为图4A所提供的覆晶封装结构沿剖线IV-IV’的剖面示意图。请同时参考图4A与图4B，在本实施例中，覆晶封装结构40与覆晶封装结构20相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而本实施例的覆晶封装结构40与第二实施例的覆晶封装结构20的主要差别在于：覆晶封装结构40的承载器为一线路板130。
在本实施例中，线路板包括一核心层132、至少一线路层134以及至少一防焊层136，其中线路层134覆盖核心层132，防焊层326覆盖线路层134，其中防焊层136具有定位凹陷104。详细来说，各定位凹陷104的深度介于5微米至20微米之间。此处，定位凹陷104相当于防焊层136的开口，故定位凹陷104可于形成防焊层136时一并实现。
当将芯片230与线路板130接合(即进行回焊制程)，而使第一焊料300处于熔融的状态时，由于支撑柱216是分布在芯片230的角落，且支撑柱216的高度大于导电柱204的高度，则可通过支撑柱216作为芯片230的结构支撑，则可避免配置于线路板130上的芯片230歪斜。再者，由于支撑柱216是对应于线路板130的定位凹陷104而配置，故可维持芯片230于线路板130上相对位置的稳定度。如此一来，可提高覆晶封装结构40的可靠度。
图5A为本发明的另一实施例所提供的覆晶封装结构的上视图。图5B为图5A所提供的覆晶封装结构沿剖线V-V’的剖面示意图。请同时参考图5A与图5B，在本实施例中，覆晶封装结构50与覆晶封装结构40相似，其类似的构件以相同的标号表示，且具有类似的功能，并省略描述。而本实施例的覆晶封装结构50与第四实施例的覆晶封装结构40的主要差别在于，覆晶封装结构50的支撑柱216为对应芯片230的边缘分布。
请继续参考图5A，本实施例的支撑柱216为对应芯片240的边缘分布，且支撑柱216的例如呈等距分布于芯片边缘，或也可视所需而沿芯片边缘以不等距的方式定点分布，其对应分布于芯片240的四周。则如图5B所示，通过将支撑柱216嵌入于定位凹陷104中，可使芯片240配置于线路板140上的位置获得控制，如此可提高芯片240于线路板140上相对位置的稳定度。
当将芯片240与线路板140接合(即进行回焊制程)，而使第一焊料300处于熔融的状态时，由于支撑柱216是分布在芯片240的边缘，且支撑柱216的高度大于导电柱204的高度，则可通过支撑柱216作为芯片240的结构支撑，由此可避免配置于线路板140上的芯片240歪斜。再者，由于支撑柱216是对应于线路板140的定位凹陷104而配置，故可维持芯片240于线路板140上相对位置的稳定度。如此一来，可提高覆晶封装结构50的可靠度。
图6为本发明的一实施例所提供的芯片侧视图。请参考图6，在本实施例中，芯片250具有多个焊垫252、多个配置于焊垫252上的导电柱254以及多个支撑柱256，其中各支撑柱256的高度高于各导电柱254的高度，其中导电柱254例如为前述的导电柱204，支撑柱256例如为前述的支撑柱216，其余有关于芯片描述可参考前述内容，在此不再重复描述。
由于支撑柱256是分布在芯片250的角落或边缘，且支撑柱256的高度大于导电柱254的高度，因此芯片250在后续应用中，则可通过支撑柱256作为芯片250的结构的支撑，则可避免配置于导线架或电路板上的芯片250歪斜。再者，芯片250在后续应用中，由于支撑柱256是对应于导线架或电路板的定位凹陷而配置，故可维持芯片250于导线架或电路板上相对位置的稳定度。如此一来，可提高覆晶封装结构的结构可靠度。
图7为本发明另一实施例所提供的芯片侧视图。请参考图7，在本实施例中，芯片260与芯片250相似，而芯片260与芯片250的主要差别在于，导电柱264与支撑柱266位于相同的焊垫262上。
详细来说，由于支撑柱266选用的材料例如为导电材料，因此，当导电柱264与支撑柱266位于相同的焊垫262上，则芯片260于后续应用可通过导电柱264、支撑柱266与前述的任一导线架110、120或者任一线路板130、140电性相连，由此可降低芯片260与前述的任一导线架110、120或者任一线路板130、140间的阻值。
由于支撑柱266是分布在芯片260的角落或边缘，且支撑柱266的高度大于导电柱264的高度，因此芯片260在后续应用中，则可通过支撑柱266作为芯片260的结构的支撑，则可避免配置于导线架或电路板上的芯片260歪斜。再者，芯片260在后续应用中，由于支撑柱266是对应于导线架或电路板的定位凹陷而配置，故可维持芯片260于导线架或电路板上相对位置的稳定度。如此一来，可提高覆晶封装结构的结构可靠度。
综上所述，本发明采用具有定位凹陷的导线架或线路板，通过将芯片上的柱体对应于定位凹陷分布，则可避免芯片与导线架或线路板之间发生偏移。此外，本发明通过将回焊制程所需的焊料配置于定位凹陷，则可避免芯片与导线架或线路板之间发生歪斜。
再者，本发明更采用具有支撑柱的芯片，具有支撑柱的芯片与应用此芯片的覆晶封装结构将支撑柱分布在芯片的角落或边缘，且支撑柱的高度大于导电柱的高度，则当将芯片与导线架或电路板接合(即进行回焊制程)，而使焊料处于熔融的状态时，通过支撑柱作为芯片的结构支撑，则可避免配置于导线架或电路板上的芯片歪斜。并且，由于支撑柱是对应于导线架或电路板的定位凹陷而配置，故可维持芯片于导线架或电路板上相对位置的稳定度。如此一来，可提高覆晶封装结构的结构可靠度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种覆晶封装结构，其特征在于，包括：
一导线架，具有多个引脚以及多个位于该些引脚上的定位凹陷；以及
一芯片，具有多个柱体，该些柱体配置于所述芯片与所述导线架之间，至少一部分的该些柱体对应于该些定位凹陷分布，且另一部分的该些柱体高度低于该些对应于该些定位凹陷的柱体高度。
2.根据权利要求1所述的覆晶封装结构，其特征在于，所述柱体包括多个导电柱，且所述芯片还包括多个焊垫，该些焊垫通过该些导电柱与所述导线架连接。
3.根据权利要求2所述的覆晶封装结构，其特征在于，还包括多个第一焊料，配置于各所述导电柱与对应的引脚之间。
4.根据权利要求1所述的覆晶封装结构，其特征在于，所述柱体包括多个导电柱与多个支撑柱，且所述芯片还包括多个焊垫，该些焊垫通过该些导电柱与所述导线架连接，该些支撑柱对应于该些定位凹陷分布，且各所述支撑柱的高度大于各所述导电柱的高度。
5.根据权利要求4所述的覆晶封装结构，其特征在于，还包括多个第一焊料，配置于各所述导电柱与对应的引脚之间。
6.根据权利要求4所述的覆晶封装结构，其特征在于，该些支撑柱对应于所述芯片的角落分布。
7.根据权利要求4所述的覆晶封装结构，其特征在于，该些支撑柱对应于所述芯片的边缘分布。
8.根据权利要求4所述的覆晶封装结构，其特征在于，还包括多个第二焊料，配置于该些定位凹陷中，其中该些支撑柱通过该些第二焊料固定于该些定位凹陷中。
9.根据权利要求1所述的覆晶封装结构，其特征在于，还包括一封装胶体，包覆所述导线架以及所述芯片。
10.一种覆晶封装结构，其特征在于，包括：
一线路板，且该线路板具有多个定位凹陷；
一芯片，具有多个焊垫、多个配置于该些焊垫上的导电柱以及多个对应于该些定位凹陷分布的支撑柱，其中各所述支撑柱的高度大于各所述导电柱的高度；以及
多个第一焊料，配置于各所述导电柱与所述线路板之间。
11.根据权利要求10所述的覆晶封装结构，其特征在于，所述线路板包括：
一核心层；
至少一线路层，覆盖所述核心层；以及
至少一防焊层，覆盖所述线路层，其中该些定位凹陷位于所述防焊层。
12.根据权利要求10所述的覆晶封装结构，其特征在于，该些支撑柱对应于所述芯片的角落分布。
13.根据权利要求10所述的覆晶封装结构，其特征在于，该些支撑柱对应于所述芯片的边缘分布。
14.根据权利要求10所述的覆晶封装结构，其特征在于，还包括多个第二焊料，配置于该些定位凹陷中，其中该些支撑柱通过该些第二焊料固定于该些定位凹陷中。
15.根据权利要求10所述的覆晶封装结构，其特征在于，还包括：
一封装胶体，包覆所述线路板、所述芯片以及所述第一焊料。
16.一种芯片，其特征在于，具有多个焊垫、多个配置于该些焊垫上的导电柱以及多个支撑柱，其中各所述支撑柱的高度高于各所述导电柱的高度。
17.根据权利要求16所述的芯片，其特征在于，还包括多个焊料，而该些焊料配置于该些导电柱上。
18.根据权利要求16所述的芯片，其特征在于，该些支撑柱对应于所述芯片的角落分布。
19.根据权利要求16所述的芯片，其特征在于，该些支撑柱对应于所述芯片的边缘分布。
20.根据权利要求16所述的芯片，其特征在于，部分的该些支撑柱与其中一个导电柱配置于同一焊垫上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104117465A TWI560834B (en) | 2015-05-29 | 2015-05-29 | Flip chip package and chip |
| TW104117465 | 2015-05-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106206464A true CN106206464A (zh) | 2016-12-07 |
Family
ID=57453086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510669880.6A Pending CN106206464A (zh) | 2015-05-29 | 2015-10-13 | 覆晶封装结构与芯片 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106206464A (zh) |
| TW (1) | TWI560834B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122794A (zh) * | 2017-12-18 | 2018-06-05 | 中电科技集团重庆声光电有限公司 | 焦平面阵列探测器倒装焊对接方法 |
| CN110911432A (zh) * | 2019-11-21 | 2020-03-24 | 中国电子科技集团公司第十一研究所 | 甚高分辨率红外探测器芯片与读出电路芯片倒装互连方法 |
| CN111696874A (zh) * | 2019-03-15 | 2020-09-22 | 南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| CN112614821A (zh) * | 2020-12-15 | 2021-04-06 | Oppo广东移动通信有限公司 | 封装结构及其制备方法、电子设备 |
| CN116666363A (zh) * | 2023-08-01 | 2023-08-29 | 无锡兴华衡辉科技有限公司 | 一种卡槽式对位标记及防止铟柱滑移的互连方法 |
| CN116864468A (zh) * | 2023-09-01 | 2023-10-10 | 青岛泰睿思微电子有限公司 | 芯片的多功能封装结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070172981A1 (en) * | 2006-01-20 | 2007-07-26 | Meng-Jen Wang | Method for making flip chip on leadframe package |
| CN101026141A (zh) * | 2006-02-20 | 2007-08-29 | 日月光半导体制造股份有限公司 | 具有防浮机构的覆晶封装构造 |
| CN103094261A (zh) * | 2011-09-16 | 2013-05-08 | 阿尔特拉公司 | 电子组件装置和关联方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI405375B (zh) * | 2009-11-13 | 2013-08-11 | Unimicron Technology Corp | 電連接器 |
-
2015
- 2015-05-29 TW TW104117465A patent/TWI560834B/zh active
- 2015-10-13 CN CN201510669880.6A patent/CN106206464A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070172981A1 (en) * | 2006-01-20 | 2007-07-26 | Meng-Jen Wang | Method for making flip chip on leadframe package |
| CN101026141A (zh) * | 2006-02-20 | 2007-08-29 | 日月光半导体制造股份有限公司 | 具有防浮机构的覆晶封装构造 |
| CN103094261A (zh) * | 2011-09-16 | 2013-05-08 | 阿尔特拉公司 | 电子组件装置和关联方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122794A (zh) * | 2017-12-18 | 2018-06-05 | 中电科技集团重庆声光电有限公司 | 焦平面阵列探测器倒装焊对接方法 |
| CN108122794B (zh) * | 2017-12-18 | 2019-11-05 | 中电科技集团重庆声光电有限公司 | 焦平面阵列探测器倒装焊对接方法 |
| CN111696874A (zh) * | 2019-03-15 | 2020-09-22 | 南茂科技股份有限公司 | 芯片封装结构及其制作方法 |
| CN110911432A (zh) * | 2019-11-21 | 2020-03-24 | 中国电子科技集团公司第十一研究所 | 甚高分辨率红外探测器芯片与读出电路芯片倒装互连方法 |
| CN110911432B (zh) * | 2019-11-21 | 2023-01-06 | 中国电子科技集团公司第十一研究所 | 甚高分辨率红外探测器芯片与读出电路芯片倒装互连方法 |
| CN112614821A (zh) * | 2020-12-15 | 2021-04-06 | Oppo广东移动通信有限公司 | 封装结构及其制备方法、电子设备 |
| CN116666363A (zh) * | 2023-08-01 | 2023-08-29 | 无锡兴华衡辉科技有限公司 | 一种卡槽式对位标记及防止铟柱滑移的互连方法 |
| CN116666363B (zh) * | 2023-08-01 | 2023-09-19 | 无锡兴华衡辉科技有限公司 | 一种卡槽式对位标记及防止铟柱滑移的互连方法 |
| CN116864468A (zh) * | 2023-09-01 | 2023-10-10 | 青岛泰睿思微电子有限公司 | 芯片的多功能封装结构 |
| CN116864468B (zh) * | 2023-09-01 | 2023-12-08 | 青岛泰睿思微电子有限公司 | 芯片的多功能封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201642422A (zh) | 2016-12-01 |
| TWI560834B (en) | 2016-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106206464A (zh) | 覆晶封装结构与芯片 | |
| JP5176507B2 (ja) | 半導体装置 | |
| CN110246768A (zh) | 堆叠半导体封装 | |
| CN103545266B (zh) | 半导体封装件及其制造方法 | |
| CN104900627B (zh) | 半导体装置、半导体装置的制造方法、定位治具 | |
| JP6351731B2 (ja) | 半導体装置および電子装置 | |
| US20090051049A1 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| CN102136434A (zh) | 在引线键合的芯片上叠置倒装芯片的方法 | |
| CN106935559A (zh) | 半导体封装 | |
| JP6092084B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN104521014A (zh) | 发光装置以及发光装置的制造方法 | |
| CN104701272B (zh) | 一种芯片封装组件及其制造方法 | |
| CN204706557U (zh) | 一种智能功率模块 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| CN105845807A (zh) | 发光二极管覆晶封装结构 | |
| US10305010B2 (en) | Light emitting device | |
| CN107946269B (zh) | 一种传感芯片的封装结构及其封装方法 | |
| CN104465427A (zh) | 封装结构及半导体工艺 | |
| JP5533983B2 (ja) | 半導体装置 | |
| CN209232787U (zh) | 一种chip型led封装器件 | |
| JP6822442B2 (ja) | 発光装置およびその製造方法 | |
| CN102412241B (zh) | 半导体芯片封装件及其制造方法 | |
| KR20220003077A (ko) | Cof 패키징 방법 | |
| JP5165302B2 (ja) | 半導体装置およびその製造方法 | |
| CN110634856A (zh) | 一种倒装加打线混合型封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161207 |
|
| WD01 | Invention patent application deemed withdrawn after publication |