CN110678958A - 半导体模块及其制造方法 - Google Patents

半导体模块及其制造方法 Download PDF

Info

Publication number
CN110678958A
CN110678958A CN201880034475.9A CN201880034475A CN110678958A CN 110678958 A CN110678958 A CN 110678958A CN 201880034475 A CN201880034475 A CN 201880034475A CN 110678958 A CN110678958 A CN 110678958A
Authority
CN
China
Prior art keywords
alignment mark
semiconductor module
base material
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880034475.9A
Other languages
English (en)
Inventor
东坂浩由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN110678958A publication Critical patent/CN110678958A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

半导体模块具备：基材(10)；对准标记(M)，其设置于基材(10)的表面；以及多个半导体元件(21a、21b)，其与对准标记(M)并列设置且分别设置在基材(10)的表面，并且相互分离。由此，提供一种能够防止对准标记被剥离而作为异物残留，能够提高可靠性的半导体模块及半导体模块的制造方法。

Description

半导体模块及其制造方法
援引记载
本申请对已在2017年5月26日申请的日本申请特愿2017-104763主张优先权的利益，并援引该日本申请所记载的全部记载内容。
技术领域
本发明涉及一种具有对准标记的半导体模块及其制造方法。
背景技术
作为现有的半导体模块，存在在LSI芯片上搭载多个LED芯片的结构(芯片内建芯片，chip on chip)。例如，是在对LED芯片进行驱动控制的LSI芯片上搭载了RGB的各LED芯片的半导体模块。
作为这样的半导体模块的制造方法，在LSI芯片上分别或者每次多个地拾取LED芯片，在LSI芯片上搭载例如100个LED芯片。
现有技术文献
专利文献
专利文献1：日本特开2009-164521号公报
发明内容
本发明所要解决的技术问题
在上述这种现有的半导体模块的制造方法中，LSI芯片和LED芯片的对位精度变得重要。
即，在半导体模块中，也有由于位置偏移，各LED芯片的位置精度降低而给眼睛带来不适感的情况。另外，为了使多个LED全部按照设计而不会带来上述不协调感，需要高的对位精度，成为非常昂贵的结构。
另外，在半导体模块的制造方法中，也难以将多个LED全部按照设计进行对位，还存在由于之后的两个芯片的接合工序而引起位置偏移的不良情况。
因此，考虑将多个LED芯片预先搭载于第二基材，将其与LSI芯片接合后，将第二基材剥离。此时，对于多个LED芯片和LSI芯片的对位，使用对准标记(设置在LED芯片侧的第一对准标记片和设置在LSI芯片侧的第二对准标记片)。
在这种半导体模块的制造工序中，在一个半导体芯片和另一个半导体芯片的对位或连接结束之后，不需要对准标记。
但是，由于对准标记片彼此之间未连接，因在其之后的工序中剥离搭载有上述一个半导体芯片的第二基板时，对准标记不会与该第二基板一起被去除，由于对准标记从该第二基板剥离、浮动、落下而作为异物残留，因此存在可靠性降低的问题。
另外，在专利文献1(日本特开2009-164521号公报)中，公开了在切割时能够防止加工标记飞散的半导体装置及其制造方法，但并不是将预先形成于基材的多个半导体元件贴合于基材，仅剥离搭载有多个半导体元件的基材时防止对准标记的剥离。
本发明就是鉴于上述问题，其目的在于，提供一种能够防止对准标记剥离而作为异物残留，能够提高可靠性的半导体模块及该半导体模块的制造方法。
解决问题的方案
本发明的一个方式涉及的半导体模块，其特征在于，具备：基材；
对准标记，其设置在上述基材的表面；以及
多个半导体元件，其与上述对准标记并列设置，且分别设置在上述基材的表面，并且相互分离。
另外，本发明的一个方式涉及的半导体模块的制造方法，其使用：
第一基材，其在表面设有第一对准标记片；
第二基材，在表面上设有第二对准标记片、和与该第二对准标记片并列设置且相互分离的多个半导体元件；
其特征在于，
对位工序，在该工序中，使用上述第一对准标记片和上述第二对准标记片的重合，进行上述第一基材和上述多个半导体元件；以及
接合工序，在该工序中，在上述位置对准工序之后，将上述第二基材的上述多个半导体元件和上述第一基材接合，并且将上述第一基材和上述第二对准标记片接合。
发明效果
如上所述，根据本发明，其目的在于，提供一种能够防止对准标记剥离而作为异物残留，并能够提高可靠性的半导体模块及半导体模块的制造方法。
附图说明
图1是表示在本发明的第一实施方式的半导体模块的制造方法中，在蓝宝石基板上形成半导体层叠体的工序的剖视图。
图2是表示在上述蓝宝石基板的半导体层叠体上形成电极的工序的剖视图。
图3是示出在上述蓝宝石基板的半导体层叠体上形成分离槽的工序的图。
图4是Si电路基板的剖视图。
图5是示出将上述蓝宝石基板和Si电路基板贴合的工序的剖视图。
图6是表示在上述蓝宝石基板和Si电路基板之间填充液状硬化性树脂的工序的剖视图。
图7是表示将上述Si电路基板上的蓝宝石基板剥离的工序的剖视图。
图8是上述Si电路基板的对准标记和蓝宝石基板的对准标记的俯视图。
图9是上述第一实施方式的半导体模块的第一变形例。
图10是上述半导体模块的第二变形例。
图11是上述半导体模块的第三变形例。
图12是上述第一实施方式的半导体模块的对准标记的配置例。
图13是上述半导体模块的对准标记的其它配置例。
具体实施方式
下面，根据图示的实施方式，详细说明本发明的半导体模块及其制造方法。
〔第一实施方式〕
图1～图7是对本发明的第一实施方式的半导体模块的制造方法的各工序进行说明的图，以下按照图1～图7，说明半导体模块的制造方法。
在该第一实施方式的半导体模块的制造方法中，如图1所示，首先，在作为第二基材的一个例子的蓝宝石基板20上，通过外延生长形成包含发光层在内的半导体层叠体21。
然后，如图2所示，在蓝宝石基板20的半导体层叠体21上形成多个电极22、和成为第二对准标记片25的一部分的金属层23。电极22是第二连接图案的一个例子。
然后，如图3所示，通过对蓝宝石基板20的半导体层叠体21进行图案化，从而形成分离槽26。该分离槽26在电极22之间的中间以格子状形成。由此，在蓝宝石基板20上形成彼此隔开间隔而以格子状配置的多个发光元件21a。此时，通过半导体层叠体21的图案化，而形成与多个发光元件21a并列设置的第二对准标记片25。该第二对准标记片25包括半导体层叠体、和由与电极22相同的导电性材料构成的金属层23。
该第一实施例的多个发光元件21a，是使用了GaN系半导体的发光元件。
然后，如图4所示，在作为第一基材的一个例子的Si电路基板10的表面，形成多个电极11和第一对准标记片15。电极11是第一连接图案的一个例子。
在形成该多个电极11和第一对准标记片15时，在Si电路基板10的表面形成配线(未图示)。在该Si电路基板10上形成有对多个发光元件21a进行驱动控制的集成电路。
然后，在Si电路基板10上形成绝缘膜12，通过干蚀刻或湿蚀刻等对绝缘膜12进行图案化，以使得多个电极11的一部分露出。
然后，以将Si电路基板10的多个电极11的一部分露出区域覆盖的方式，分别形成凸块13。
然后，如图5所示，将蓝宝石基板20和Si电路基板10贴合。此时，在使用蓝宝石基板20侧的第二对准标记片25和Si电路基板10的第一对准标记片15，使蓝宝石基板20侧的电极22和Si电路基板10的电极11对位之后，通过热压法、超声波接合法等经由凸块13将蓝宝石基板20侧上的电极22和Si电路基板10的电极11连接。
在这里，蓝宝石基板20侧的第二对准标记片25和Si电路基板10的电极11经由凸块13而连接。由此，由第一对准标记片15和第二对准标记片25构成对准标记M。
然后，如图6所示，利用毛细管现象在蓝宝石基板20侧的发光元件21a与Si电路基板10之间填充液态硬化性树脂(底部填充工序)。
作为上述底部填充剂填充条件，优选温度范围为50℃～200℃。更优选温度范围为80℃～170℃，最优选温度范围为100℃～150℃。
然后，使填充的液状硬化性树脂热硬化，形成树脂层30。
然后，如图7所示，将Si电路基板10上的蓝宝石基板20剥离。在这里，对于蓝宝石基板20的剥离，使用激光剥离法等。由此，完成半导体模块的基本结构，在后续工序中，基于对准标记M进行位置偏移的检查或形成保护膜等，完成半导体模块。
图8表示上述Si电路基板10的第一对准标记片15和蓝宝石基板20的第二对准标记片25的俯视图。
如图8所示，第一对准标记片15设为正方形的框形状，第二对准标记片25设为十字形状。
在蓝宝石基板20和Si电路基板10的贴合中，通过使第二对准标记片25位于第一对准标记片15内的中央，从而进行蓝宝石基板20侧的电极22和Si电路基板10的电极11的对位。
在上述第一实施方式的半导体模块的制造方法中，通过由一组的第一、第二对准标记片15、25对100个发光元件21a进行对位，从而能够确保100个发光元件21a的位置精度，防止发光元件21a的配置不均。因此，使用了上述半导体模块的显示装置不会给人的眼睛带来不适感。另外，能够以低成本而高精度地实现发光元件21a的对位。
可以将组合了上述第一对准标记片15和第二对准标记片25的图案，作为多个工序的对位单元而共享。
此外，通过在后面的检查工序中将组合了上述第一对准标记片15和第二对准标记片25的图案作为检查用图案而使用，从而能够共享。例如，如图8所示，对第一对准标记片15的相对的边与第二对准标记片25的凸部分的边的间隔X1、X2进行测定，基于该间隔X1、X2对第一对准标记片15和第二对准标记片25的位置偏移进行检查。
根据上述结构的半导体模块，由于具备：Si电路基板10(第一基材)；对准标记M，其设置在Si电路基板10的表面；以及多个发光元件21a(半导体元件)，其与对准标记M并列设置且分别设置在Si电路基板10的表面，并且相互分离，因此，能够防止作为异物而剥离的对准标记M残留在半导体模块，能够提高可靠性。
此外，由于由上述第一对准标记片15和第二对准标记片25形成对准标记M，所以在将预先搭载有多个发光元件21a的蓝宝石基板20(第二基材)与Si电路基板10(第一基材)接合时，设置于蓝宝石基板20的第二对准标记片25与形成有第一对准标记片15的Si电路基板10接合，由第一、第二对准标记片15、25形成对准标记M。由此，在仅剥离蓝宝石基板20的制造工序中，能够可靠地防止对准标记M从Si电路基板10剥离。
此外，通过使上述对准标记M的表面和多个发光元件21a的表面大致处于同一平面上，从而在表面上形成例如保护膜等时，能够将所连接的第一、第二对准标记片15、25作为台阶防止机构而充分利用。
此外，根据上述半导体模块的制造方法，在使用第一对准标记片15和第二对准标记片25的重合而进行Si电路基板10(第一基材)和多个发光元件21a(半导体元件)的对位之后，对蓝宝石基板20(第二基材)的多个发光元件21a和Si电路基板10进行接合，并且对Si电路基板10和第二对准标记片25进行接合。由此，在之后的将蓝宝石基板20剥离的工序中，能够防止第一、第二对准标记片15、25的飞散。
此外，使用第一、第二对准标记片15、25能够准确地进行Si电路基板10的电极11和多个发光元件21a的对位，能够防止多个发光元件21a的配置不均。
另外，在图5中，第二对准标记片25和电极22的侧面大致相同，与此相对，在图9所示的第一变形例中，相对于第二对准标记片25的侧面，电极23的侧面位于内侧。
此外，在图5中，第一对准标记片15被绝缘膜12覆盖，但在图10所示的第二变形例中，对绝缘膜12进行图案化而使第一对准标记片15的一部分露出，在第一对准标记片15的露出部分上形成凸块13。
此外，在图10中，第二对准标记片25和电极23的侧面大致相同，与此相对，在图11所示的第三变形例中，相对于第二对准标记片25的侧面，电极23的侧面位于内侧。
另外，在图10、图11的情况下，在图8的俯视图中，取代第一对准标记片15，成为正方形的框形状的凸块13。另外，凸块13除了正方形的框形状以外，也可以是长方形等的框形状。
在上述第一实施方式的半导体模块中，基材10和多个发光元件21a(半导体元件)通过电极11(第一连接图案)和电极22(第二连接图案)连接而形成电流路径。与此相对，第一对准标记片15和第二对准标记片25之间是非电流路径。
〔第二实施方式〕
在上述第一实施方式中，对由一组的第一、第二对准标记片15、25对100个发光元件21a进行对位的半导体模块及其制造方法进行了说明，但在本发明的第二实施方式的半导体模块及其制造方法中，由一组的第一、第二对准标记片对1万个、2万个、3万个或5万个发光元件进行对位。
另外，也可以由多组的第一、第二对准标记片对1万个、2万个、3万个或5万个发光元件进行对位。
上述第二实施方式的半导体模块的制造方法，具有与第一实施方式的半导体模块的制造方法相同的效果。
〔第三实施方式〕
在上述第一、第二实施方式中，对将作为半导体元件的发光元件21a搭载在Si电路基板10(第一基材)上的半导体模块及其制造方法进行了说明，但在本发明的第三实施方式的半导体模块及其制造方法中，将多个除了发光元件以外的其它结构的半导体元件搭载在第一基材上。例如，可以采用将控制IC芯片搭载在存储芯片(第一基材)上的堆叠构造。
上述第三实施方式的半导体模块的制造方法，具有与第一实施方式的半导体模块的制造方法相同的效果。
对本发明的具体实施方式进行了说明，但本发明并不限定于上述第一～第三实施方式，在本发明的范围内能够进行各种变更而实施。例如，也可以将在上述第一～第三实施方式中记载的内容适当组合而成的方式作为本发明的一个实施方式。
另外，上述对准标记当然也可以在多个半导体元件的外周部有多个。
例如，如图12所示，在多个半导体元件以格子状排列的半导体模块中，也可以设置沿水平方向排列的一对的对准标记M1、M1，并且设置沿垂直方向排列的一对的对准标记M2、M2，如图13所示，也可以沿着倾斜方向设置一对的对准标记M3、M3(在图13中，相对于水平方向倾斜大致45deg的方向)。
并且，当然也可以是下述结构：在与上述对准标记不重叠的位置，在位于多个半导体元件的外周部的基材上，另外具备由与将第一对准标记片15和第二对准标记片25组合后的图案相同的材料构成的检查图案。
如果对本发明和实施例进行总结，则如下所述。
本发明的一个方式涉及的半导体模块，其特征在于，具备：基材10；
对准标记M，其设置在上述基材10的表面；以及
多个半导体元件21a，其与上述对准标记M并列设置，且分别设置在上述基材10的表面，并且相互分离。
根据上述结构，由于具备基材10、设置在基材10的表面的对准标记M、与对准标记M并列设置且分别设置在基材10的表面并且相互分离的多个半导体元件21a，所以能够防止作为异物剥离的对准标记M残留在半导体模块上，能够提高可靠性。
另外，在一个实施方式的半导体模块中，
上述对准标记M由第一对准标记片15和第二对准标记片25构成。
根据上述实施方式，由于由第一对准标记片15和第二对准标记片25构成对准标记M，所以在将预先搭载有多个半导体元件21a的基板与基材10接合时，通过将设于基板和基材10的第一、第二对准标记片15、25彼此接合，从而能够可靠地防止在仅剥离基板的制造工序中，对准标记M从基材10剥离。
另外，在一个实施方式的半导体模块中，
上述对准标记M上的表面和上述多个半导体元件21a的表面大致位于同一平面上。
根据上述实施方式，通过使对准标记M的表面与多个半导体元件21a的表面大致位于同一平面上，从而在表面形成例如保护膜等时，能够将对准标记M作为台阶防止机构而充分利用。
另外，本发明的一个方式涉及的半导体模块的制造方法，使用：
第一基材10，其在表面设有第一对准标记片15；以及
第二基材20，其在表面设有第二对准标记片25、和与该第二对准标记片25并列设置且相互分离的多个半导体元件21a，
其特征在于，具有下述工序：
对位工序，在该工序中，使用上述第一对准标记片15和上述第二对准标记片25的重合进行上述第一基材10和上述多个半导体元件21a的对位；以及
接合工序，在该工序中，在上述对位工序之后，将上述第二基材20的上述多个半导体元件21a和上述第一基材10接合，并且将上述第一基材10和上述第二对准标记片25接合。
根据上述结构，在使用第一对准标记片15和第二对准标记片25的重合进行第一基材10和多个半导体元件21a的对位之后，将第二基材20的多个半导体元件21a和第一基材10接合，并且将第一基材10和第二对准标记片25接合，因此，在后面的将第二基材20剥离的工序中，能够防止第一、第二对准标记片15、25的飞散。因此，能够防止对准标记被剥离而作为异物残留，可以提高可靠性。
此外，能够使用第一、第二对准标记片15、25准确地进行基材与多个半导体元件21a的对位，能够防止多个半导体元件21a的配置不均。
另外，在一个实施方式的半导体模块的制造方法中，在后续工序中使用将上述第一对准标记片15和上述第二对准标记片25组合后的图案。
根据上述实施方式，能够将组合了第一对准标记片15和第二对准标记片25的图案作为多个工序的对位机构而共享。
另外，在一个实施方式的半导体模块的制造方法中，上述后续工序具有将组合了上述第一对准标记片15和上述第二对准标记片25的图案作为检查用图案而使用的检查工序。
根据上述实施方式，通过在后面的检查工序中将组合了第一对准标记片15和第二对准标记片25的图案作为检查用图案而使用，从而能够共享。
另外，本发明的一个方式的半导体模块，该半导体模块由基材(10)、配置在上述基材(10)的表面的多个半导体元件(21a)以及对准标记(M)构成，其特征在于，
在上述基材10的表面设置有第一连接图案11，在上述多个半导体元件21a的上述基材10侧设置有第二连接图案22，
上述基材10和上述多个半导体元件21a通过上述第一连接图案11和上述第二连接图案22连接，
在上述基材10的表面，设置有由与上述第一连接图案11相同的材料形成的第一对准标记片15，在上述第一对准标记片15上，形成有由与上述第二连接图案22以及上述半导体元件21a相同的材料构成的第二对准标记片25，
上述对准标记M由上述第一对准标记片15和上述第二对准标记片25构成。
根据上述结构，能够防止作为异物而剥离的对准标记M残留在半导体模块上，能够提高可靠性。
另外，在一个实施方式的半导体模块中，
上述基材10和上述多个半导体元件21a通过上述第一连接图案11和上述第二连接图案22连接而形成电流路径，
上述第一对准标记片15和上述第二对准标记片25之间是非电流路径。
另外，在一个实施方式的半导体模块中，
上述对准标记M1～M3在上述多个半导体元件21a的外周部配置多个。
附图标记说明
10…Si电路基板(第一基材、基材)
11…电极
12…绝缘膜
13…凸块
15…第一对准标记片
20…蓝宝石基板(第二基材)
21…半导体层叠体
21a…发光元件(半导体元件)
22…电极
23…金属层
25…第二对准标记片
M、M1～M3…对准标记

Claims (9)

1.一种半导体模块，其特征在于，具备：
基材；
对准标记，其设置在所述基材的表面；以及
多个半导体元件，其与所述对准标记并列设置，且分别设置在所述基材的表面，并且相互分离。
2.根据权利要求1所述的半导体模块，其特征在于，
所述对准标记由第一对准标记片和第二对准标记片构成。
3.根据权利要求1所述的半导体模块，其特征在于，
所述对准标记的表面和所述多个半导体元件的表面大致位于同一平面上。
4.一种半导体模块的制造方法，其使用第一基材和第二基材，
所述第一基材在表面上设有第一对准标记片，
所述第二基材在表面设置有第二对准标记片以及与该第二对准标记片并列设置并且相互分离的多个半导体元件，
所述制造方法的特征在于，具有下述工序:
对位工序，在该工序中，使用所述第一对准标记片和所述第二对准标记片的重合，进行所述第一基材和所述多个半导体元件的对位；以及
接合工序，其在所述对位工序之后，将所述第二基材的所述多个半导体元件和所述第一基材接合，并且将所述第一基材和所述第二对准标记片接合。
5.根据权利要求4所述的半导体模块的制造方法，其特征在于，
在后续工序中使用将所述第一对准标记片和所述第二对准标记片组合后的图案。
6.根据权利要求5所述的半导体模块的制造方法，其特征在于，
所述后续工序具有检查工序，所述检查工序使用将所述第一对准标记片和所述第二对准标记片组合后的图案作为检查用图案。
7.一种半导体模块，其由基材、配置在所述基材的表面的多个半导体元件以及对准标记构成，所述半导体模块的特征在于，
在所述基材的表面设置有第一连接图案，在所述多个半导体元件的所述基材侧设置有第二连接图案，
所述基材和所述多个半导体元件通过所述第一连接图案和所述第二连接图案连接，
在所述基材的表面，设置有由与所述第一连接图案相同的材料形成的第一对准标记片，在所述第一对准标记片上，形成有由与所述第二连接图案以及所述半导体元件相同的材料构成的第二对准标记片，
所述对准标记由所述第一对准标记片和所述第二对准标记片构成。
8.根据权利要求7的半导体模块，其特征在于，
所述基材和所述多个半导体元件通过所述第一连接图形和所述第二连接图形连接而形成电流路径，
所述第一对准标记片和所述第二对准标记片之间是非电流路径。
9.根据权利要求1至3、7、8中的任一项所述的半导体模块，其特征在于，
所述对准标记在所述多个半导体元件的外周部配置有多个。
CN201880034475.9A 2017-05-26 2018-03-13 半导体模块及其制造方法 Pending CN110678958A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-104763 2017-05-26
JP2017104763 2017-05-26
PCT/JP2018/009646 WO2018216318A1 (ja) 2017-05-26 2018-03-13 半導体モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
CN110678958A true CN110678958A (zh) 2020-01-10

Family

ID=64395405

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880034475.9A Pending CN110678958A (zh) 2017-05-26 2018-03-13 半导体模块及其制造方法

Country Status (5)

Country Link
US (1) US11251134B2 (zh)
JP (1) JP6823717B2 (zh)
CN (1) CN110678958A (zh)
TW (1) TW201901846A (zh)
WO (1) WO2018216318A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018089B2 (en) * 2019-01-08 2021-05-25 Innolux Corporation Display devices and methods for manufacturing the same
EP3933944A4 (en) * 2019-02-26 2022-11-16 Kyocera Corporation MICRO-LED ELEMENT MOUNTED SUBSTRATE AND DISPLAY DEVICE USING THE SAME
US11164844B2 (en) * 2019-09-12 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double etch stop layer to protect semiconductor device layers from wet chemical etch
US11545474B2 (en) * 2020-05-11 2023-01-03 Semileds Corporation Method and system for transferring alignment marks between substrate systems
EP3958308A1 (en) * 2020-08-19 2022-02-23 Lumileds LLC Lighting element alignment
TWI799272B (zh) * 2022-03-01 2023-04-11 南亞科技股份有限公司 具有疊置標記結構之半導體元件結構的製備方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670911A (zh) * 2004-03-19 2005-09-21 三洋电机株式会社 半导体装置的制造方法及半导体元件的定位方法
US20070013063A1 (en) * 2005-06-23 2007-01-18 Intel Corporation Self alignment features for an electronic assembly
CN102543902A (zh) * 2010-12-17 2012-07-04 索尼公司 半导体器件及其制造方法
CN104981907A (zh) * 2013-02-14 2015-10-14 奥林巴斯株式会社 半导体基板、摄像元件及摄像装置
US20150362770A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Display with Low Reflectivity Alignment Structures
CN105283957A (zh) * 2013-06-07 2016-01-27 奥林巴斯株式会社 半导体装置、固体摄像装置以及摄像装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4189610B2 (ja) 1998-05-08 2008-12-03 ソニー株式会社 光電変換素子およびその製造方法
JP4701537B2 (ja) * 2001-05-16 2011-06-15 ソニー株式会社 素子の転写方法及び画像表示装置の製造方法
JP5326282B2 (ja) 2008-01-10 2013-10-30 富士通セミコンダクター株式会社 半導体装置とその製造方法、及び露光用マスク
JP5800568B2 (ja) * 2011-05-13 2015-10-28 スタンレー電気株式会社 半導体素子の製造方法
WO2015060059A1 (ja) * 2013-10-22 2015-04-30 富士フイルム株式会社 導電性フイルム、タッチパネル及び表示装置
JP6290608B2 (ja) * 2013-11-21 2018-03-07 スタンレー電気株式会社 半導体発光素子アレイの製造方法およびウエハ
CN106154613B (zh) * 2016-06-30 2018-09-18 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1670911A (zh) * 2004-03-19 2005-09-21 三洋电机株式会社 半导体装置的制造方法及半导体元件的定位方法
US20070013063A1 (en) * 2005-06-23 2007-01-18 Intel Corporation Self alignment features for an electronic assembly
CN102543902A (zh) * 2010-12-17 2012-07-04 索尼公司 半导体器件及其制造方法
CN104981907A (zh) * 2013-02-14 2015-10-14 奥林巴斯株式会社 半导体基板、摄像元件及摄像装置
CN105283957A (zh) * 2013-06-07 2016-01-27 奥林巴斯株式会社 半导体装置、固体摄像装置以及摄像装置
US20150362770A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Display with Low Reflectivity Alignment Structures

Also Published As

Publication number Publication date
US11251134B2 (en) 2022-02-15
TW201901846A (zh) 2019-01-01
JPWO2018216318A1 (ja) 2020-03-26
WO2018216318A1 (ja) 2018-11-29
JP6823717B2 (ja) 2021-02-03
US20200185333A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN110678958A (zh) 半导体模块及其制造方法
KR100886717B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
US10679916B2 (en) Circuit module and manufacturing method thereof
US9611143B2 (en) Method for forming chip package
WO2016021476A1 (ja) 半導体装置及びその製造方法
JP2013110151A (ja) 半導体チップ及び半導体装置
CN109545742B (zh) 半导体装置的制造方法及半导体装置
US10537018B2 (en) Semiconductor device
US10192851B2 (en) Method of manufacturing semiconductor device
KR20090029660A (ko) 반도체 장치의 제조 방법
TW201535542A (zh) 半導體裝置之製造方法及半導體裝置
KR20200017240A (ko) 반도체 패키지 및 이의 제조 방법
US9537019B2 (en) Semiconductor device
US20120018201A1 (en) Circuit board and manufacturing method thereof, circuit device and manufacturing method thereof, and conductive foil provided with insulating layer
JP2010103348A (ja) 半導体装置及びその製造方法
US9153511B2 (en) Chip on film including different wiring pattern, flexible display device including the same, and method of manufacturing flexible display device
JP4123251B2 (ja) 半導体装置製造用基板、半導体装置の製造方法
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
TW201705439A (zh) 半導體裝置
US11011505B2 (en) Semiconductor memory and manufacturing method thereof
TWI728438B (zh) 半導體裝置
US20170263581A1 (en) Electronic device, part mounting board, and electronic apparatus
US8749031B2 (en) Semiconductor device, method for manufacturing same, and semiconductor apparatus
US20130120949A1 (en) Method of manufacturing passive component module
KR100895353B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200110