JP6290608B2

JP6290608B2 - 半導体発光素子アレイの製造方法およびウエハ

Info

Publication number: JP6290608B2
Application number: JP2013240633A
Authority: JP
Inventors: 康之柴田
Original assignee: Stanley Electric Co Ltd
Current assignee: Stanley Electric Co Ltd
Priority date: 2013-11-21
Filing date: 2013-11-21
Publication date: 2018-03-07
Anticipated expiration: 2033-11-21
Also published as: JP2015103541A

Description

本発明は、発光ダイオード（ＬＥＤ）等の半導体発光素子を複数個集積した半導体発光素子アレイに関する。

半導体装置の大量生産に用いられるステッパ露光装置の基本動作は、レチクルパターンを、露光表面に規定される直交座標系のｘ軸、ｙ軸に沿って、繰り返し高速露光する動作である。従って、露光されるレチクルパターン領域もｘ軸、ｙ軸に沿う矩形が基本形状である。

通常、発光ダイオード（ＬＥＤ）は、成長基板上にｎ層、活性層、ｐ層をエピタキシャル成長し、ｎ層、ｐ層にそれぞれ電極を接続する。白色光源を形成できるＧａＮ系（ＡｌＧａＩｎＮ）発光ダイオードは、サファイア基板上に成長した半導体積層を用いる場合が多い。サファイア基板は、絶縁性基板であり、必ずしもＬＥＤとして好ましい特性を有するとは言えない。サファイア基板上に半導体エピタキシャル層を成長した後、エピタキシャル層上にＳｉ等の支持基板を結合し、サファイア基板をレーザ等で除去した、いわゆるシンフィルム構造が提案されている（例えば、特許文献１）。成長基板の除去にはレーザリフトオフ等が用いられる。

白色光源を構成するＬＥＤ素子は、照明にも用いることができる。たとえば、高輝度ＬＥＤを用いて車両用ヘッドランプを構成することができる。車両用ヘッドランプは、前方の地表面を照明することが要求され、水平（横）方向に長い光源とすることが好ましい。水平方向に長い領域を均一に照明するには、横方向に長いＬＥＤ光源を作成するのが好ましい。水平方向に複数個の発光ダイオード素子を配列し、直列接続した、発光ダイオードアレイが提案されている（例えば、特許文献２−６）。

１つのウエハ上に多数の発光ダイオードアレイを形成し、ダイシング（切削）して個々の発光ダイオードアレイに分割する。支持基板を用いる場合は、成長基板上のエピタキシャル層上方に支持基板を結合し、成長基板を除去する。例えば、エピタキシャル層をパターニングし、支持基板を結合し、成長基板を除去し、支持基板をダイシングする。

４つのＬＥＤ素子を直列接続し、矩形の発光領域を得るＬＥＤアレイであれば、４つのＬＥＤ素子の直列接続の両側に、２つの引き出し電極を配置してＬＥＤアレイユニットを構成する。ウエハをｘ軸方向、ｙ軸方向にダイシングして、各ＬＥＤアレイユニットの矩形領域に分割する。

特開２０１０−０５６４５８号公報特開２０１３−０４５８３２号公報特開２０１３−０５５１８６号公報特開２０１３−０５５１８７号公報特開２０１３−０６２２７９号公報特開２０１３−１９７３８０号公報

矩形発光領域の外部に引き出し電極を備えるＬＥＤアレイにおいて、引き出し電極を配置する領域は、発光に寄与しない。エピタキシャル層の面積利用率を向上させようとすると、引き出し電極用の領域も検討対象となる。

第1の観点によれば、支持基板上に、第１の方向に延在する複数の第１の仮想直線、および、該第１の方向に斜交する第２の方向に延在する複数の第２の仮想直線、を設定し、該第１および第２の仮想直線により画定される複数の平行四辺形状の単位領域各々を、矩形状の第１の領域、および、該第１の領域の両端に位置する直角三角形状の第２の領域に区分したとき、該単位領域各々において、該第１の領域に電極部材を形成し、該第２の領域に、給電パッドとして、該電極部材と接続する導電部材を形成する工程と、前記支持基板上の前記第１の領域各々に、前記電極部材に電気的に接続する複数の半導体発光素子を配置する工程と、前記支持基板を、前記第１および第２の仮想直線に沿って切断する工程と、を有する半導体発光素子アレイの製造方法、が提供される。

第２の観点によれば、支持基板と、前記支持基板上に設けられた導電部材であって、該支持基板上に、第１の方向に延在する複数の第１の仮想直線、および、該第１の方向に斜交する第２の方向に延在する複数の第２の仮想直線、を設定し、該第１および第２の仮想直線により画定される複数の平行四辺形状の単位領域各々を、矩形状の第１の領域、および、該第１の領域の両端に位置する直角三角形状の第２の領域、に区分したとき、該単位領域各々において、該第１の領域に形成された電極部、および、該第２の領域に露出して形成され、該電極部と接続する給電パッド部、を含む導電部材と、前記支持基板上の前記第１の領域各々に配置され、前記導電部材の電極部に電気的に接続する複数の半導体発光素子と、を含むウエハ、が提供される。

支持基板の平面形状を、２本の長辺と２本の平行斜辺で画定される平行四辺形であって、長辺対向部分で画定される矩形の第１領域と前記第１領域の両側に画定される一対の直角三角形の第２領域とを有する形状とし、第２領域上方に、１対の給電パッドを配置することにより、半導体発光素子アレイ１つあたりの給電パッド占有面積を小さくし、エピタキシャル層の利用効率を向上させることができる。

および、図１Ａは実施例による支持基板１２の形状を示す平面図、図１Ｂは半導体発光素子アレイの構造を示す平面図、図１Ｃは半導体発光素子アレイの等価回路図、図１Ｄはウエハ面内におけるカットラインを示す概略平面図、図１Ｅは半導体発光素子アレイを長辺方向に２つ並べた際の隣接部の構成を示す平面図である。および、および、および、および、図２Ａ〜図２Ｓは、ＬＥＤアレイ製造方法の主要工程を示す断面図である。

１１…成長基板、１２…支持基板、１２ａ…絶縁膜、２０…光半導体積層、２０ｄ…ビア孔、２１…バッファ層、２２…ｎ型半導体層、２２ａ…マイクロコーン構造、２３…活性層（発光層）、２４…ｐ型半導体層、３０…ｐ側電極、３０ｈ…ｐ型電極３０の開口部、４０…絶縁層、５０…ｎ側電極、６０…導電層、６０ａ…第１導電領域、６０ｂ…第２導電領域、６０ｚ…間隔、７０…融着層、７０ａ…第１融着領域、７０ｂ…第２融着領域、７０ｃ…第３融着領域、７０Ｐ…給電パッド、７０ｚ…間隔、７１…第１接合層、７２…第２接合層、７３…ボンディングパッド、７４…引出配線、７５…ダイシングカットライン、８０…表面保護膜、９０…封止樹脂層、９１…蛍光体粒子、１００…ＬＥＤアレイ、１０１…ＬＥＤ素子、１０１Ｓ…ＬＥＤアレイ領域、１０２…デバイス構造体、ＰＲ１〜ＰＲ６…レジストマスク。

図１Ａ〜図１Ｅを参照して、実施例による半導体発光素子アレイ（発光ダイオード（ＬＥＤ）アレイ）を説明する。なお、図中に示す各構成の相対的なサイズは、実際のものとは異なる。

図１Ａは、支持基板１２の形状を示す概略平面図である。２本の平行長辺ＳＴ，ＶＵと、これらの長辺に斜交する２本の平行斜辺ＳＵ，ＴＶが平行四辺形を画定する。長辺ＳＴ，ＶＵの対向部ＰＴ，ＵＱが矩形部分を画定し、その両側に平行斜辺ＳＵ，ＴＶを有する直角三角形部分を画定する。矩形部分が、ＬＥＤが形成される発光領域１０１Ｓであり、矩形部分の両側に配置された直角三角形部分が、外部から電力を供給する給電パッド領域７０Ｐである。給電パッド上には引出配線がボンディングされる。

図１Ｂは、支持基板１２上に形成されるＬＥＤアレイ１００を示す平面図である。複数の半導体発光素子（ＬＥＤ素子）１０１が、支持基板１２上方で、長辺方向に沿って、互いに間隔を置いて、配置されている。隣接するＬＥＤ素子１０１間を接続する電導性配線（第２接合層）７２、給電パッド７０Ｐも、支持基板１２上方に配置されている。給電パッド７０Ｐ上には、ボンディングワイヤのパッド７３が形成されている。複数のＬＥＤ素子１０１を覆って、蛍光体粒子を含む封止樹脂層９０が形成されている。このようなＬＥＤアレイ１００は、たとえば車載ヘッドランプに用いられる。

発光領域１０１Ｓは、例えば幅７００μｍ程度、長辺の長さ１．５ｍｍ〜３ｍｍ程度である。例えば、数百Ａ〜数Ａの電流を流せる径３０μｍ〜５０μｍの金（Ａｕ）ワイヤを給電パッド領域にワイヤボンディングする。Ａｕワイヤの溶融した先端のボールは３倍程度の径となる。例えば、径４０μｍのＡｕワイヤを用い、ボンディング部の径が１２０μｍとする。幅２０μｍマージンを与え、径１６０μｍのパッド領域７３となる。直角三角形は、例えば、高さ７００μｍ、底辺１８５μｍとなる。高さ７００μｍ、幅１６０μｍの矩形領域と比べると、大幅な面積縮小となる。

複数のＬＥＤ素子１０１は、電導性を有する第２接合層７２を介して、直列接続され、支持基板１２に支持されている。支持基板１２は、放熱性に優れた（熱伝導率が高い）部材、例えばＳｉから構成される。支持基板１２表面には、ＳｉＯ_２などの絶縁膜１２ａが形成されている。

図１Ｃは、図１Ｂに示したＬＥＤアレイ１００の等価回路である。アノード端子Ａ、カソード端子Ｋの間に４つのＬＥＤ素子が直列接続されている。

図１Ｄは、ウエハからＬＥＤアレイを切り出す際のダイシング（カット）ラインを示す。水平方向を、基準となる第１の（長辺ないしライン）方向とし、第１の方向に斜交する第２の方向を設定している。ウエハを第１の方向、第２の方向に沿って切断することで、ウエハが、平面形状が平行四辺形の複数のユニット領域に分割される。第２の方向が第１の方向に対して斜交しているため、図中縦方向に移動すると、ユニット領域のライン方向位置は図中横方向に変化するので、設計時には、ライン毎の構成要素を所定距離ライン方向に変位させたデータを準備する。

図１Ｅは、ライン（長辺）方向に隣接する２つのユニット（ＬＥＤアレイ）領域の境界部の図である。ダイシング領域７５は、幅２０μｍ程度であり、両側に幅２０μｍ程度のマージンを取っている。ダイシングラインを斜めにすることで、ダイシング領域の第１方向幅が若干増大するが、僅かである。給電パッド領域７０Ｐは直角三角形であり、隣接する給電パッド領域の斜辺が対向し、対向する２つの給電パッド領域が矩形領域を形成する。言い換えると、矩形領域が対角線により、２つの直角三角形領域に分割される。底辺側の幅の広い領域に外部から電力を供給するボンディングパッド７３が形成される。２つの給電パッド領域７０Ｐが、第１の方向でオーバラップすることにより、引出配線がボンディングされない（無駄な）領域が削減され、ＬＥＤアレイ１つ当たりの面積を減少させ、エピタキシャル層の利用効率を上げることが可能となる。

以下、図２Ａ〜図２Ｓを参照して、ＬＥＤアレイ１００を製造する方法の主要工程を説明する。

図２Ａに示すように、Ｃ面サファイア基板からなる成長基板１１を準備し、有機金属化学気相成長（ＭＯＣＶＤ）法を用いて各層がＡｌ_ｘＩｎ_ｙＧａ_ｚＮ（ｘ＋ｙ＋ｚ＝１）で表されるＧａＮ系半導体からなる光半導体積層２０を形成する。具体的には、まず、成長基板１１をサーマルクリーニングし、ＧａＮバッファ層２１を成長する。続いて、Ｓｉ等をドープしたｎ型ＧａＮからなるｎ型ＧａＮ層２２、井戸層（ＩｎＧａＮ）および障壁層（ＧａＮ）を含む多重量子井戸構造からなる活性層（発光層）２３、および、Ｍｇ等をドープしたｐ型ＧａＮ層２４を順次エピタキシャル成長し、光半導体積層２０を形成する。

なお、成長基板１１は、ＧａＮ結晶と整合する格子定数を有する単結晶基板であり、後段のレーザリフトオフ工程（図２Ｑ参照）において成長基板を剥離できるように、ＧａＮ結晶の吸収端波長である３６２ｎｍの光に対して透明なものから選択される。サファイア以外に、スピネル、ＺｎＯ等を用いることができる。

また、光半導体積層２０において、ｎ型半導体層２２と活性層２３との間に、ＩｎＧａＮ層およびＧａＮ層を含む超格子構造からなる歪緩和層を成長しても構わない。さらに，活性層２３とｐ型半導体層２４との間に、ｐ型ＡｌＧａＮからなるクラッド層を成長しても構わない。

図２Ｂおよび図２Ｃに示すように、光半導体積層２０表面（ｐ型半導体層２４表面）に、レジストマスクＰＲ１を形成し、電子ビーム蒸着法やスパッタ法などにより、たとえば、インジウム錫酸化物（ＩＴＯ）（１０ｎｍ）／Ａｇ（１００ｎｍ）／ＴｉＷ（２５０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）／Ａｕ（１０００ｎｍ）／Ｔｉ（３０ｎｍ）からなる多層膜を成膜し、リフトオフ法よりパターニングして、所定形状のｐ側電極３０を形成する。このとき、ｐ側電極３０は、後工程（図２Ｅ）において、光半導体積層２０にビア孔２０ｄを形成するための開口部３０ｈを画定する開口を有するように、パターニングされる。なお、パターニングはリフトオフ法に限らず、成膜後にレジストマスクを形成し、エッチングで行っても構わない。なお、開口部３０ｈの平面形状は、円形状などに限られず、楕円状や矩形状であっても構わない。

図２Ｄ、２Ｅに示すように、レジストマスクＰＲ２及び塩素ガスを用いたドライエッチング法により、光半導体積層２０の、ｐ側電極３０の開口部３０ｈに対応する領域をエッチングし、ビア孔２０ｄを形成する。ビア孔２０ｄはｐ型半導体層２４および活性層２３を貫通して形成されており、ビア孔２０ｄの底面にはｎ型半導体層２２が露出する。なお、ビア孔２０ｄの平面形状は円形状に限られず、楕円状や矩形状であってもかまわない。また、ＬＥＤ素子あたり１つのビア孔が図示されているが、ビア孔をより多く設けても構わない（例えば、特願２０１３−１０４６３９号の実施例の開示、特に図１Ｄ，１Ｅ，３Ａ，３Ｂとその関連記載参照）。

図２Ｆ、図２Ｇ、図２Ｈに示すように、ｐ側電極３０およびビア孔２０ｄの内側面を覆う絶縁層４０を形成する。まず、ｐ側電極３０上および光半導体積層２０のビア孔２０ｄ内に、スパッタ法などにより、膜厚３００ｎｍのＳｉＯ_２膜を成膜する。続いて、レジストマスクＰＲ３およびＣＦ_４／Ａｒ混合ガスを用いたドライエッチング法により、ｐ側電極３０の上面一部およびビア孔２０ｄの底面部に位置するＳｉＯ_２膜をエッチングし、所望形状の絶縁層４０を形成する。このとき、ビア孔２０ｄの底面には、ｎ型半導体層２３を露出させる。また、ｐ側電極３０の一部も露出させる。絶縁層４０としては、ＳｉＯ_２の他、ＳｉＮ等を用いることもできる。

図２Ｉ、図２Ｊに示すように、レジストマスクＰＲ４を用い、光半導体積層２０のビア孔２０ｄ内に、ｎ型半導体層２２に接触するｎ側電極５０を堆積する。絶縁層４０上およびビア孔２０ｄ内のｎ型半導体層２２が露出する領域に、電子ビーム蒸着法やスパッタ法などにより、Ｔｉ（１ｎｍ）／Ａｇ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）からなる金属多層膜を成膜する。続いて、レジストマスクＰＲ４上の金属多層膜をレジストマスクと共にリフトオフ除去し、柱状のｎ側電極５０を形成する。なお、パターニングはリフトオフに限らない。ｎ側電極５０に用いられる部材は、接触抵抗が低い、たとえば１×１０^−４Ωｃｍ^２以下であることが望ましい。なお、ｎ側電極５０は、図２Ｋ、図２Ｌに示す工程において、導電層６０と一体的に形成しても構わない。

図２Ｋ、２Ｌに示すように、絶縁層４０上およびｎ側電極５０上に、導電層６０および第１接合層７１を形成する。絶縁層４０上およびｎ側電極５０上に、電子ビーム蒸着法やスパッタ法などにより、Ｔｉ（１ｎｍ）／Ａｇ（２００ｎｍ）／Ｔｉ（１００ｎｍ）／Ｐｔ（２００ｎｍ）／Ａｕ（２００ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（１００ｎｍ）からなる金属多層膜（導電層に相当）、および、Ａｕ（１００ｎｍ）からなる金属膜（第１接合層に相当）を成膜する。金属多層膜および金属膜を、レジストマスクＰＲ５を用いたリフトオフによりパターニングして、間隙６０ｚを含む導電層６０および第１接合層７１を形成する。導電層６０は、間隙６０ｚにより第１および第２導電領域６０ａ，６０ｂに区分される。また、第１接合層７１は、導電層６０の第１および第２導電領域６０ａ，６０ｂに対応する領域に区分される。

図２Ｍ、図２Ｎに示すように、レジストマスクＰＲ６及び塩素ガスを用いたドライエッチングにより、光半導体積層２０の一部をエッチングして、光半導体積層２０を所望のサイズに分割する。分割される光半導体積層２０各々は、ＬＥＤアレイ１００を構成する個々のＬＥＤ素子１０１の光半導体積層に対応する（図１Ｂ参照）。以下、便宜的に、成長基板１１上に光半導体積層２０から第１接合層７１までが形成された構造体を、デバイス構造体１０３と呼ぶことがある。

図２Ｏに示すように、表面に第２接合層７２が形成された支持基板１２を準備する。支持基板１２には、熱膨張係数がサファイア（７．５×１０^−６／Ｋ）やＧａＮ（５．６×１０^−６／Ｋ）に近く、熱伝導率が高い部材を用いることが好ましい。たとえば、Ｓｉ、Ｇｅ、Ｍｏ、ＣｕＷ、ＡｌＮ等を用いることができる。支持基板１２にＳｉ基板を用いた場合、たとえば、当該Ｓｉ基板の表面を熱酸化させることにより、ＳｉＯ_２からなる絶縁膜１２ａを形成する。

支持基板１２（絶縁膜１２ａ）上に、スパッタ法などによりＴｉ／Ｎｉ／Ａｕ／Ｐｔ／ＡｕＳｎ（Ｓｎ：２０ｗｔ％）からなる金属多層膜を成膜し、レジストマスクを用いたエッチングやリフトオフ等によりパターニングして、間隙７０ｚにより区分される複数の融着領域（ここでは第１〜第３融着領域７０ａ〜７０ｃ）を含む第２接合層７２を形成する。第２接合層の一部は延在して、給電パッドを構成する。第２接合層７２（金属多層膜の最上膜）と、それに接合する第１接合層７１に用いられる部材は、融着接合が可能な、Ａｕ−Ｓｎ、Ａｕ−Ｉｎ、Ｐｄ−Ｉｎ、Ｃｕ−Ｉｎ、Ｃｕ−Ｓｎ、Ａｇ−Ｓｎ、Ａｇ−Ｉｎ、Ｎｉ−Ｓｎ等を含む金属や、拡散接合が可能なＡｕを含む金属を用いることができる。

図２Ｐに示すように、既に作製したデバイス構造体１０３と準備した支持基板１２とを、第１・第２接合層７１，７２が対向するように配置し、３ＭＰａで加圧しながら３００℃に加熱した状態で、１０分間保持して、熱圧着する。なお、デバイス構造体１０３と支持基板１２とは、導電層６０の間隙６０ｚと第２接合層７２の間隙７０ｚとが重なるように対向配置される。続いて、室温まで冷却して、第１・第２接着層７１，７２を融着接合する（融着層７０）。

図２Ｑに示すように、レーザリフトオフ法により、光半導体積層２０と成長基板１１とを分離する。具体的には、成長基板１１側から光半導体積層２０にＫｒＦエキシマレーザ光（波長：２４８ｎｍ，照射エネルギ密度：８００〜９００ｍＪ／ｃｍ^２）を照射し、バッファ層２１の一部を熱分解する。これにより、成長基板１１と光半導体積層２０とが分離する。

バッファ層２１（ＧａＮ結晶）の熱分解で発生したＧａを熱水などで除去し、塩酸や水酸化ナトリウムなどで光半導体積層２０表面（バッファ層２１およびｎ型半導体層２２の一部）をエッチングする。これにより、光半導体積層２０のｎ型半導体層２２が露出する。

図２Ｒに示すように、光半導体積層２０のｎ型半導体層２３表面に、いわゆるマイクロコーン構造２２ａを形成する。具体的には、ｎ型半導体層２２表面を、ＴＭＡＨ（水酸化フェニルトリメチルアンモニウム）水溶液（温度約７０℃，濃度約２５％）などによりウエットエッチングする。ｎ型半導体層２２（マイクロコーン構造２２ａ）上に、化学気相堆積（ＣＶＤ）法などにより、ＳｉＯ_２などからなる表面保護膜８０を形成する。支持基板１２の端部において、第２接合層７２の給電パッド上に外部から電力を供給する引出配線７４をボンディングして接続する。以上により、ＬＥＤアレイ１００を構成するＬＥＤ素子１０１の概略構造が形成される。

例えば、ＬＥＤ素子１０１が一方向に４つ配列するサイズで、支持基板１２をレーザスクライブ又は、ダイシングにより分割する（図１Ｄ参照）。続いて、図２Ｓに示すように、例えば、黄色光を放出する蛍光体微粒子９１を含む樹脂を、支持基板１２上の全ＬＥＤ素子１０１を覆うように滴下し、硬化させて、蛍光層９０を形成する。

以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。例えば、複数のＬＥＤ素子を１列に並べる配列を説明したが、複数列等、他の配列を用いることもできる。ｎ型半導体層、活性層、ｐ型半導体層を成長した後、ｐ型半導体層、活性層を貫通しｎ型半導体層を露出するビア孔を形成し、ｎ側電極を埋め込む構成を説明したが、電極の構成はその他種々選択可能である。複数の発光ダイオード素子を含む発光ダイオードアレイの構成に関して、例えば、特許文献２〜６、特願２０１３−１０４６３９号の実施例に開示された種々の構成を採用することも可能である。

Claims

支持基板上に、第１の方向に延在する複数の第１の仮想直線、および、該第１の方向に斜交する第２の方向に延在する複数の第２の仮想直線、を設定し、該第１および第２の仮想直線により画定される複数の平行四辺形状の単位領域各々を、矩形状の第１の領域、および、該第１の領域の両端に位置する直角三角形状の第２の領域に区分したとき、該単位領域各々において、該第１の領域に電極部材を形成し、該第２の領域に、給電パッドとして、該電極部材と接続する導電部材を形成する工程と、
前記支持基板上の前記第１の領域各々に、前記電極部材に電気的に接続する複数の半導体発光素子を配置する工程と、
前記支持基板を、前記第１および第２の仮想直線に沿って切断する工程と、
を有する半導体発光素子アレイの製造方法。
支持基板と、
前記支持基板上に設けられた導電部材であって、該支持基板上に、第１の方向に延在する複数の第１の仮想直線、および、該第１の方向に斜交する第２の方向に延在する複数の第２の仮想直線、を設定し、該第１および第２の仮想直線により画定される複数の平行四辺形状の単位領域各々を、矩形状の第１の領域、および、該第１の領域の両端に位置する直角三角形状の第２の領域、に区分したとき、該単位領域各々において、該第１の領域に形成された電極部、および、該第２の領域に露出して形成され、該電極部と接続する給電パッド部、を含む導電部材と、
前記支持基板上の前記第１の領域各々に配置され、前記導電部材の電極部に電気的に接続する複数の半導体発光素子と、
を含むウエハ。