CN105283944B - 用于边缘关键尺寸均匀性控制的工艺套件 - Google Patents

用于边缘关键尺寸均匀性控制的工艺套件 Download PDF

Info

Publication number
CN105283944B
CN105283944B CN201480033790.1A CN201480033790A CN105283944B CN 105283944 B CN105283944 B CN 105283944B CN 201480033790 A CN201480033790 A CN 201480033790A CN 105283944 B CN105283944 B CN 105283944B
Authority
CN
China
Prior art keywords
ring
substrate
top surface
interior silicon
overlapping region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480033790.1A
Other languages
English (en)
Other versions
CN105283944A (zh
Inventor
K·L·多恩
J·德拉罗萨
H·诺巴卡施
J·M·金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105283944A publication Critical patent/CN105283944A/zh
Application granted granted Critical
Publication of CN105283944B publication Critical patent/CN105283944B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Plasma Technology (AREA)

Abstract

提供可调谐环组件、具有可调谐环组件的等离子体处理腔室以及用于调谐等离子体工艺的方法。在一个实施例中，可调谐环组件包含：外陶瓷环所述外陶瓷环具有被暴露的顶表面和底表面；以及内硅环，所述内硅环经配置以与所述外陶瓷环配合以限定重叠区域，内硅环具有内表面、顶表面以及形成在内表面与顶表面之间的槽口，内表面限定环组件的内径，槽口的尺寸被设置为接受基板的边缘，内硅环的顶表面的外侧部经配置以在重叠区域中接触外陶瓷环的底表面的内侧部，并且位于外陶瓷环的底表面的内侧部下方。

Description

用于边缘关键尺寸均匀性控制的工艺套件
本公开的背景
技术领域
本文的实施例大致上涉及在等离子体处理期间控制沿基板边缘的关键尺度(critical dimension)的均匀性。更具体而言，这些实施例涉及可调谐环形工艺套件及所述可调谐环形工艺套件的使用的方法。
背景技术
在等离子体处理腔室中执行各种半导体制造工艺，诸如，等离子体辅助蚀刻、物理气相沉积和化学气相沉积，在等离子体处理腔室中，半导体工作件在处理期间与盖环(cover ring)啮合。例如，在配置成用于蚀刻工作件的等离子体处理腔室中，半导体基板被安装在所述处理腔室内的基板支撑底座上。基板支撑底座包含金属电极，射频(RF)偏压可施加于所述金属电极。等离子体从提供至处理腔室的工艺气体的混合物中形成。处理腔室内的压力由泵来维持，所述泵还将副产物从所述腔室中移除。电源耦合至在基板支撑底座内部的电极，以便在电极上产生相对于等离子体的负偏压。偏压从等离子体中吸引离子以轰击工作件，从而促进所需的制造工艺。因为电极是经负偏置的，因此基板支撑底座通常被称作阴极。
阴极通常由盖和衬垫(liner)环绕以保护所述阴极免受由于离子轰击导致的损害。例如，可利用衬垫来环绕阴极的诸侧壁，同时利用盖环来覆盖阴极的上表面。基板被定位在盖环内，同时被支撑在底座上。来自腔室中形成的等离子体气体的离子经阴极偏置以对准基板。然而，在蚀刻期间，来自等离子体的离子具有自然的散布角，所述自然的散布角易于攻击形成在基板中的特征的诸侧壁。此外，在盖环中的偏置与基板导致跨所述基板的表面的离子的非均匀性不同。
随着用于形成半导体器件的结构的几何形状限制被推动为技术限制，在小型关键尺度结构的制造中对于精确的工艺控制的需求已变得越来越重要。关键尺度(诸如，互连、穿孔、沟槽、触点、器件、栅极和其他特征以及设置在上述各者之间的电介质材料的宽度或间距)对应地被减小。然而，等离子体气体的非均匀性导致不良的处理结果，在等离子体气体接触所述环的、靠近基板的边缘之处尤其如此。
一些器件配置要求深特征蚀刻以形成所需的结构。由于在腔室内的离子的不均匀的分布，与具有高深宽比的特征的深特征蚀刻相关联的挑战是控制通过具有不同的特征密度的多个层所形成的特征的蚀刻速率以及几乎垂直的侧壁的形成。由于蚀刻工艺期间跨基板表面的等离子体的不均匀性导致的不良的工艺控制可能造成不规则的结构轮廓和接线边缘粗糙度，进而导致所形成结构的不良的接线完整性和不精确的关键尺度。在蚀刻期间形成的蚀刻副产物的不规则的轮廓和生长可能逐渐地阻挡用于制造结构的开口，进而导致被蚀刻的结构的弓起的、扭曲的、倾覆的或扭转的轮廓。
因此，随着特征几何结构向更高的深宽比进展，维持高效且精确的蚀刻速率以在基板上进行控制不会使上层的蚀刻不足(under-etching)或是过度蚀刻(over-etching)到下层中(特别是跨基板的不同区域)已变得越来越困难。未能在基板上形成所设计的特征或图案可能造成不期望的缺陷，且不利地影响后续的工艺步骤，最终使最终的集成电路结构的性能降级或无法实现最终的集成电路结构的性能。
新兴的3D NAND架构涉及交替的电介质层的叠层，所述架构增强了对于蚀刻系统施加的需求。蚀刻系统必须能够使跨高达80:1的深宽比的整个基板的轮廓控制精确。由于关键尺度(CD)收缩并且制造者将更多器件组装在单个基板上，因此需要用于蚀刻适用于下一代半导体器件的高深宽比特征的改进的方法和设备。
发明内容
本发明的实施例提供可调谐环组件、具有可调谐环组件的等离子体处理腔室以及用于调谐等离子体工艺的方法。在一个实施例中，可调谐环组件包含：外陶瓷环，所述外陶瓷环具有被暴露的顶表面和底表面；以及内硅环，所述内硅环经配置以与外陶瓷环配合以限定重叠区域，内硅环具有内表面、顶表面以及形成在内表面与顶表面之间的槽口(notch)，内表面限定环组件的内径，槽口的尺寸被设置为接受基板的边缘，内硅环的顶表面的外侧部(outer portion)经配置以在重叠区域中接触外陶瓷环的底表面的内侧部(inner portion)，并且位于外陶瓷环的底表面的内侧部下方。
在另一个实施例中，提供等离子体处理腔室。等离子体处理腔室包含设置在腔室体中的基板支撑底座。基板支撑底座且具有设置在所述基板支撑底座中的阴极电极。环组件设置在基板支撑件上。环组件包含内硅环，所述内硅环经配置以与外陶瓷环配合来限定重叠区域。外陶瓷环具有被暴露的顶表面和底表面。内硅环具有内表面、顶表面以及形成在内表面与顶表面之间的槽口。内表面限定环组件的内径。槽口的尺寸被设置为接受基板的边缘。内硅环的顶表面的外侧部经配置以在重叠区域中接触外陶瓷环的底表面的内侧部，并且位于外陶瓷环的底表面的内侧部下方，使得重叠设置在阴极电极上方。
在又一个实施例中，提供用于利用环组件来调谐蚀刻速率的方法。所述方法包含以下步骤：蚀刻由环组件围绕的第一基板，所述环组件具有陶瓷外环和硅内环，陶瓷外环与硅内环配合以限定重叠区域；替换陶瓷外环和硅内环中的至少一者以改变重叠区域；以及在具有被改变的重叠区域的环组件存在的情况下，蚀刻第二基板。
附图说明
因此，为了实现并能够更详细地理解以上陈述的本文中的诸实施例的特征的方式，可通过参照实施例来获得上文中简要概述的本发明的更特定的描述，在所附附图中示出这些实施例中的一些。
图1描绘根据实施例的、具有可调谐环组件的等离子体处理腔室。
图2描绘图1中所描绘的可调谐环组件的、示出内环和外环的的部分截面视图。
图3示出内环与外环的重叠部分。
图4示出描绘了环组件的各种配置的蚀刻速率的图形。
为了促进对实施例的理解，在可能的情况下，已使用完全相同的附图标记来指定各附图所共有的完全相同的元件。构想了一个实施例的元件和特征可有益地并入其他实施例中而无需进一步的陈述。
然而，应当注意，附图仅示出本发明的示例性实施例，并且因此不应被视为限制本发明的范围，因为本发明可承认其他同等有效的实施例。
具体实施方式
本发明的实施例提供可调谐环组件，所述可调谐环组件允许经历等离子体处理而使跨基板表面的等离子体离子的横向均匀性受控制。通过修改沿基板边缘的离子的混合物和浓度，可调谐环组件允许对沿基板边缘的关键尺度的控制。有益的是，可调谐环组件允许在层叠式电路或三维集成电路(3D IC)中的高深宽比(HAR)特征的蚀刻，同时维持对特征的关键尺度的控制。
新颖的可调谐环组件在外侧边缘处提供被暴露的顶石英表面，并且在内侧边缘处提供被暴露的顶表面。内侧边缘处的硅表面经配置以在蚀刻工艺期间在等离子体处理腔室中的基板下方部分地延伸。石英表面部分地覆在硅表面上方。重叠的量可经调整或调谐以控制沿基板边缘邻近硅表面的的蚀刻。环组件的石英表面可与硅表面重叠的百分比范围从约0％至约100％，以便基本上控制在基板中以及围绕基板边缘的等离子体离子的流动。
图1示出具有可调谐环组件130的示例性处理腔室100。示例性处理腔室100配置为蚀刻处理腔室，且适用于将一个或更多个材料层从基板上去除。可适于从本发明获益的工艺腔室的一个示例是可从位于加利福尼亚州圣克拉拉市的应用材料公司获得的AppliedAvatarTM Etch处理腔室。构想了其他工艺腔室(包含来自其他制造商的那些工艺腔室)可适于实践本发明的实施例。
处理腔室100包含腔室体105，所述腔室体由腔室盖组件110围绕，并且在所述腔室体105中限定处理腔室容积152。腔室体105具有侧壁112和底部118以及耦合至所述腔室体105的接地屏蔽组件126。侧壁112具有衬垫115，用以保护侧壁112并且延长处理腔室100的诸个维护周期之间的时间。腔室体105和处理腔室100的相关部件的尺度并不受限，并且一般成比例地大于待处理的基板120的尺寸(size)。基板尺寸的示例包含，具有150mm直径、200mm直径、300mm直径和450mm直径的基板120，等等。
腔室体105可由铝材或其他适合的材料制造。基板存取端口113穿过腔室体105的侧壁112而形成，从而便于基板120进入或离开处理腔室100的传送。存取端口113可耦合至基板处理系统的传送室和/或其他腔室(两者都未示出)。
泵送端口145穿过腔室体105的侧壁而形成，并且通过排气歧管123连接至腔室容积。泵送装置(未示出)耦合至处理腔室容积152以抽空并控制处理腔室容积152中的压力。排气歧管123具有挡板154，以控制从泵送装置被吸入到排气歧管123中的等离子体气体的均匀性。泵送装置可包含一个或更多个泵和节流阀。泵送装置及腔室冷却设计允许在适合于热预算需求的温度(例如，约-25摄氏度至约+500摄氏度)下的有高基础真空(约1xE-8托或更低)及低上升率(约1000毫托/分钟)。在一个实施例中，泵送装置允许10毫托与30毫托之间的真空压力。
气源160耦合至腔室主体105以将工艺气体供应到处理腔室容积152中。在一个或更多个实施例中，工艺气体可包含惰性气体、非反应气体和反应气体(如果需要)。可由气源160提供的工艺气体包含但不限于含碳气体，所述含碳气体任选地由含氧气体和/或惰性气体伴随。含碳气体的示例包含CO2、CO、CH4、C2H4、C2H6、CH2F2、CxFyHz、COS等。含氧气体的示例包含O2、NO、N2O、CO2、CO、COS等。或者，载气(诸如，N2、Ar或He)也可与氢氟烃(hydro-fluorocarbon)气体结合而进入处理腔室100中。附加的气体组合可从气源160被供应至腔室体105。例如，HBr和O2的混合物可供应至处理容积中以蚀刻硅(Si)基板。在一个实施例中，在蚀刻气体混合物中供应的工艺气体是COS/O2/N2/CH4。
盖组件110一般包含喷头114。喷头114具有多个气体输送孔150，用于将来自气源160的工艺气体引入到处理腔室容积152中。喷头114通过匹配电路141连接至RF电源142。被提供至喷头114的RF功率激发离开喷头114的工艺气体，从而在处理腔室容积152内形成等离子体。
基板支撑底座135设置在处理腔室容积152中的喷头114下方。基板支撑底座135可包含静电夹盘(electro-static chuck；ESC)122，用于在处理期间夹持基板120。可调谐环组件130在ESC 122上且沿基板支撑底座135的外围而设置。可调谐环组件130经配置以控制在基板120的边缘处的蚀刻气体自由基的分布，同时遮蔽基板支撑底座135的顶表面使之避免处理腔室100内的等离子体环境。
ESC 122是由与匹配电路124整合的RF电源125来供电的。ESC 122包括嵌入在电介质体133内的电极134。RF电源125可将约200伏特至约2000伏特的RF夹持(chucking)电压提供给电极134。RF电源125还可耦合至系统控制器，以便通过将直流(DC)电流引导至电极来夹持(chucking)基板120以及解除夹持(de-chucking)基板120，从而控制电极134的操作。隔离体128包围ESC 122，旨在使ESC 122的侧壁较少地吸引等离子体离子。此外，基板支撑底座135具有阴极衬垫139，以保护基板支撑底座135的侧壁免受等离子体气体，并且延伸等离子体处理腔室100的维护之间的时间。阴极衬垫139和衬垫115可由陶瓷材料形成。例如，阴极衬垫139和衬垫115两者都可由氧化钇(Yttria)形成。
提供冷却底座129以保护基板支撑底座135，并且协助控制基板120的温度。冷却底座129和ESC 122一起作用以将基板温度维持在由被制造在基板120上的器件的热预算所要求的温度范围内。ESC 122可包含用于加热基板的加热器，而冷却底座129可包含导管，这些导管用于循环热传递流体以降低来自ESC 122和设置在所述ESC 122上的基板的热。例如，对于某些实施例，ESC 122和冷却底座129可经配置以将基板120维持在约负25摄氏度至约100摄氏度的温度下；对于另一些实施例，维持在约100摄氏度至约200摄氏度温度范围的温度下；对于又一些实施例，维持在约200摄氏度至约500摄氏度下。在一个实施例中，ESC 122和冷却底座129将基板120维持在约15摄氏度至约40摄氏度的温度下。
穿过基板支撑底座135选择性地移动提升销(未图示)以将基板120提升在基板支撑底座135上方，从而便于由传送机械臂或其他适合的传送机制来存取基板120。
阴极电极138设置在基板支撑底座135中，并且通过集成的匹配电路137而连接至RF电源136。阴极电极138从基板120下方将功率容性地耦合至等离子体。在一个实施例中，RF电源136将约200W至约1000W之间的RF功率提供给阴极电极138。
控制器146可耦合至处理腔室100。控制器可包含中央处理单元(CPU)147、存储器和支持电路。利用控制器以控制工艺序列，从而调整从气源160进入处理腔室100的气体流动、至电源136、142的功率以及其他工艺参数。CPU 147可以是可在工业设置中使用的任何形式的通用计算机处理器。软件例程可储存在存储器中，存储器诸如，随机存取存储器、只读存储器、软盘或硬盘驱动器或他形式的数字存储设备。支持电路常规地耦合至CPU147，并且可包括高速缓存、时钟电路、输入/输出子系统、电源等。当由CPU 147执行软件例程时，这些软件例程将所述CPU 147转换成控制处理腔室100的以执行根据本发明的工艺的专用计算机(控制器)。也可由位于处理腔室100远程的第二控制器(未图示)来储存和/或执行软件例程。
在处理期间，气体被引入到处理腔室100中以形成等离子体并蚀刻基板120的表面。通过电源136来偏置基板支撑底座135。电源142激发由气源160供应的工艺气体，从而使喷头114形成等离子体。来自等离子体的离子被吸引至基板支撑底座135中的阴极，并且轰击/蚀刻基板120。可调谐环组件130进一步控制基板的边缘处的蚀刻剂的分布，使得边缘至中心的蚀刻均匀性可受控以获得所需的蚀刻结果。
在一个实施例中，以高的深宽比特征来蚀刻基板120。调整若干个工艺参数，同时将蚀刻混合物提供到处理腔室中。在蚀刻气体混合物存在的情况下，腔室压力调整成约10毫托至约30毫托之间。基板120的温度维持在约15摄氏度至约40摄氏度之间。可由气源160将COS/O2/N2/CH4工艺气体通过喷头114而供应至处理腔室容积152中。电源142通过应用施加到偏置功率电机138的约200W至约1000W的RF偏置功率来激发工艺气体以形成等离子体气体，并且等离子体气体的离子被吸引至基板120。
可响应于用于蚀刻设置在基板120上的特定材料的处理参数来选择等离子体处理腔室100中的可调谐环组件130的配置。包括可调谐环组件130的元件的配置可选择以控制跨基板120的表面的等离子体离子的分布，并且还可选择以控制在基板的边缘处提供的氧量，所述氧量进而辅助聚合物控制和掩模的孔的开口，通过所述掩模，设置在基板上的位于下方的层被蚀刻。为了更好地理解可调谐环组件130的元件与跨基板120的表面且沿基板120的边缘的等离子体组分的分布之间的关系，参照图2更详细地描述可调谐环组件130。
图2为图1中所示的可调谐环组件130的部分截面视图。可调谐环组件130具有环形多部件体200，所述环形多部件体200包含内硅环212和外石英环210。可调谐环组件130可任选地包含中间石英环211。中间石英环211安装在基板支撑底座135的外侧部，并且充当边缘保护环(edge protection ring；EPR)，以便通过防止在腔室内的ESC 122与等离子体环境之间的视线通道的存在来防止在ESC 122处起弧(arcing)。
内硅环212具有径向的内侧部230、中间部231和径向的外侧部232。内硅环212具有底表面247，所述底表面247限定内侧部230、中间部231和外侧部232中的各者的共同的底部。内硅环212的内侧部230面向可调谐环组件130的中心(例如，中心线)。
内侧部230具有顶表面241，所述顶表面241的尺度被设置为位于图1中所示的基底120的底下。内侧部230的顶表面241定界为在内表面239与中间面242之间。内表面239限定内硅环212的最里面的直径，并且在一个实施例中，内表面239具有圆柱形式。顶表面241从内表面239的顶部延伸至中间面242的底部。中间面242从顶表面241向上延伸至中间部231的顶表面243。顶表面241和中间面242在内硅环212中形成槽口，基板覆盖在所述槽口上。
中间面242具有高度228，所述高度228指示顶表面243与顶表面241之间的垂直差。高度228可以是从约0mm至约5mm，诸如，在约1mm与约1.5mm之间。在一个实施例中，可调谐环组件130的中间面242具有约1.1mm的高度228。
内侧部230的顶表面241具有沿可调谐环组件130的半径从内表面239到中间面242所测量的尺度223。取决于工艺要求，顶表面241的尺度223的范围可以从约2mm至约15mm，诸如，在约4mm与约10mm之间。在一个实施例中，可调谐环组件130的顶表面241具有约6mm的尺度223。
紧邻内侧部230且相对于内侧部230径向地向外来设置内硅环212的中间部231。中间部231包含中间面242、顶表面243和斜表面244，中间面242在内侧部230的顶表面241上方延伸。斜表面244连接顶表面243和外侧部232。斜表面244能以约45度的角度来取向，以便使由于溅射而导致的环组件130的腐蚀最小化。
中间部231的顶表面243基本上是水平的，并且位于中间面242与斜表面244之间。顶表面243可平行于顶表面241。顶表面243的尺度被设置为正好相对于基板120的边缘向外以提供用作基板120的表面的延续的硅表面，从而在处理期间促进基板120的边缘与中心之间的更均匀的等离子体条件。
中间部231具有水平长度，所述水平长度延伸超过顶表面243，并且包含斜表面244的投影。中间部231的水平投影具有尺度226，所述尺度226可小于约30mm，诸如，约10mm与约20mm之间。在一个实施例中，中间部231的水平尺度226为约20mm。
内硅环212的外侧部232紧邻内硅环212的中间部231且相对于内硅环212的中间部231径向地向外，并且与内侧部230相对。外侧部232包含顶表面245和远表面246。顶表面245可与顶表面243平行，并且在一个实施例中，顶表面245与顶表面241共平面。远表面246可具有圆柱取向，并且限定内硅环212的外径。
内硅环212的中间部231和外侧部232结合以形成在处理期间不由基板120覆盖的内硅环212的区域。此未被覆盖的区域确定影响蚀刻速率的硅质量(mass)。过大的硅质量清除蚀刻剂，并且基板的边缘处的蚀刻速率会下降，从而导致不良的中心至边缘的蚀刻速率均匀性。相反，减小硅质量可增加蚀刻速率。未被覆盖的硅区域具有尺度224。未被覆盖的区域的尺度224的范围可从约20mm至约40mm，诸如，在约25mm至约35mm。在一个实施例中，尺度224为约33mm。
外石英环210在外侧部232上方部分地延伸。外石英环210在外侧部232上方延伸的量可被选择以控制由尺度224所限定的未被覆盖的区域中的被暴露的硅的量。因此，外石英环210的内径可被选择以控制中心至边缘的蚀刻速率均匀性而不需要改变内硅环212的配置。例如，当需要时，一个外石英环210可由具有不同内径的另一个外石英环210取代，以便改变内硅环232的被暴露的硅的量，从而控制中心至边缘的蚀刻速率均匀性。
此外，包括外石英环210的石英材料在处理期间在基板的边缘处提供氧源。由外石英环210提供的氧可用于控制蚀刻参数，诸如，当蚀刻时的聚合物沉积以及通过蚀刻掩模(诸如，光阻或基于碳的硬掩模)所形成的孔的尺寸。例如，使靠近基板的边缘处有更多氧是可用的将优先地增加相对于接近基板的中心处的、通过蚀刻掩模所形成的孔的尺寸(或减少关闭率)。因此。可利用外石英环210的内径来调谐蚀刻工艺的边缘至中心的蚀刻结果。
继续参照图2，外石英环210具有重叠部233和外侧部234。外石英环210的顶表面252限定上表面以及重叠部233和外侧部234。外石英环210的顶表面252具有尺度227，所述尺度227的范围可以在约30mm与约50mm之间，例如，约40mm。
重叠部233限定外石英环210的内侧部，所述内侧部相对于外侧部234径向地向内。重叠部233具有底表面256和内表面251。外石英环210的重叠部233的底表面256经配置以配合且接触内硅环212的顶表面245，使得外石英环210重叠且覆盖内硅环212的顶表面245的部分。内硅环212与外石英环210之间的重叠的尺度225可沿可调谐环组件130的半径来测量，并且从外石英环210的内表面251延伸至内硅环212的远表面246。重叠尺度225可以是小于约30mm，诸如，在约10mm与约20mm之间。在一个实施例中，重叠尺寸225为约20mm。在一个实施例中，重叠区域尺度225沿内硅环延伸至距中间面242处的槽口约30mm处。
重叠的尺度225的选择可改变外石英环210的顶表面252的尺度227。随着内硅环212的中间部231的尺度226被最小化，并且接近0mm，暴露于等离子体的可调谐环组件130的部分(主要由尺度227来限定)变成基本上由石英重叠。以此方式，外石英环210的接近度相对于基板的位置是可调谐的，因此将更多的氧产生材料带到更靠近基板120的边缘，同时通过使得由内硅环212暴露的硅料的量最小化来促进在基板120的边缘处的蚀刻速率的增加。整体长度尺度222反映可调谐环组件130相对于基板向外暴露的部分，换句话说，总体长度尺度222是组件130的总截面宽度减去顶表面241的宽度。虽然整体长度尺度222的范围可以在约40mm与约60mm之间，但是长度尺度不限于此范围。在一个实施例中，整体长度尺度222为约60mm。
重叠部233具有与内表面251的长度相等的高度，内表面251的长度一般大于中间面242的长度。重叠部233的高度一般被选择以允许足够的外石英环210的使用寿命，外石英环210在处理期间被消耗掉。
被限定在外石英环210的重叠部233上方的顶表面252的部分垂直地位于内硅环212的顶表面245上方，由内表面251的长度尺度253限定顶表面252的重叠部。内表面251的长度尺度253的范围可以在约1mm与约5mm之间，诸如，在约2mm与约3.5mm之间。在一个实施例中，内表面251具有约2.5mm的长度尺度253。
外石英环210的外侧部234具有远侧253、底部254和近侧255。远侧253限定可调谐环组件130的最外侧直径。近侧255邻接中间石英环211。底部254平行于重叠部233的底表面256，并且在所述底表面256下方延伸，由此允许外石英环210在位置上位于基板支撑底座135上。参照图3来讨论外石英环210与内硅环212之间的关系以及由此关系所导致的对蚀刻的影响。
图3示出在阴极电极138上方的可调谐环组件130的外石英环210与内硅环212之间的重叠。可调谐环组件130的外石英环210与内硅环212的相对位置限定外石英环210的重叠部330和非重叠部320以及内硅环212的被暴露部分380，重叠部330和非重叠部320暴露于处理腔室100内的等离子体，内硅环212的被暴露部分380也暴露于处理腔室100内的等离子体。内硅环212的其他部分由外石英环210的重叠部330覆盖(即，被遮蔽免受等离子体)或者由基板120覆盖。外石英环210的重叠部233具有沿可调谐环组件130的半径而测量的长度340。间隙350示出为在外石英环210与内硅环212之间。间隙350允许中间石英环211与环210、212相互配合，如图2所示。
如图3所示，阴极电极138在内硅环212下方延伸至外径边缘302，所述外径边缘302相对于内硅环212的远表面246和外石英环210的内表面251径向地向外，如由假想线300所示。阴极电极138在内硅环212下方的延伸改进了在基板120的边缘处的等离子体均匀性。内硅环212可提供硅表面，所述硅表面使基板的边缘(对于等离子体而言)显得相对于所述基板的边缘的实际位置向外。
阴极电极138在外石英环210下方的延伸相对于非重叠部320优先地蚀刻外石英环210的重叠部330，进而从石英材料中释放氧，所述石英材料包括接近基板120的边缘的外石英环210。所释放的氧允许聚合物钝化的量和掩模孔的开口的尺寸受控制，通过掩模孔的开口，设置在基板上的位于下方的层被蚀刻。例如，具有较大的重叠部330将增加被释放的氧气的量，并且因此扩大掩模孔的开口或使掩模孔的开口保持畅通，通过所述掩模孔的开口，设置在基板上的位于下方的层被蚀刻。相反，具有较小的重叠部330将减少被释放的氧气的量，并且因此允许在蚀刻时掩模孔的开口变窄。因此，通过控制重叠部330的尺寸(即，图2中所示的长度尺度225)，可谐调蚀刻工艺。
图3中所示为在内硅环212上方的等离子体离子360、靠近外石英环210的重叠部330的等离子体离子361以及靠近外石英环210的非重叠部320的等离子体离子361。通过改变外石英环210的重叠部330的尺寸，可调整等离子体离子360的反应速率。反应速率随等离子体离子的数目增加而增加。如图所示，由描绘等离子体离子360的箭头的数目所示，最靠近基板的反应速率高于离基板较远处的反应速度。等离子体离子360的增加对应于靠近基板边缘处的反应速率的增加。在所示示例中，等离子体离子360轰击内硅环212的被暴露部分380，等离子体离子361轰击重叠部330，而等离子体离子362轰击非重叠部320。因此，跨可调谐环组件130，等离子体离子360、361、362的量是不均匀的，并且离子的浓度随着距环组件的距离增加而减少。
在一个实施例中，通过减小内硅环212上方的外石英环210的重叠部330的尺寸，可调谐基板边缘处的等离子体反应速度。这具有减少等离子体离子360的数目的效果。
在另一个实施例中，跨基板的等离子体反应速率是不均匀的。在基板的边缘处反应的等离子体离子的数目不足以按照与在基板之中间处相同的速率来蚀刻所述基板。可增加外石英环210的重叠部330以覆盖更多内硅环212。增加长度340以对应地增加重叠尺度225，并且因此也增加等离子体离子360的数目。或者，能以特定的方式将蚀刻速率调谐为是不均匀的，使得具有高深宽比特征的基板在一个区域中可更快速地被蚀刻。一个此类示例是可在3D封装中发现的台阶(step)。
可以看出，通过调整外石英环210的重叠部330的尺度225，可调谐在基板边缘处的反应速率。在一个实施例中，在沿基板边缘的反应速率过低的情况下，通过改变环210、212中的一者，可增加重叠部330。
由于腔室组件向等离子体离子的暴露大幅地影响使用寿命和维护访问，因此控制冲击环组件130的离子的量的能力有利地延长使用寿命。通过以控制跨基板的表面的等离子体离子的均匀性来辅助，环组件130不仅保护了ESC，还增强了等离子体工艺。
为了更好地示出各种实施例之间的差异，图4提供描绘对于各种组件环配置的蚀刻速率的图形400。图形400描绘三个实施例。在第一实施例中，不具有重叠部的环组件130(即，长度255近似为零)由轨迹460示出。在第二实施例中，具有约50％的外侧部232与外石英环210重叠的环组件130由轨迹450示出。在第三实施例中，具有约100％的外侧部232与外石英环210重叠的环组件130由轨迹440示出。绘制出轨迹440、450、460，其中，轴415描绘单位为埃/分钟的蚀刻速率，轴410示出基板120上的径向位置，参考标号405指示基板120的中心，并且参考标号406指示边缘。
在由轨迹460示出的第一实施例中，环组件的被暴露部分大部分由靠近基板边缘的硅所组成，并且在基板边缘处的蚀刻速率主要受硅影响。如外半径410的轨迹460处可见，在接近边缘406处，蚀刻速率下降。
在由轨迹450示出的第二实施例中，环组件由石英和硅组成，并且所述硅部分最靠近基板边缘。现在，蚀刻速率部分地受被暴露于接近基板的边缘处的等离子体的石英的量影响。如对于轨迹450在外半径410处所见，在边缘406处的蚀刻速率与在基板120的中心405中的蚀刻速率几乎相同。
在由轨迹450示出的第三实施例中，环组件由基板边缘旁的石英组成。蚀刻速率显著地受暴露于接近基板的边缘的等离子体的石英的量影响。如对于轨迹440在外径410处所见，相对于基板120的中心405处的蚀刻速率，边缘406处的蚀刻速率极大地增加。
虽然以上内容涉及本发明的实施例，但是可设计本发明的其他和进一步的实施例而不背离本发明的基本范围，并且本发明的范围由所附权利要求书确定。

Claims (16)

1.一种环组件，包括：
外陶瓷环，所述外陶瓷环具有被暴露的顶表面和底表面；以及
内硅环，所述内硅环经配置以与所述外陶瓷环配合以限定重叠区域，所述内硅环具有：
内表面，
顶表面，以及
形成在所述内硅环的所述内表面与所述顶表面之间的槽口，所述内表面限定所述环组件的内径，所述槽口的尺寸被设置为接受基板的边缘，所述内硅环的外侧部的外侧顶表面，所述外侧顶表面经配置以在所述重叠区域中接触所述外陶瓷环的所述底表面的内侧部，并且位于所述外陶瓷环的所述底表面的内侧部下方，其中，所述内硅环的所述顶表面包含斜表面，所述斜表面从所述重叠区域径向地向内且向上成角度。
2.如权利要求1所述的环组件，进一步包括中间陶瓷环，所述中间陶瓷环位于所述内硅环的所述重叠区域下方，所述内硅环的所述重叠区域位于所述外陶瓷环的所述底表面的所述内侧部下方。
3.如权利要求1所述的环组件，其中，所述重叠区域具有大于零且小于或等于30mm的径向尺度。
4.如权利要求1所述的环组件，其中，所述外陶瓷环沿所述内硅环延伸至距所述槽口30mm。
5.如权利要求1所述的环组件，其中，所述斜表面以相对于所述内硅环的所述顶表面45度来取向。
6.一种等离子体处理腔室，包括：
腔室体；
基板支撑底座，所述基板支撑底座设置在所述腔室体中，并且具有设置在所述基板支撑底座中的阴极电极；
环组件，所述环组件设置在所述基板支撑底座上，所述环组件包括：
外陶瓷环，所述外陶瓷环具有被暴露的顶表面和底表面；以及
内硅环，所述内硅环经配置以与所述外陶瓷环配合以限定重叠区域，所述内硅环具有内表面、顶表面以及形成在所述内硅环的所述内表面与所述顶表面之间的槽口，所述内表面限定所述环组件的内径，所述槽口的尺寸被设置为接受基板的边缘，所述内硅环的所述顶表面的外侧部经配置以在所述重叠区域中接触所述外陶瓷环的所述底表面的内侧部，并位于所述外陶瓷环的所述底表面的内侧部下方，并且其中，所述重叠设置在所述阴极电极上方。
7.如权利要求6所述的等离子体处理腔室，其中，所述阴极电极延伸超出所述内硅环。
8.如权利要求6所述的等离子体处理腔室，进一步包括中间陶瓷环，所述中间陶瓷环位于所述内硅环的所述重叠区域下方，所述内硅环的所述重叠区域位于所述外陶瓷环的所述底表面的所述内侧部下方。
9.如权利要求6所述的等离子体处理腔室，其中，所述重叠区域具有在零与30mm之间的径向尺度。
10.如权利要求6所述的等离子体处理腔室，其中，所述外陶瓷环沿所述内硅环延伸至距所述槽口30mm。
11.如权利要求6所述的等离子体处理腔室，其中，所述内硅环的所述顶表面包含斜表面，所述斜表面从所述槽口径向地向外且向上成角度。
12.如权利要求11所述的等离子体处理腔室，其中，所述斜表面以相对于所述内硅环的所述顶表面45度来取向。
13.一种用于利用环组件来调谐蚀刻速率的方法，所述方法包括以下步骤：
蚀刻由所述环组件围绕的第一基板，所述环组件具有陶瓷外环和硅内环，所述陶瓷外环和所述硅内环配合以限定重叠区域；
替换所述陶瓷外环和所述硅内环中的至少一者以改变所述重叠区域；以及
在具有被改变的重叠区域的所述环组件存在的情况下，蚀刻第二基板。
14.如权利要求13所述的方法，其中，所述替换包括以下步骤：
增加所述重叠区域的尺度。
15.如权利要求13所述的方法，其中，所述替换包括以下步骤：
减小所述重叠区域的尺度。
16.如权利要求13所述的方法，其中，蚀刻所述第一基板包括以下步骤：
激发阴极电极以从所述陶瓷外环中驱动氧。
CN201480033790.1A 2013-06-28 2014-04-30 用于边缘关键尺寸均匀性控制的工艺套件 Active CN105283944B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361841194P 2013-06-28 2013-06-28
US61/841,194 2013-06-28
US14/020,774 2013-09-06
US14/020,774 US20150001180A1 (en) 2013-06-28 2013-09-06 Process kit for edge critical dimension uniformity control
PCT/US2014/036010 WO2014209489A1 (en) 2013-06-28 2014-04-30 Process kit for edge critical dimension uniformity control

Publications (2)

Publication Number Publication Date
CN105283944A CN105283944A (zh) 2016-01-27
CN105283944B true CN105283944B (zh) 2018-04-27

Family

ID=52114576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480033790.1A Active CN105283944B (zh) 2013-06-28 2014-04-30 用于边缘关键尺寸均匀性控制的工艺套件

Country Status (6)

Country Link
US (1) US20150001180A1 (zh)
JP (2) JP6867159B2 (zh)
KR (1) KR102190302B1 (zh)
CN (1) CN105283944B (zh)
TW (1) TWM495617U (zh)
WO (1) WO2014209489A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10358721B2 (en) * 2015-10-22 2019-07-23 Asm Ip Holding B.V. Semiconductor manufacturing system including deposition apparatus
US9691625B2 (en) * 2015-11-04 2017-06-27 Lam Research Corporation Methods and systems for plasma etching using bi-modal process gas composition responsive to plasma power level
JP7098273B2 (ja) 2016-03-04 2022-07-11 アプライド マテリアルズ インコーポレイテッド ユニバーサルプロセスキット
US9947517B1 (en) * 2016-12-16 2018-04-17 Applied Materials, Inc. Adjustable extended electrode for edge uniformity control
US11387134B2 (en) * 2018-01-19 2022-07-12 Applied Materials, Inc. Process kit for a substrate support
US20190287835A1 (en) * 2018-02-01 2019-09-19 Yield Engineering Systems, Inc. Interchangeable Edge Rings For Stabilizing Wafer Placement And System Using Same
JP7138514B2 (ja) * 2018-08-22 2022-09-16 東京エレクトロン株式会社 環状部材、プラズマ処理装置及びプラズマエッチング方法
KR20210088723A (ko) * 2018-12-03 2021-07-14 어플라이드 머티어리얼스, 인코포레이티드 척킹 및 아크 발생 성능이 개선된 정전 척 설계
KR20220010074A (ko) 2020-02-11 2022-01-25 램 리써치 코포레이션 웨이퍼 베벨/에지 상의 증착을 제어하기 위한 캐리어 링 설계들
CN111508803B (zh) * 2020-04-23 2023-01-17 北京北方华创微电子装备有限公司 半导体工艺腔室、晶片边缘保护方法及半导体设备
CN113802111B (zh) * 2020-06-13 2023-10-31 拓荆科技股份有限公司 使用等离子体处理衬底的设备及改善晶圆薄膜表面形貌的方法
CN115885061A (zh) * 2020-06-25 2023-03-31 朗姆研究公司 具有径向变化等离子体阻抗的承载环

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083223A (zh) * 2006-05-30 2007-12-05 应用材料股份有限公司 用于衬底处理腔的环组件
CN101405431A (zh) * 2006-03-07 2009-04-08 应用材料股份有限公司 有凹口的沉积环

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3121524B2 (ja) * 1995-06-07 2001-01-09 東京エレクトロン株式会社 エッチング装置
US6284093B1 (en) * 1996-11-29 2001-09-04 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
WO1999014788A1 (en) * 1997-09-16 1999-03-25 Applied Materials, Inc. Shield or ring surrounding semiconductor workpiece in plasma chamber
JP3296300B2 (ja) * 1998-08-07 2002-06-24 ウシオ電機株式会社 光照射式加熱装置
JP2002529594A (ja) * 1998-10-29 2002-09-10 アプライド マテリアルズ インコーポレイテッド 半導体ウエハ処理システムにおいて加工物を貫通して電力を結合する装置
JP3764639B2 (ja) * 2000-09-13 2006-04-12 株式会社日立製作所 プラズマ処理装置および半導体装置の製造方法
JP4676074B2 (ja) * 2001-02-15 2011-04-27 東京エレクトロン株式会社 フォーカスリング及びプラズマ処理装置
JP4209618B2 (ja) * 2002-02-05 2009-01-14 東京エレクトロン株式会社 プラズマ処理装置及びリング部材
JP2003257935A (ja) * 2002-03-05 2003-09-12 Tokyo Electron Ltd プラズマ処理装置
WO2003054947A1 (en) * 2001-12-13 2003-07-03 Tokyo Electron Limited Ring mechanism, and plasma processing device using the ring mechanism
US6868302B2 (en) * 2002-03-25 2005-03-15 Dainippon Screen Mfg. Co., Ltd. Thermal processing apparatus
JP4286025B2 (ja) * 2003-03-03 2009-06-24 川崎マイクロエレクトロニクス株式会社 石英治具の再生方法、再生使用方法および半導体装置の製造方法
JP2005167088A (ja) * 2003-12-04 2005-06-23 Matsushita Electric Ind Co Ltd ドライエッチング装置及びドライエッチング方法
US7244336B2 (en) * 2003-12-17 2007-07-17 Lam Research Corporation Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
JP2005303099A (ja) * 2004-04-14 2005-10-27 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理方法
JP2006086230A (ja) * 2004-09-14 2006-03-30 Hitachi Kokusai Electric Inc 半導体製造装置
US8440049B2 (en) * 2006-05-03 2013-05-14 Applied Materials, Inc. Apparatus for etching high aspect ratio features
KR100794308B1 (ko) * 2006-05-03 2008-01-11 삼성전자주식회사 반도체 플라즈마 장치
JP5035884B2 (ja) * 2007-03-27 2012-09-26 東京エレクトロン株式会社 熱伝導シート及びこれを用いた被処理基板の載置装置
JP5567486B2 (ja) * 2007-10-31 2014-08-06 ラム リサーチ コーポレーション 窒化シリコン−二酸化シリコン高寿命消耗プラズマ処理構成部品
JP2010045200A (ja) * 2008-08-13 2010-02-25 Tokyo Electron Ltd フォーカスリング、プラズマ処理装置及びプラズマ処理方法
JP2011035026A (ja) * 2009-07-30 2011-02-17 Seiko Epson Corp ドライエッチング装置、半導体装置の製造方法、制御リング
JP5719599B2 (ja) * 2011-01-07 2015-05-20 東京エレクトロン株式会社 基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101405431A (zh) * 2006-03-07 2009-04-08 应用材料股份有限公司 有凹口的沉积环
CN101083223A (zh) * 2006-05-30 2007-12-05 应用材料股份有限公司 用于衬底处理腔的环组件

Also Published As

Publication number Publication date
TWM495617U (zh) 2015-02-11
KR102190302B1 (ko) 2020-12-11
US20150001180A1 (en) 2015-01-01
JP2016530705A (ja) 2016-09-29
JP2021010016A (ja) 2021-01-28
WO2014209489A1 (en) 2014-12-31
JP6867159B2 (ja) 2021-04-28
KR20160029073A (ko) 2016-03-14
CN105283944A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN105283944B (zh) 用于边缘关键尺寸均匀性控制的工艺套件
KR101522251B1 (ko) 고 종횡비 피쳐들을 식각하기에 적합한 식각 반응기
JP5597456B2 (ja) 誘電体の厚さ設定方法、及び電極に設けられた誘電体を備える基板処理装置
TWI471963B (zh) 用於電漿處理腔室之低傾斜度邊緣環
US9911607B2 (en) Method of processing target object
KR102441116B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
US9082720B2 (en) Semiconductor device manufacturing method
KR102364434B1 (ko) 에칭 방법
US9793134B2 (en) Etching method
TW202105502A (zh) 具有晶圓邊緣電漿殼層調諧能力的半導體電漿處理設備
KR101756853B1 (ko) 기판 처리 방법 및 기판 처리 장치
US9263239B1 (en) Etching method of multilayered film
US20170301578A1 (en) Focus ring assembly and a method of processing a substrate using the same
JP2018516449A (ja) 面取り部のポリマー低減のためのエッジリング
TWM492915U (zh) 在ｉｃｐ電漿處理腔室中用於高產出、基板極端邊緣缺陷減少之單環設計
US20110049098A1 (en) Plasma etching method
TWI725034B (zh) 電漿處理方法
US20060118520A1 (en) Plasma etching method
JP2018026507A (ja) プラズマエッチング方法およびプラズマエッチングシステム
CN111326395A (zh) 等离子体处理方法和等离子体处理装置
US20230086917A1 (en) Integrated cleaning process for substrate etching
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置
TW202303748A (zh) 基板處理裝置及基板處理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant