TW202303748A - 基板處理裝置及基板處理方法 - Google Patents

基板處理裝置及基板處理方法 Download PDF

Info

Publication number
TW202303748A
TW202303748A TW111115573A TW111115573A TW202303748A TW 202303748 A TW202303748 A TW 202303748A TW 111115573 A TW111115573 A TW 111115573A TW 111115573 A TW111115573 A TW 111115573A TW 202303748 A TW202303748 A TW 202303748A
Authority
TW
Taiwan
Prior art keywords
gas
chamber
substrate processing
plasma
substrate
Prior art date
Application number
TW111115573A
Other languages
English (en)
Inventor
戸村幕樹
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202303748A publication Critical patent/TW202303748A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/08—Apparatus, e.g. for photomechanical printing surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32596—Hollow cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本發明之課題係提供一種抑制由電漿所致之損傷之技術。 於一例示性實施方式中，提供一種基板處理裝置。基板處理裝置具備：腔室；基板支持器，其設置於腔室內；氣體供給部，其設置於腔室內，與包含HF氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之反應氣體之供給源連接；以及電漿產生部，其構成為從自氣體供給部供給至腔室內之反應氣體產生電漿；於腔室內暴露在電漿中之部分之至少一部分包含導電性含矽材料。

Description

基板處理裝置及基板處理方法
本發明之例示性實施方式係關於一種基板處理裝置及基板處理方法。
例如，專利文獻1中揭示有一種對處理電漿之腔室之內側進行塗佈之技術。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-208034號公報
[發明所欲解決之問題]
本發明提供一種抑制由電漿所致之損傷之技術。 [解決問題之技術手段]
於本發明之一例示性實施方式中，提供一種基板處理裝置，其具備：腔室；基板支持器，其設置於上述腔室內；氣體供給部，其設置於上述腔室內，與包含HF氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之反應氣體之供給源連接；以及電漿產生部，其構成為從自上述氣體供給部供給至上述腔室內之上述反應氣體產生電漿；於上述腔室內暴露在上述電漿中之部分之至少一部分包含導電性含矽材料。 [發明之效果]
根據本發明之一例示性實施方式，可提供一種抑制由電漿所致之損傷之技術。
以下，對本發明之各實施方式進行說明。
於一例示性實施方式中，提供一種基板處理裝置。基板處理裝置具備：腔室；基板支持器，其設置於腔室內；氣體供給部，其設置於腔室內，與包含HF氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之反應氣體之供給源連接；以及電漿產生部，其構成為從自氣體供給部供給至腔室內之反應氣體產生電漿；於腔室內暴露在電漿中之部分之至少一部分包含導電性含矽材料。
於一例示性實施方式中，供給至腔室內之C xH yF z氣體之流量相對於反應氣體之總流量為5體積%以上。
於一例示性實施方式中，腔室之內壁係安裝有包含導電性含矽材料之襯墊而構成。
於一例示性實施方式中，上述基板處理裝置進而具備與基板支持器對向配置之上部電極，上部電極具有氣體供給部。
於一例示性實施方式中，上部電極具備頂板，該頂板具有將反應氣體供給至腔室內之複數個氣體噴出孔，頂板包含導電性矽材料。
於一例示性實施方式中，上述基板處理裝置具備用以對腔室供給負直流電壓或低頻RF(radio frequency，射頻)電力之電源。
於一例示性實施方式中，上述基板處理裝置具備用以對上部電極供給負直流電壓或低頻RF電力之電源。
於一例示性實施方式中，構成腔室之側壁具有氣體供給部。
於一例示性實施方式中，提供一種基板處理方法。基板處理方法包括如下工序：準備基板，該基板於腔室內之基板支持器上具有含矽膜；將包含HF氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之反應氣體供給至腔室內；以及自供給至腔室內之反應氣體產生電漿，以對含矽膜進行蝕刻；於腔室內暴露在電漿中之部分之至少一部分包含導電性含矽材料。
於一例示性實施方式中，C xH yF z氣體之流量相對於反應氣體之總流量為5體積%以上。
於一例示性實施方式中，腔室之內壁係安裝有包含導電性含矽材料之襯墊而構成。
於一例示性實施方式中，在產生電漿之工序中，對腔室供給負直流電壓或低頻RF電力。
於一例示性實施方式中，構成腔室之側壁具備將反應氣體供給至腔室內之氣體供給部。
於一例示性實施方式中，進而具備與基板支持器對向配置之上部電極，上部電極具備將反應氣體供給至腔室內之氣體供給部。
於一例示性實施方式中，上部電極具備頂板，該頂板具有將反應氣體供給至腔室內之複數個氣體噴出孔，頂板包含導電性矽材料。
於一例示性實施方式中，在產生電漿之工序中，對上部電極供給負直流電壓或低頻RF電力。
於一例示性實施方式中，C xH yF z氣體係選自由C 4H 2F 6氣體、C 4H 2F 8氣體、C 3H 2F 4氣體及C 3H 2F 6氣體所組成之群中之至少一種。
於一例示性實施方式中，反應氣體進而包含選自由含磷氣體、含鹵素氣體、含氧氣體及含氮氣體所組成之群中之至少一種。
以下，參照圖式，對本發明之各實施方式進行詳細說明。再者，於各圖式中，對同一或相同之要素標註同一符號，並省略重複之說明。只要不特別限制，則係基於圖式所示之位置關係來說明上下左右等位置關係。圖式之尺寸比率並非表示實際之比率，又，實際之比率並不限於圖示之比率。
＜基板處理裝置1之構成＞ 圖1係概略性地表示一例示性實施方式之基板處理裝置1之圖。圖1所示之基板處理裝置1具備腔室10。腔室10於其中提供內部空間10s。腔室10包含腔室本體12。腔室本體12具有大致圓筒形狀。
於腔室本體12之側壁形成有通路12p。基板W通過通路12p而於內部空間10s與腔室10之外部之間進行搬送。通路12p藉由閘閥12g而開啟關閉。閘閥12g沿著腔室本體12之側壁而設置。
於腔室本體12之底部上設置有支持部13。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中從腔室本體12之底部向上方延伸。支持部13支持基板支持器14。基板支持器14構成為於內部空間10s中支持基板W。
基板支持器14具有下部電極18及靜電吸盤20。基板支持器14可進而具有電極板16。電極板16由鋁等導體形成，具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18由鋁等導體形成，具有大致圓盤形狀。下部電極18電性連接於電極板16。
靜電吸盤20設置於下部電極18上。基板W載置於靜電吸盤20之上表面之上。靜電吸盤20具有本體及電極。靜電吸盤20之本體具有大致圓盤形狀，由介電體形成。靜電吸盤20之電極係膜狀電極，設置於靜電吸盤20之本體內。靜電吸盤20之電極經由開關20s而連接於直流電源20p。當對靜電吸盤20之電極施加來自直流電源20p之電壓時，會於靜電吸盤20與基板W之間產生靜電引力。基板W被該靜電引力吸引至靜電吸盤20，由靜電吸盤20所保持。
於基板支持器14上配置邊緣環25。邊緣環25係環狀構件。邊緣環25可由矽、碳化矽或石英等形成。基板W配置於靜電吸盤20上，且配置於由邊緣環25所包圍之區域內。
於下部電極18之內部設置有流路18f。從設置於腔室10之外部之冷卻器單元經由配管22a將熱交換介質(例如冷媒)供給至流路18f。供給至流路18f之熱交換介質經由配管22b返回至冷卻器單元。於基板處理裝置1中，載置於靜電吸盤20上之基板W之溫度藉由熱交換介質與下部電極18之熱交換而調整。
於基板處理裝置1設置有氣體供給管線24。氣體供給管線24將來自導熱氣體供給機構之導熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間的間隙。
基板處理裝置1進而具備上部電極30。上部電極30設置於基板支持器14之上方。上部電極30隔著構件32而支持於腔室本體12之上部。構件32由具有絕緣性之材料形成。上部電極30及構件32將腔室本體12之上部開口封閉。
上部電極30可包含頂板34及支持體36。頂板34之下表面係內部空間10s之側之下表面，劃分形成內部空間10s。頂板34具有於其板厚方向上貫通頂板34之複數個氣體噴出孔34a。
支持體36裝卸自如地支持頂板34。支持體36由鋁等導電性材料形成。於支持體36之內部設置有氣體擴散室36a。支持體36具有從氣體擴散室36a向下方延伸之複數個氣體孔36b。複數個氣體孔36b分別與複數個氣體噴出孔34a連通。於支持體36形成有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。
於氣體供給管38經由流量控制器群41及閥群42而連接有氣體源群40。氣體供給管38、流量控制器群41及閥群42構成氣體之供給源。該氣體之供給源亦可進而包含氣體源群40。氣體源群40包含複數個氣體源。複數個氣體源包含處理氣體之源。氣體源群40至少包含HF氣體之源及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之源。流量控制器群41包含複數個流量控制器。流量控制器群41之複數個流量控制器之各者係質量流量控制器或壓力控制式流量控制器。閥群42包含複數個開關閥。氣體源群40之複數個氣體源之各者經由流量控制器群41之對應之流量控制器及閥群42之對應之開關閥而連接於氣體供給管38。
於基板處理裝置1中，沿著腔室本體12之內壁面及支持部13之外周裝卸自如地設置有防護罩46。防護罩46防止反應副產物附著於腔室本體12。防護罩46例如藉由於由鋁形成之母材之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可由氧化釔等陶瓷形成。
於支持部13與腔室本體12之側壁之間設置有擋板48。擋板48例如藉由於由鋁形成之構件之表面形成具有耐腐蝕性之膜(氧化釔等膜)而構成。於擋板48形成有複數個貫通孔。於擋板48之下方且腔室本體12之底部設置有排氣口12e。於排氣口12e經由排氣管52而連接有排氣裝置50。排氣裝置50包含壓力調整閥及渦輪分子泵等真空泵。
基板處理裝置1具備高頻電源62及偏壓電源64。高頻電源62係產生高頻電力HF之電源。高頻電力HF具有適合產生電漿之第1頻率。第1頻率例如為27 MHz～100 MHz之範圍內之頻率。高頻電源62經由匹配器66及電極板16而連接於下部電極18。匹配器66具有用以使高頻電源62之負載側(下部電極18側)之阻抗與高頻電源62之輸出阻抗匹配之電路。再者，高頻電源62亦可經由匹配器66而連接於上部電極30。高頻電源62構成一例之電漿產生部。
偏壓電源64係產生電偏壓之電源。偏壓電源64電性連接於下部電極18。電偏壓具有第2頻率。第2頻率低於第1頻率。第2頻率例如為400 kHz～13.56 MHz之範圍內之頻率。電偏壓於與高頻電力HF一起使用之情形時，被賦予至基板支持器14以將離子饋入基板W。於一例中，將電偏壓賦予至下部電極18。當將電偏壓賦予至下部電極18時，載置於基板支持器14上之基板W之電位於由第2頻率所規定之週期內變動。再者，亦可將電偏壓賦予至設置於靜電吸盤20內之偏壓電極。
於在基板處理裝置1中進行電漿處理之情形時，處理氣體從氣體之供給源(氣體源群40、氣體供給管38等)經由上部電極30之氣體供給部而供給至內部空間10s。又，藉由供給高頻電力HF及/或電偏壓，而於上部電極30與下部電極18之間產生高頻電場。所產生之高頻電場自內部空間10s中之處理氣體產生電漿。
基板處理裝置1亦可具備電源70。電源70連接於上部電極30之頂板34及腔室本體12。電源70構成為，於電漿處理中將負極性之直流電壓或低頻電力供給至上部電極30及腔室本體12中之至少任一者。電漿中之正離子饋入至成為負電位之上部電極30及/或腔室本體12而與之碰撞。直流電壓或低頻電力可作為脈衝波供給，亦可作為連續波供給。於一例中，直流電源70可構成為，僅與上部電極30之頂板34及腔室本體12中之任一者連接，而僅對該一者供給負極性之直流電壓。
基板處理裝置1可進而具備控制部80。控制部80可為具備處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號之輸入輸出介面等之電腦。控制部80控制基板處理裝置1之各部。於控制部80中，操作員為了管理基板處理裝置1而可使用輸入裝置進行指令之輸入操作等。又，於控制部80中，藉由顯示裝置，而能夠可視化地顯示基板處理裝置1之運轉狀況。進而，於記憶部儲存有控制程式及製程配方資料。控制程式係為了於基板處理裝置1中執行各種處理而藉由處理器執行。處理器執行控制程式，按照製程配方資料來控制基板處理裝置1之各部。於一例示性實施方式中，控制部80之一部分或全部可設置為基板處理裝置1之外部裝置之構成之一部分。
＜腔室10內之電漿暴露部分之構成＞ 於一例中，腔室10中暴露於在內部空間10s中產生之電漿之部分包含導電性含矽材料。
圖2係用以對腔室本體12之剖面構造之一例進行說明之圖。如圖2所示，腔室本體12從外側朝向內側(面向內部空間10s之側)具備第1層122及第2層124。
第1層122構成腔室本體12之外壁。第1層122例如由鋁形成。第2層124構成腔室本體12之內壁。第2層124係暴露於在內部空間10s產生之電漿之部分。第2層124由具有導電性之含矽材料形成。該含矽材料例如可為矽(單晶矽、多晶矽)或碳化矽。第2層124之厚度例如可為5 mm～50 mm。構成第2層之含矽材料之表面可利用碳進行塗佈。
第2層124可裝卸自如地安裝於第1層122。例如，第2層124構成為覆蓋第1層122之內周面之形狀之襯墊(內襯)，可將該襯墊裝卸自如地安裝於第1層122。於一例中，第2層124可與第1層122一體化形成。例如，可於第1層122之內周面塗佈含矽材料而一體化形成第2層124。
腔室本體12可具有3個以上之層，例如可進而於第1層122與第2層124之間具有包含與第1層122、第2層122不同之材料之1個或複數個層。又，腔室本體12亦可為單層，腔室本體12整體可由具有導電性之含矽材料構成。腔室本體12之內側(面向內部空間10s之側)之表面可利用碳進行塗佈。
上部電極30之頂板34之下表面面向內部空間10s，係與腔室本體12之第2層同樣暴露於電漿中之部分。頂板34包含導電性含矽材料。頂板34例如可由矽(單晶矽)、碳化矽形成。構成頂板34之材料與腔室本體12之第2層可為相同材料，亦可為不同材料。頂板34之下表面例如可利用碳進行塗佈。
於一例中，可由導電性含矽材料僅構成腔室本體12及上部電極30之電漿暴露部分之一部分。例如，可由導電性含矽材料構成上部電極30之頂板34，腔室本體12包含於表面形成有氧化釔等具有耐腐蝕性之膜之鋁。又，例如，亦可由包含導電性含矽材料之第2層124構成腔室本體12之內壁之一部分或全部，上部電極30之頂板34包含例如石英等絕緣材料。
又，可由導電性矽材料構成腔室本體12內之其他構件中可暴露於在內部空間10s中產生之電漿的構件，例如防護罩46、擋板48。
＜基板W之一例＞ 圖3係表示基板W之剖面構造之一例之圖。基板W係可應用本處理方法之基板之一例。基板W具有含矽膜SF。基板W可具有基底膜UF及遮罩膜MK。如圖3所示，基板W可依序積層基底膜UF、含矽膜SF及遮罩膜MK而形成。
基底膜UF例如可為矽晶圓、形成於矽晶圓上之有機膜、介電體膜、金屬膜、半導體膜等。基底膜UF可積層複數個膜而構成。
含矽膜SF可為氧化矽膜、氮化矽膜、矽氮氧化膜(SiON膜)、Si-ARC(Anti-Reflection Coating，抗反射塗層)膜。含矽膜SF可包含多晶矽膜。含矽膜SF可積層複數個膜而構成。氧化矽膜可為包含選自由氧化矽膜、氮化矽膜及多晶矽膜所組成之群中之至少兩種之積層膜。例如，含矽膜SF可交替地積層氧化矽膜與多晶矽膜而構成。又，例如，含矽膜SF亦可交替地積層氧化矽膜與氮化矽膜而構成。
基底膜UF及/或含矽膜SF可藉由CVD(chemical vapor deposition，化學氣相沈積)法、旋轉塗佈法等而形成。基底膜UF及/或含矽膜SF可為平坦之膜，又，亦可為具有凹凸之膜。
遮罩膜MK形成於含矽膜SF上。遮罩膜MK於含矽膜SF上規定至少1個開口OP。開口OP係含矽膜SF上之空間，且被遮罩膜MK之側壁S1包圍。即，於圖3中，含矽膜SF具有由遮罩膜MK所覆蓋之區域、及於開口OP之底部露出之區域。
開口OP於基板W之俯視下(於從圖3之上朝下之方向觀察基板W之情形時)，可具有任意形狀。該形狀例如可為孔形狀、線形狀、孔形狀與線形狀之組合。遮罩膜MK具有複數個側壁S1，複數個側壁S1亦可規定複數個開口OP。複數個開口OP可分別具有線形狀，以固定間隔排列而構成線與間隙之圖案。又，複數個開口OP亦可分別具有孔形狀，構成陣列圖案。
遮罩膜MK例如為有機膜、含金屬之膜。有機膜例如可為旋塗式碳膜(SOC)、非晶形碳膜、光阻膜。含金屬之膜例如可包含鎢、碳化鎢、氮化鈦。遮罩膜MK可藉由CVD法、旋轉塗佈法等形成。開口OP可藉由對遮罩膜MK進行蝕刻而形成。遮罩膜MK亦可藉由微影術而形成。
＜本處理方法之一例＞ 圖4係表示基板處理裝置1中之基板處理方法之一例(以下稱為「本處理方法」)之流程圖。本處理方法係為了對基板W之介電膜DF進行蝕刻而對配置有基板W之腔室內供給處理氣體來產生電漿之例。本處理方法包括準備基板之工序(步驟ST1)、進行處理氣體之供給之工序(步驟ST2)、及產生電漿之工序(步驟ST3)。再者，步驟ST2與步驟ST3可並行執行。
於以下之例中，以對圖3所示之基板W執行圖4所示之本處理方法之情形為例進行說明。於以下之例中，圖1所示之控制部80控制基板處理裝置1之各部而執行本處理方法。
(步驟ST1：基板之準備) 於步驟ST1中，於腔室10之內部空間10s內準備基板W。於內部空間10s內，基板W配置於基板支持器14之上表面，由靜電吸盤20所保持。形成基板W之各構成之製程之至少一部分可於內部空間10s內進行。又，亦可於在基板處理裝置1之外部裝置或腔室中形成基板W之各構成之全部或一部分後，將基板W搬入至內部空間10s內並配置於基板支持器14之上表面。
(步驟ST2：處理氣體之供給) 於步驟ST2中，從氣體供給部對內部空間10s內供給處理氣體。處理氣體係用以對形成於基板W之含矽膜SF進行蝕刻之氣體。
處理氣體包含氟化氫(HF)氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數。以下稱為「CF·CHF系氣體」)作為反應氣體。
HF氣體於處理氣體中之反應氣體之總流量中所占的流量比率可為最大。HF氣體之流量例如相對於反應氣體之總流量而可為50體積%以上、60體積%以上、70體積%以上、80體積%以上、90體積%以上或95體積%以上。又，HF氣體之流量例如可設為相對於反應氣體之總流量而為未達100體積%、99.5體積%以下、98體積%以下或96體積%以下。於一例中，將氟化氫氣體之流量調整為相對於反應氣體之總流量而為70體積%以上96體積%以下。再者，於本實施方式中，反應氣體不包含鈍氣等惰性氣體。
再者，亦可於電漿處理中使用在腔室內可產生氟化氫(HF)種之含氟氣體來代替HF氣體之一部分或全部。HF種包含氟化氫之氣體、自由基及離子中之至少任一者。於一例中，含氟氣體可為氫氟碳氣體。又，含氟氣體亦可為包含氫源及氟源之混合氣體。氫源例如可為H 2、NH 3、H 2O、H 2O 2或烴(CH 4、C 3H 6等)。氟源可為NF 3、SF 6、WF 6、XeF 2、氟碳或氫氟碳。
CF·CHF系氣體例如可為選自由CF 4氣體、C 3F 8氣體、C 4F 6氣體、C 4F 8氣體、CH 2F 2氣體、CHF 3氣體、CH 3F氣體、C 2HF 5氣體、C 2H 2F 4氣體、C 2H 3F 3氣體、C 2H 4F 2氣體、C 3HF 7氣體、C 3H 2F 2氣體、C 3H 2F 4氣體、C 3H 2F 6氣體、C 3H 3F 5氣體、C 4H 2F 6氣體、C 4H 5F 5氣體、C 4H 2F 8氣體、C 5H 2F 6氣體、C 5H 2F 10氣體及C 5H 3F 7氣體所組成之群中之至少一種。於一例中，CF·CHF系氣體係選自由C 4H 2F 6氣體、C 4H 2F 8氣體、C 3H 2F 4氣體及C 3H 2F 6氣體所組成之群中之至少一種。
CF·CHF系氣體之流量相對於處理氣體中之反應氣體之總流量，例如可為1體積%以上，亦可為5體積%以上。CF·CHF系氣體之流量可少於HF氣體之流量，例如可相對於反應氣體之總流量為20體積%以下、15體積%以下、10體積%以下。
本處理方法所使用之處理氣體可基於含矽膜SF之材料、遮罩膜MK之材料、基底膜UF之材料、遮罩膜MK所具有之圖案、蝕刻之深度、縱橫比等而適當進行選擇。例如，處理氣體可進而包含選自由含磷氣體、含鹵素氣體、含氮氣體及含氧氣體所組成之群中之至少一種作為反應氣體。
含磷氣體於含矽膜SF之蝕刻中保護含矽膜SF之側壁。含磷氣體可為選自由PF 3氣體、PF 5氣體、POF 3氣體、HPF 6氣體、PCl 3氣體、PCl 5氣體、POCl 3氣體、PBr 3氣體、PBr 5氣體、POBr 3氣體、PI 3氣體、P 4O 10氣體、P 4O 8氣體、P 4O 6氣體、PH 3氣體、Ca 3P 2氣體、H 3PO 4氣體及Na 3PO 4氣體所組成之群中之至少一種。於該等氣體中，可使用PF 3氣體、PF 5氣體、PCl 3氣體等含鹵化磷氣體，又，例如亦可使用PF 3氣體、PF 5氣體等含氟化磷氣體。
含鹵素氣體於含矽膜SF之蝕刻中，可調整遮罩膜MK、含矽膜SF之形狀。含鹵素氣體可為包含除氟以外之鹵素元素之氣體。含鹵素氣體可為含氯氣體、含溴氣體及/或含碘氣體。含氯氣體例如可為Cl 2氣體、SiCl 2氣體、SiCl 4氣體、CCl 4氣體、BCl 3氣體、PCl 3氣體、PCl 5氣體、POCl 3氣體等。含溴氣體可為HBr氣體、CBr 2F 2氣體、C 2F 5Br氣體、PBr 3氣體、PBr 5氣體、POBr 3氣體等。作為含碘氣體，可為HI氣體、CF 3I氣體、C 2F 5I氣體、C 3F 7I氣體、IF 5氣體、IF 7氣體、I 2氣體、PI 3氣體等。於一例中，使用Cl 2氣體及/或HBr氣體作為含鹵素氣體。
含氮氣體可抑制蝕刻中之遮罩膜MK之開口OP之封閉。含氮氣體例如可為選自由NF 3氣體、N 2氣體及NH 3氣體所組成之群中之至少一種氣體。
含氧氣體與含氮氣體同樣，可抑制蝕刻中之遮罩膜MK之開口OP之封閉。含氧氣體例如可為選自由O 2、CO、CO 2、H 2O及H 2O 2所組成之群中之至少一種氣體。於一例中，含氧氣體為除H 2O以外之氣體，例如為選自由O 2、CO、CO 2及H 2O 2所組成之群中之至少一種氣體。含氧氣體對遮罩膜MK之損傷較少，可抑制形態上之惡化。
圖5係表示蝕刻後之遮罩膜MK之形狀之一例的圖。圖5係於基板處理裝置1中對具有與基板W相同之構造之樣品基板進行蝕刻之情形時的遮罩膜MK之形狀(俯視)之一例。於圖5中，「No.」表示所蝕刻之樣品基板之試樣編號。「處理氣體」表示蝕刻所使用之處理氣體，「A」表示包含HF氣體、C 4H 2F 6氣體、O 2氣體、NF 3氣體、HBr氣體及Cl 2氣體之處理氣體(以下稱為「處理氣體A」)。處理氣體A包含相對於反應氣體之總流量為80體積%以上之HF氣體，且包含相對於反應氣體之總流量為4～5體積%之O 2氣體。「處理氣體」之「B」除了不包含NF 3氣體而增加其對應量之O 2氣體之流量之方面以外，表示與處理氣體A相同之處理氣體(以下稱為「處理氣體B」)。處理氣體B包含相對於反應氣體之總流量為6～7體積%之O 2氣體。「上部電極施加」之「有」表示於蝕刻中對基板處理裝置1之上部電極30供給負極性之直流電壓，「無」表示不對上部電極30供給負極性之直流電壓。自圖5之「遮罩形狀」可知，無論是於「上部電極施加」之「有」之情形抑或是「無」之情形，均會於使用包含NF 3之處理氣體A之情形(試樣1及試樣3)時，產生開口OP之真圓度之惡化，或者於遮罩膜MK之表面產生階差。可知，另一方面，於使用不包含NF 3氣體而增加O 2氣體之流量之處理氣體B之情形(試樣2及試樣4)時，開口OP之真圓度較高，又，未於遮罩膜MK之表面產生階差，與使用處理氣體A之情形(試樣1及試樣3)相比，遮罩膜MK之形態得到改善。
處理氣體例如除上述反應氣體以外，還可包含惰性氣體(Ar等鈍氣)。
供給至內部空間10s內之處理氣體之壓力，藉由控制與腔室本體12連接之排氣裝置50之壓力調整閥而調整。處理氣體之壓力例如可為5 mTorr(0.7 Pa)以上100 mTorr(13.3 Pa)以下，10 mTorr(1.3 Pa)以上60 mTorr(8.0 Pa)以下，或20 mTorr(2.7 Pa)以上40 mTorr(5.3 Pa)以下。
(步驟ST3：電漿之產生) 圖6係表示步驟ST3中之基板W之剖面構造之一例之圖。於步驟ST3中，當從電漿產生部(高頻電源62及/或偏壓電源64)供給高頻電力及/或電偏壓時，於上部電極30與基板支持器14之間產生高頻電場。藉此，自供給至內部空間10s內之處理氣體產生電漿。
自HF氣體及CF·CHF系氣體產生之電漿包含HF種。於步驟ST3中，電漿中之HF種被吸引至基板W，與含矽膜SF中之矽反應，作為氟化矽化合物而揮發。即，HF種作為含矽膜SF之蝕刻劑發揮作用。此時，CF·CHF系氣體所包含之碳使碳沈積於遮罩膜MK之表面而可保護該表面。如此，如圖6所示，基於遮罩膜MK之開口OP之形狀，而從形成於遮罩膜MK之開口OP連續地形成由含矽膜SF之側壁S2所規定之凹部RC(例如孔、溝槽狀之凹部)。凹部RC之縱橫比可為20以上，亦可為30以上、40以上、50以上或100以上。
於步驟ST3中，可將基板支持器14之溫度控制於低溫。HF系自由基之吸附係數於低溫下進一步增加。因此，藉由將基板支持器14之溫度控制於低溫而抑制基板W之溫度之上升，從而促進HF種(蝕刻劑)於凹部RC之底部BT之吸附。藉此，可提高含矽膜SF之蝕刻速率。基板支持器14之溫度例如可為0℃以下、-10℃以下、-20℃以下、-30℃以下或-40℃以下、-70℃以下。基板支持器14之溫度可藉由自冷卻器單元供給之熱交換介質而進行調整。
於本實施方式中，構成基板處理裝置1之腔室10之構件中暴露於在內部空間10s中產生之電漿中之部分(以下稱為「電漿暴露部分」)包含導電性含矽材料。作為構成腔室10之構件，例如有腔室本體12、上部電極30。電漿暴露部分所包含之矽於步驟ST3中，與電漿中之HF種反應而可作為氟化矽化合物從電漿暴露部分之表面揮發。即，可對電漿暴露部分之表面進行蝕刻。然而，於步驟ST3中，CF·CHF系氣體所包含之碳沈積於包含導電性含矽材料之電漿暴露部分而保護該暴露部分。藉此，可抑制電漿暴露部分之表面被過度蝕刻而被刻蝕去(受到損傷)。再者，根據本發明人等之實驗，於不由導電性含矽材料而是由石英構成電漿暴露部分之情形時，即便向包含HF氣體之處理氣體中添加CF·CHF系氣體(相對於反應氣體之總流量為1體積%)，亦未見電漿暴露部分(石英)之損傷之程度得到改善。認為其原因在於，CF·CHF系氣體所包含之碳因與石英中之氧反應產生CO而被消耗，未能充分發揮對於電漿暴露部分之保護效果。
又，於本實施方式中，即便對電漿暴露部分進行蝕刻，產生的亦為如上所述揮發性較高之氟化矽化合物。因此，於電漿處理後，可容易地將該氟化矽化合物從內部空間10s去除，可抑制內部空間10s中之粒子之增加。
於步驟ST3中，可從電源70將負極性之直流電壓供給至上部電極30及腔室本體12。藉此，電漿中之正離子饋入至成為負電位之上部電極30及/或腔室本體12而與之碰撞。藉此，從電漿暴露部分釋出矽、二次電子。電漿暴露部分之表面被進一步刻蝕，因此，例如於CF·CHF系氣體之流量較多之情形等時，可抑制碳過量沈積於電漿暴露部分。於一例中，亦可僅對上部電極30供給負極性之直流電壓，腔室本體12之電位保持於0。又，亦可僅對腔室本體12供給負極性之直流電壓。於一例中，電源70亦可對上部電極30及/或腔室本體12供給低頻電力來代替直流電壓。再者，於電漿中包含氧之情形時，所釋出之矽與氧鍵結，作為氧化矽化合物沈積於遮罩MK上，可作為保護膜發揮作用。
所釋出之二次電子有助於電漿密度之提高。又，二次電子對遮罩膜MK進行改質，可提高遮罩膜MK之蝕刻耐性。進而，藉由二次電子之照射而對基板W之帶電狀態進行中和，可提高離子向藉由蝕刻而形成之凹部RC內之直進性。藉由以上，可獲得含矽膜SF相對於遮罩膜MK之蝕刻之選擇比之改善、藉由蝕刻而形成之凹部RC之形狀異常之抑制、蝕刻速率之改善等效果。
＜實施例＞ 使用基板處理裝置1，對具有無開口之光阻膜之毯覆式基板W執行本處理方法，使用四極桿質譜儀(quadrupole mass analyzer)對從電漿產生起10分鐘後之內部空間10s內之電漿之組成進行測定。
於實施例1中，使用由單晶之矽構成頂板34，且由塗佈有釔之鋁構成腔室本體12者作為基板處理裝置1。處理氣體以100：1之流量比(體積比)包含HF氣體與C 4H 2F 6氣體。電漿產生中之基板支持器14之溫度設定為-40℃。
實施例2除了將處理氣體之HF氣體與C 4H 2F 6氣體之流量比設為100：5以外，與實施例1相同。
參考例1除了將處理氣體設為僅HF氣體以外，與實施例1相同。
將實施例1、實施例2及參考例1之四極桿質譜儀之測定結果示於表1。如表1所示，實施例1及實施例2與參考例1相比，SiF 3之量減少，並且HF之量增加。SiF 3係頂板34之矽與電漿中之HF種反應而產生之反應產生物，因此SiF 3之量減少表示於頂板34抑制了矽與HF種之反應。即，實施例1及實施例2與參考例1相比，於頂板34抑制了矽與HF種之反應，可認為抑制了頂板34之表面之蝕刻(刻蝕)。又，作為抑制了頂板34處之HF種之消耗之結果，可認為實施例1及實施例2與參考例1相比，供給至基板W之HF種之量增加。認為其原因在於，於包含C 4H 2F 6氣體作為處理氣體之實施例1及實施例2中，與不包含CH·CHF系氣體之參考例1不同，碳於頂板34沈積而保護頂板34之表面。增加C 4H 2F 6氣體之流量之實施例2與實施例1相比，電漿中之SiF 3之量減少，並且HF之量增加。認為其原因在於，於實施例2中，頂板34處之碳之沈積量變得多於實施例1，頂板34之表面之保護效果與實施例1相比變大。
[表1]
   實施例1 實施例2 參考例1
HF(%) 71 76 63
SiF 3(%) 6 2 8
以上之各實施方式係出於說明之目的而進行說明，可於不脫離本發明之範圍及主旨之情況下實現各種變化。
例如，於本處理方法中，可於步驟ST1之前，於腔室10內之電漿暴露部分形成預塗層。於開始電漿處理前形成預塗層，藉此可抑制電漿暴露部分之表面被過度刻蝕(受到損傷)。
預塗層可為包含碳之膜。預塗層於一例中，可藉由自上述CF·CHF系氣體產生電漿而形成。預塗層例如可藉由化學氣相沈積(CVD，Chemical Vapor Deposition)、原子層沈積(ALD，Atomic Layer Deposition)而形成。
可於每處理1片基板W時執行預塗佈，但亦可於處理特定片數或特定批次數之基板W後執行預塗佈。或者，亦可於特定時間之基板處理後執行。
又，例如，除了使用電容耦合型基板處理裝置1以外，亦可使用利用感應耦合型電漿、微波電漿等任意電漿源之基板處理裝置，由導電性含矽材料構成於該基板處理裝置之腔室內暴露在電漿中之部分之至少一部分。該基板處理裝置可於腔室之側壁具備氣體供給部。
1:基板處理裝置 10:腔室 10s:內部空間 12:腔室本體 12e:排氣口 12g:閘閥 12p:通路 13:支持部 14:基板支持器 16:電極板 18:下部電極 18f:流路 20:靜電吸盤 20p:直流電源 20s:開關 22a:配管 22b:配管 24:氣體供給管線 25:邊緣環 30:上部電極 32:構件 34:頂板 34a:氣體噴出孔 36:支持體 36a:氣體擴散室 36b:氣體孔 36c:氣體導入口 38:氣體供給管 40:氣體源群 41:流量控制器群 42:閥群 46:防護罩 48:擋板 50:排氣裝置 52:排氣管 62:高頻電源 64:偏壓電源 66:匹配器 70:電源 80:控制部 122:第1層 124:第2層 BT:底部 CT:控制部 MK:遮罩膜 OP:開口 PF:保護膜 RC:凹部 S1:側壁 S2:側壁 SF:含矽膜 UF:基底膜 W:基板
圖1係概略性地表示基板處理裝置1之圖。 圖2係用以對腔室本體12之剖面構造之一例進行說明之圖。 圖3係表示基板W之剖面構造之一例之圖。 圖4係表示本處理方法之流程圖。 圖5係表示蝕刻後之遮罩膜MK之形狀之一例的圖。 圖6係表示步驟ST3中之基板W之剖面構造之一例的圖。
1:基板處理裝置
10:腔室
10s:內部空間
12:腔室本體
12e:排氣口
12g:閘閥
12p:通路
13:支持部
14:基板支持器
16:電極板
18:下部電極
18f:流路
20:靜電吸盤
20p:直流電源
20s:開關
22a:配管
22b:配管
24:氣體供給管線
25:邊緣環
30:上部電極
32:構件
34:頂板
34a:氣體噴出孔
36:支持體
36a:氣體擴散室
36b:氣體孔
36c:氣體導入口
38:氣體供給管
40:氣體源群
41:流量控制器群
42:閥群
46:防護罩
48:擋板
50:排氣裝置
52:排氣管
62:高頻電源
64:偏壓電源
66:匹配器
70:電源
80:控制部
W:基板

Claims (18)

  1. 一種基板處理裝置，其具備： 腔室； 基板支持器，其設置於上述腔室內； 氣體供給部，其設置於上述腔室內，與包含HF氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之反應氣體之供給源連接；以及 電漿產生部，其構成為從自上述氣體供給部供給至上述腔室內之上述反應氣體產生電漿； 於上述腔室內暴露在上述電漿中之部分之至少一部分包含導電性含矽材料。
  2. 如請求項1之基板處理裝置，其中供給至上述腔室內之上述C xH yF z氣體之流量相對於上述反應氣體之總流量為5體積%以上。
  3. 如請求項1或2中任一項之基板處理裝置，其中上述腔室之內壁係安裝有包含導電性含矽材料之襯墊而構成。
  4. 如請求項1至3中任一項之基板處理裝置，其進而具備與上述基板支持器對向配置之上部電極， 上述上部電極具有上述氣體供給部。
  5. 如請求項4之基板處理裝置，其中上述上部電極具備頂板，該頂板具有將上述反應氣體供給至上述腔室內之複數個氣體噴出孔，上述頂板包含導電性矽材料。
  6. 如請求項1至5中任一項之基板處理裝置，其具備用以對上述腔室供給負直流電壓或低頻RF電力之電源。
  7. 如請求項4至6中任一項之基板處理裝置，其具備用以對上述上部電極供給負直流電壓或低頻RF電力之電源。
  8. 如請求項1至3中任一項之基板處理裝置，其中構成上述腔室之側壁具有上述氣體供給部。
  9. 一種基板處理方法，其包括如下工序： 於腔室內之基板支持器上準備具有含矽膜之基板； 將包含HF氣體及C xH yF z氣體(x及z為1以上之整數，y為0以上之整數)之反應氣體供給至上述腔室內；以及 自供給至上述腔室內之上述反應氣體產生電漿，以對上述含矽膜進行蝕刻； 於上述腔室內暴露在上述電漿中之部分之至少一部分包含導電性含矽材料。
  10. 如請求項9之基板處理方法，其中上述C xH yF z氣體之流量相對於上述反應氣體之總流量為5體積%以上。
  11. 如請求項9或10中任一項之基板處理方法，其中上述腔室之內壁係安裝有包含上述導電性含矽材料之襯墊而構成。
  12. 如請求項9至11中任一項之基板處理方法，其中於產生上述電漿之工序中，對上述腔室供給負直流電壓或低頻RF電力。
  13. 如請求項9至12中任一項之基板處理方法，其中構成上述腔室之側壁具備將上述反應氣體供給至上述腔室內之氣體供給部。
  14. 如請求項9至12中任一項之基板處理方法，其中進而具備與上述基板支持器對向配置之上部電極，上述上部電極具備將上述反應氣體供給至上述腔室內之氣體供給部。
  15. 如請求項14之基板處理方法，上述上部電極具備頂板，該頂板具有將上述反應氣體供給至上述腔室內之複數個氣體噴出孔，上述頂板包含導電性矽材料。
  16. 如請求項14或15中任一項之基板處理方法，其中於產生上述電漿之工序中，對上述上部電極供給負直流電壓或低頻RF電力。
  17. 如請求項9至16中任一項之基板處理方法，其中上述C xH yF z氣體係選自由C 4H 2F 6氣體、C 4H 2F 8氣體、C 3H 2F 4氣體及C 3H 2F 6氣體所組成之群中之至少一種。
  18. 如請求項9至17中任一項之基板處理方法，其中上述反應氣體進而包含選自由含磷氣體、含鹵素氣體、含氧氣體及含氮氣體所組成之群中之至少一種。
TW111115573A 2021-05-07 2022-04-25 基板處理裝置及基板處理方法 TW202303748A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-078865 2021-05-07
JP2021078865A JP2022172728A (ja) 2021-05-07 2021-05-07 基板処理装置及び基板処理方法

Publications (1)

Publication Number Publication Date
TW202303748A true TW202303748A (zh) 2023-01-16

Family

ID=83855605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111115573A TW202303748A (zh) 2021-05-07 2022-04-25 基板處理裝置及基板處理方法

Country Status (5)

Country Link
US (1) US20220356584A1 (zh)
JP (1) JP2022172728A (zh)
KR (1) KR20220152143A (zh)
CN (1) CN115312381A (zh)
TW (1) TW202303748A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
US9790582B2 (en) 2015-04-27 2017-10-17 Lam Research Corporation Long lifetime thermal spray coating for etching or deposition chamber application
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US10916420B2 (en) * 2018-06-07 2021-02-09 Tokyo Electron Limited Processing method and plasma processing apparatus

Also Published As

Publication number Publication date
CN115312381A (zh) 2022-11-08
JP2022172728A (ja) 2022-11-17
US20220356584A1 (en) 2022-11-10
KR20220152143A (ko) 2022-11-15

Similar Documents

Publication Publication Date Title
US9390935B2 (en) Etching method
US20060021704A1 (en) Method and apparatus for etching Si
KR20170000340A (ko) 에칭 방법
US20230215700A1 (en) Substrate processing method and substrate processing apparatus
US20230207343A1 (en) Etching method and plasma processing apparatus
US11355350B2 (en) Etching method, substrate processing apparatus, and substrate processing system
JP2023182828A (ja) プラズマ処理装置
US20230170189A1 (en) Etching method and plasma processing apparatus
US20220262645A1 (en) Etching method, substrate processing apparatus, and substrate processing system
US20220148884A1 (en) Etching method
TW202303748A (zh) 基板處理裝置及基板處理方法
JP2019009403A (ja) プラズマ処理方法およびプラズマ処理装置
KR20160070711A (ko) 플라즈마 처리 방법
US20230223249A1 (en) Substrate processing method and substrate processing apparatus
US12009219B2 (en) Substrate processing method
US20230134436A1 (en) Plasma processing method and plasma processing apparatus
TW202245056A (zh) 基板處理方法及基板處理裝置
TW202245051A (zh) 基板處理方法及基板處理裝置
JP7343461B2 (ja) エッチング方法及びプラズマ処理装置
US20230035021A1 (en) Plasma processing method and plasma processing apparatus
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
TW202129753A (zh) 基板處理方法、半導體元件之製造方法及電漿處理裝置