JP7138514B2 - 環状部材、プラズマ処理装置及びプラズマエッチング方法 - Google Patents

環状部材、プラズマ処理装置及びプラズマエッチング方法 Download PDF

Info

Publication number
JP7138514B2
JP7138514B2 JP2018155796A JP2018155796A JP7138514B2 JP 7138514 B2 JP7138514 B2 JP 7138514B2 JP 2018155796 A JP2018155796 A JP 2018155796A JP 2018155796 A JP2018155796 A JP 2018155796A JP 7138514 B2 JP7138514 B2 JP 7138514B2
Authority
JP
Japan
Prior art keywords
silicon
annular member
quartz
gas
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018155796A
Other languages
English (en)
Other versions
JP2020031137A (ja
Inventor
真悟 北村
晃一 風間
正宏 小笠原
達 野上
徹治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018155796A priority Critical patent/JP7138514B2/ja
Priority to KR1020190096429A priority patent/KR102641621B1/ko
Priority to US16/545,185 priority patent/US11257662B2/en
Publication of JP2020031137A publication Critical patent/JP2020031137A/ja
Application granted granted Critical
Publication of JP7138514B2 publication Critical patent/JP7138514B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本開示は、環状部材、プラズマ処理装置及びプラズマエッチング方法に関する。
例えば、特許文献１の基板処理装置は石英で形成されるエッジリングを備える。
特開２０１７－５０５０９号公報
本開示は、被エッチング対象膜上のマスクのエッジ部の残存量の減少を抑制する技術を提供する。
本開示の一の態様によれば、プラズマ処理装置内にて被処理体が載置される載置台の周囲に、前記被処理体を囲むように設けられる環状部材であって、所定の含有率で添加されたシリコンを含有し、シリコンと一体的に形成された石英を有し、石英及びシリコンに対するシリコンの含有率が重量比で２．５％以上１０％以下であり、前記添加されたシリコンは、前記環状部材の厚さ方向における全体に対して、内径から外径までであって、前記環状部材の上面から前記環状部材の上面を基準とした深さ方向の２０～５０％の位置までの領域に局所的に含有されている、環状部材が提供される。
一の側面によれば、被エッチング対象膜上のマスクのエッジ部の残存量の減少を抑制できる。
一実施形態に係るプラズマ処理装置の一例を示す図。 一実施形態に係るマスクのエッジ部の状態を説明するための図。 一実施形態に係るエッジリングの効果の一例を示す図。 一実施形態に係るエッチング処理方法の一例を示すフローチャート。 一実施形態の変形例に係るエッジリング又はカバーリングの一例を示す図。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［プラズマ処理装置の構成］
まず、一実施形態に係るプラズマ処理装置１０の一例について、図１を参照しながら説明する。プラズマ処理装置１０は、略円筒形状の処理容器１２を有する。処理容器１２は、例えばアルミニウムから形成されており、当該処理容器１２の内壁面には陽極酸化処理が施されている。この処理容器１２は接地されている。
処理容器１２の底部上には、略円筒形状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から形成されている。支持部１４は、処理容器１２内において、当該処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミニウムといった金属から形成されており、略円盤形状を有している。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにエッジリング１５が配置されている。エッジリング１５は、略環状板形状を有している。エッジリング１５は、ウエハＷの周囲を囲み、プラズマ分布を一様に保つ働きをする部材である。エッジリング１５は、石英にシリコンが含有された材料から形成されている。なお、エッジリング１５は、フォーカスリングとも呼ぶ。エッジリング１５の外周であって支持部１４の上には、カバーリング１３が配置されている。カバーリング１３は、例えば石英等の絶縁体から構成されている。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。したがって、下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。上部電極３０と載置台ＰＤとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の天井部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、天板３４及び支持体３６を含み得る。天板３４は処理空間Ｓに面しており、当該天板３４には複数のガス吐出孔３４ａが設けられている。この天板３４は、一実施形態では、シリコンから形成されている。
支持体３６は、天板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この支持体３６は、水冷構造を有し得る。支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを含んでいる。一例では、ガスソース群４０は、フルオロカーボンガスのソース、不活性ガスのソース及び酸素含有ガスのソースを含んでいる。フルオロカーボンガスとしては、ＣＦ４ガス、Ｃ４Ｆ８ガス、Ｃ４Ｆ６ガスといった任意のフルオロカーボンガスが例示される。不活性ガスのソースは、一実施形態では希ガスのソースである。希ガスとしては、Ａｒガス、Ｈｅガス、Ｎｅガス、Ｋｒガス、Ｘｅガスといった任意の希ガスを用いることができる。酸素含有ガスのソースは、一例では、酸素ガス（Ｏ２ガス）のソースであり得る。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８には、当該排気プレート４８を板厚方向に貫通する複数の貫通孔が形成されている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁、及び、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の高周波（ＨＦ）を発生する電源であり、例えば２７～１００ＭＨｚの周波数の高周波を発生する。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波バイアス（ＬＦ）を発生する電源であり、例えば、４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数の高周波バイアスを発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路を有している。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負極性の直流電圧を発生する直流電源である。別の一例において、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。電源７０から上部電極に印加される電圧は、－１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０Ｖ以上の負極性の電圧であり得る。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、天板３４に衝突する。これにより、天板３４から二次電子及び／又はシリコンが放出される。放出されたシリコンは、処理空間Ｓ内に存在するフッ素の活性種と結合し、フッ素の活性種の量を低減させる。放出されたシリコンの一部は、ウエハＷ上のマスクに堆積され、マスクの保護膜となる。
一実施形態においては、プラズマ処理装置１０は、制御部８０を更に備え得る。この制御部８０は、ＣＰＵ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部８０では、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部８０の記憶部には、プラズマ処理装置１０で実行されるエッチング等の各種処理をＣＰＵにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
［エッジリング］
かかる構成のプラズマ処理装置１０内にてウエハＷが載置される載置台ＰＤの周囲に、ウエハＷを囲むように設けられ、石英にシリコンが所定の割合（含有率）で含有されたエッジリング１５について、図２を参照して説明する。
図２（ａ）は、比較例にかかるエッジリング１１５と、処理空間Ｓ内の状態と、ウエハＷ上の状態とを拡大して示した図である。図２（ｂ）は、一実施形態にかかるエッジリング１５と、処理空間Ｓ内の状態と、ウエハＷ上の状態とを拡大して示した図である。なお、ウエハＷのエッジ部は、直径が３００ｍｍのウエハＷの中心を０ｍｍとして半径１３５ｍｍ～１５０ｍｍの範囲をいう。
比較例にかかるエッジリング１１５の主な材料は石英（ＳｉＯ２）である。エッジリング１１５は、ウエハＷの周囲に環状に配置される。ウエハＷにはシリコン基板１の上に酸化シリコン（ＳｉＯ２）のマスク２が形成される。例えば、図２（ａ）の例では、ガスソース群４０からフルオロカーボンガスとしてＣＦ４ガス、不活性ガスとしてＡｒガス、酸素含有ガスとしてＯ２ガスを供給する。第１の高周波電源６２から供給された高周波電力（ＨＦ）により前記ガスからプラズマが生成され、第２の高周波電源６４から供給された高周波電力（ＬＦ）によりプラズマ中のイオンがウエハＷへ引き込まれる。これにより、シリコン基板１はマスク２のパターンにエッチングされる。更に、ＨＢｒガス、ＮＦ３ガス及びＯ２ガスが供給され、Ｂｒとシリコン基板１のＳｉとが反応して揮発性ガスとなり、エッチングを進行させる。
エッチングの間、エッチング副生物（デポ）がマスク２上に堆積し、マスク２の保護膜Ｒとなる。エッチング副生物には、シリコン基板１のエッチングによるＳｉデポ、プラズマ中のＢｒ、Ｏ、プラズマ中の正イオンが天板３４に衝突し、これにより、天板３４から放出されたＳｉデポが含まれる。
図２（ａ）に示すように、マスク２のエッジ部２ｅは、マスク２の内周部２ｍよりもマスクの残存量が少ない。その理由としては、内周部２ｍでは、ウエハＷのシリコン基板１がエッチングされることによるＳｉデポが豊富にあり、そのＳｉデポが内周部２ｍ上に付着することで保護膜Ｒを形成し、これにより、マスク２の消耗が抑制される。これに対して、エッジ部２ｅではシリコン基板１がエッチングされることによるＳｉデポは、内周部２ｍのように豊富に存在しない。
一方、シリコン基板１をエッチングする工程では、シリコンをエッチングするため、エッジリング１５の材料は、シリコンとの選択比が高い石英（ＳｉＯ２）を使用することが好ましい。しかし、選択比が高いために、エッチング工程において石英のエッジリング１５から生成されるＳｉデポは微量である。その結果、エッジ部２ｅでは、エッチング副生物による保護膜Ｒの形成が不十分になり、マスク２の消耗が大きくなる、すなわち、マスクリメイン（マスクの残存量）が足りなくなるという現象が発生する。この結果、ウエハＷのエッチングの面内均一性に影響を与え、エッチング特性が不均一になる。
そこで、本実施形態では、エッジ部２ｅにおいても保護膜Ｒの形成が十分に行えるよう、図２（ｂ）に示すようにエッジリング１５の石英に所定の含有率でシリコンを含有させる。つまり、本実施形態にかかるエッジリング１５は、石英及びシリコンを有し、エッジリング１５中の石英及びシリコンの合計の重量に対するシリコンの重量の比率、すなわち、石英及びシリコンに対するシリコンの含有率を２．５％以上１０％以下とする。
シリコンは、エッジリング１５を石英で形成する途中又は形成した後の段階で石英に含有させる。例えば、シリコンを石英に含有させてエッジリング１５を製造する方法の一例としては、環状の石英を作製中にシリコンを石英の内部に含有させ、焼成する方法がある。また、環状の石英を作製した後にシリコンを石英の内部に含有させる方法がある。
以上の方法で製造したエッジリング１５では、石英を構成するＳｉとＯとが共有結合し、その隙間に単結晶のシリコンの状態又はイオン化したシリコンの状態でシリコンが含有していたりする。または、ＳｉとＯとの共有結合状態が一部欠損した部分に単結晶のシリコン又はイオン化したシリコンが共有状態を補う形で配置していたりする。
例えば、図２（ｂ）の例では、ガスソース群４０からフルオロカーボンガスとしてＣＦ４ガス、不活性ガスとしてＡｒガス、酸素含有ガスとしてＯ２ガスが供給される。第１の高周波電源６２から供給された高周波電力（ＨＦ）によりプラズマが生成され、第２の高周波電源６４から供給された高周波電力（ＬＦ）によりウエハＷへイオンが引き込まれ、これにより、シリコン基板１はマスク２のパターンにエッチングされる。更に、ＨＢｒガス、ＮＦ３ガス及びＯ２ガスが供給され、Ｂｒとシリコン基板１のＳｉとが反応して揮発性ガスとなり、エッチングが進行される。
エッチングの間、エッチング副生物（デポ）がマスク２上に堆積し、マスク２の保護膜Ｒとなる。エッチング副生物には、シリコン基板１のエッチングによるＳｉデポ、プラズマ中のＢｒ、Ｏ、プラズマ中の正イオンが天板３４に衝突し、これにより、天板３４から放出されたＳｉデポが含まれる。ただし、エッジ部２ｅでは、エッチング副生物に含まれるシリコン基板１のエッチングによるＳｉデポ及び天板３４から放出されたＳｉデポの量が、内周部２ｍよりも少ない。
しかしながら、本実施形態では、図２（ｂ）に示すように、プラズマ中のイオンがエッジリング１５に衝突し、これにより、エッジリング１５の内部に含有しているＳｉがエッジリング１５から飛び出してウエハＷのエッジ部２ｅに飛来する。これにより、エッジリング１５からのＳｉデポがマスク２上のエッジ部２ｅに付着することで保護膜Ｒを形成することができる。これにより、マスク２のエッジ部２ｅにおいてもマスク２の消耗を抑制し、内周部２ｍとエッジ部２ｅとでバラツキのない保護膜Ｒの形成を実現できる。この結果、ウエハＷのエッチングの面内均一性を良好にし、エッチング特性を均一にすることができる。
なお、エッジリング１５中の石英及びシリコンに対するシリコンの含有率（＝シリコン／（石英＋シリコン））は重量比で２．５％以上１０％以下である。また、エッジリング１５中の石英及びシリコンに対するシリコンの含有率を変更することでマスク２のエッジ部２ｅにおけるマスクリメインを任意の厚さに調整することができる。
エッジリング１５の内部にシリコンを含有させる代わりに、エッジリング１５の表面にシリコンを露出させた場合について実験を行った。実験の結果、エッジ部２ｅにおけるマスクリメインは十分に回復させることができた。
本実施形態にかかるエッジリング１５では、エッジリング１５の石英中にシリコンを含有させる。これにより、エッジリング１５の石英がゆっくりと消耗することで、エッジリング１５の内部のＳｉが徐々に露出する。これにより、本実施形態に係るエッジリング１５によれば、エッジリング１５の消耗レートを大幅に変化させることなく、一定のＳｉを徐々に露出させ、マスク２のエッジ部２ｅに付着させて保護膜Ｒとすることができる。
なお、本実施形態では、マスク２はＳｉＯ２であったが、これに限られず、タングステンシリコン又はタングステンナイトライドシリコンであってもよい。また、本実施形態では、被エッチング対象膜はシリコン基板１（シリコン）であったが、これに限られず、タングステンシリコン又はタングステンナイトライドシリコンであってもよい。この場合、タングステンシリコン又はタングステンナイトライドシリコンの上にＳｉＯ２のマスク２が形成され、マスク２のエッジ部２ｅには、シリコン、タングステンシリコン、タングステンナイトライドシリコンのエッチング副生物が堆積される。
［効果の一例］
図３は、一実施形態にかかるエッジリング１５を配置した効果の一例を示す。図３（ａ）の横軸は、３００ｍｍウエハの中心を０ｍｍとして直径方向の位置を示し、縦軸は、各位置におけるスパッタレート（ｎｍ／ｍｉｎ）を示す。
また、図３（ｂ）の横軸は、３００ｍｍウエハの中心を０ｍｍとして半径方向の位置を示し、縦軸は、各位置におけるＳｉＯ２のマスク２の残存量（マスクリメイン）を示す。図３（ａ）及び（ｂ）の一実施形態の石英にシリコンが含有されたエッジリング１５及び比較例の石英のエッジリング１１５（図２参照）のそれぞれのプロセス条件を以下に示す。
＜一実施形態：プロセス条件＞
・第１ステップ
圧力 ２０ｍＴ（２．６７Ｐａ）
ＨＦ ３５０（Ｗ）
ＬＦ １５００（Ｗ）
ガス種 ＣＦ４、Ｏ２、Ａｒ
・第２ステップ
圧力 ８０ｍＴ（１０．６７Ｐａ）
ＨＦ ３００（Ｗ）
ＬＦ ４５００（Ｗ）
ガス種 ＨＢｒ、Ｏ２、ＮＦ３
・第３ステップ
圧力 ８０ｍＴ
ＨＦ ３００（Ｗ）
ＬＦ ４５００（Ｗ）
ガス種 ＨＢｒ、Ｏ２、ＮＦ３
・第４ステップ
圧力 ８０ｍＴ
ＨＦ ３００（Ｗ）
ＬＦ ４５００（Ｗ）
ガス種 ＨＢｒ、Ｏ２、ＮＦ３
＜比較例：プロセス条件＞
・第１ステップ
圧力 ２０ｍＴ（２．６７Ｐａ）
ＨＦ ３５０（Ｗ）
ＬＦ １５００（Ｗ）
ガス種 ＣＦ４、Ｏ２、Ａｒ
・第２ステップ
圧力 ８０ｍＴ（１０．６７Ｐａ）
ＨＦ ３００（Ｗ）
ＬＦ ４５００（Ｗ）
ガス種 ＨＢｒ、Ｏ２、ＮＦ３
・第３ステップ
圧力 ８０ｍＴ
ＨＦ ３００（Ｗ）
ＬＦ ４５００（Ｗ）
ガス種 ＨＢｒ、Ｏ２、ＮＦ３
・第４ステップ
圧力 ８０ｍＴ
ＨＦ ３００（Ｗ）
ＬＦ ４５００（Ｗ）
ガス種 ＨＢｒ、Ｏ２、ＮＦ３
図３（ａ）の結果を検証すると、一実施形態の結果（Ｘ軸方向及びＸ軸に垂直なＹ軸方向のスパッタレート）と、比較例の結果（Ｘ軸方向及びＹ軸方向のスパッタレート）の間でスパッタレートはほぼ変わらなかった。よって、ＨＦ及びＬＦの高周波電力の効率及びウエハＷ及びエッジリング１５へのイオンの衝突の物理的状態は変わっていないことを示す。言い換えれば、図３（ｂ）に示すウエハＷのマスクリメインは、化学的変動要素が大きいと言える。
つまり、図３（ｂ）の比較例では、ウエハＷの中心（０ｍｍ）から径方向に約７０ｍｍの間のマスクリメインの変化は小さく、７０ｍｍからウエハＷのエッジ部２ｅ（ウエハＷの中心から約１４０ｍｍ）の間のマスクリメインの変化が大きくなった。ウエハＷの中心から径方向に約７０ｍｍの位置のマスクリメインに対して、ウエハＷの中心から径方向に約１４０ｍｍの位置のマスクリメインは２２μｍ減少した。
これに対して、図３（ｂ）の一実施形態では、ウエハＷの中心から径方向に約７０ｍｍの間のマスクリメインの変化は小さく、７０ｍｍから約１４０ｍｍの間のマスクリメインの変化も比較例の半分であった。つまり、ウエハＷの中心から径方向に約７０ｍｍの位置のマスクリメインに対して、ウエハＷの中心から径方向に約１４０ｍｍの位置のマスクリメインは１１μｍ減少した。本実施形態に係るエッジリング１５からのＳｉの供給により、本実施形態では比較例と比べてマスクリメインのばらつきを半分に改善できた。
以上から、本実施形態のマスク２の残存量は、比較例に対して１１μｍ多く、エッジリング１５に含有させたＳｉがエッチング工程中にマスク２のエッジ部２ｅ上に堆積し、マスク２を保護することが証明された。
なお、上記プロセス条件下、図３（ａ）及び（ｂ）の結果を得るために実行した本実施形態及び比較例のエッチング工程について、図４を参照して簡単に説明する。本実施形態及び比較例のエッチング工程では、まず、第１のガス（ＣＦ４、Ｏ２、Ａｒ）を供給し、ＨＦ及びＬＦの高周波電力を印加してプラズマを生成し、シリコン基板１をマスク２のパターンにエッチングする第１のステップを実行する（Ｓ１０）。
次に、変数ｎに２を設定し（Ｓ１１）、第２のガス（ＨＢｒ、Ｏ２、ＮＦ３）を供給し、ＨＦ及びＬＦの高周波電力を印加してプラズマを生成し、シリコン基板１をマスク２のパターンにエッチングする第ｎ（＝２）のステップを実行する（Ｓ１２）。
次に、変数ｎが予め定められた繰返し回数Ｎ（例えば、３）よりも大きいかを判定する（Ｓ１３）。変数ｎ（＝２）が繰返し回数Ｎ以下であると判定すると、第２のガスの流量をプロセス条件に応じて変更し、変数ｎに１を加算して（Ｓ１４）、Ｓ１２に戻る。
Ｓ１２において、第２のガスからプラズマを生成し、シリコン基板１をマスク２のパターンにエッチングする第ｎ（＝３）のステップを実行する（Ｓ１２）。
Ｓ１２～Ｓ１４の処理は、変数ｎが繰り返し回数Ｎよりも大きくなるまで繰り返され、Ｓ１３において変数ｎが繰り返し回数Ｎよりも大きいと判定されたとき、本処理を終了する。
以上に説明したように、本実施形態のエッジリング１５及びエッジリング１５が配置されたプラズマ処理装置１０によれば、エッジリング１５中の石英及びシリコンに対するシリコンの含有率（＝シリコン／（石英＋シリコン））を重量比で２．５％以上１０％以下とする。これにより、ウエハＷ上のマスク２のエッジ部２ｅの残存量の減少を抑制することができる。この結果、ウエハＷのエッチングの面内均一性を良好にし、エッチング特性を均一にすることができる。
［変形例］
最後に、一実施形態の変形例に係るエッジリング１５又はカバーリング１３の一例について、図５を参照して説明する。図５は、一実施形態の変形例に係るエッジリング１５又はカバーリング１３の一例を示す図である。
上記実施形態では、石英のエッジリング１５に対して全体的にＳｉを含有させた。これに対して、変形例にかかるエッジリング１５では、石英のエッジリング１５に対して局所的にＳｉを含有させる。
図５（ａ）の例では、シリコンは、エッジリング１５の表面から厚さ方向に所定の割合の領域に局所的に含有されている。エッジリング１５は予め定められた所定の厚さだけ消耗すると交換する。よって、本変形例では、エッジリング１５の厚さ方向の例えば上半分又は少なくとも上から２～３割にシリコンを含有させる。これにより、交換前のエッジリング１５からエッジ部２ｅに効果的にシリコンを堆積させ、エッジ部２ｅの残存量の減少を抑制することができる。
また、図５（ｂ）の例では、シリコンは、エッジリング１５の内面から径方向に所定の割合の領域に局所的に含有されている。エッジリング１５から剥がれたシリコンのうち、ウエハＷのエッジ部２ｅに最も近いエッジリングの内側からエッジ部２ｅに付着する確率が高い。よって、本変形例では、エッジリング１５の径方向の内側半分又は少なくとも内側から２～３割にシリコンを含有させる。これにより、ウエハＷ上のマスク２のエッジ部２ｅの残存量の減少を効果的に抑制することができる。
図５（ｃ）に示すように、シリコンは、エッジリング１５の上半分又は少なくとも上から２～３割及びエッジリング１５の径方向の内側半分又は少なくとも内側から２～３割にシリコンを含有させてもよい。
さらに、石英のカバーリング１３について同様のシリコンの含有率（＝シリコン／（石英＋シリコン）を重量比で２．５％以上１０％以下）で形成してもよい。また、カバーリング１３も図５（ａ）～（ｃ）と同様に局所的にシリコンを含有させてもよい。エッジリング１５とカバーリング１３の両方を、同様のシリコンの含有率（＝シリコン／（石英＋シリコン）を重量比で２．５％以上１０％以下）で形成してもよい。
なお、エッジリング１５及びカバーリング１３は、ウエハＷが載置される載置台ＰＤの周囲に、ウエハＷを囲むように設けられた環状部材の一例である。環状部材は、石英及びシリコンに対するシリコンの含有率、つまり、石英及びシリコンの重量に対するシリコンの重量の比率（重量比）が２．５％以上１０％以下の部材である。
本実施形態及び変形例のエッジリング１５又はカバーリング１３を３Ｄプリンタにより作製してもよい。この場合、制御部８０の記憶部に、石英のエッジリング１５又はカバーリング１３にシリコンを所定の含有率で局所的に含有させるための３次元データを格納しておく。ＣＰＵは、記憶部に格納された３次元データに基づき、３Ｄプリンタ用の制御プログラムを実行することで、エッジリング１５の製造を制御してもよい。これによれば、予め設定したエッジリングの上部や内側に、石英に対して局所的にＳｉを所定の含有率で含有させたエッジリング１５を製造することができる。なお、制御部８０の記憶部に、石英のエッジリングに全体的にＳｉを所定の含有率で含有させるための３次元データを格納してもよい。この場合にも、ＣＰＵが３次元データに基づき、記憶部に格納された３Ｄプリンタ用の制御プログラムを実行することで、Ｓｉを全体的に含有したエッジリング１５を製造できる。
今回開示された一実施形態に係る環状部材、プラズマ処理装置及びプラズマエッチング方法は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示の処理装置は、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のどのタイプでも適用可能である。
本明細書では、被処理体の一例としてウエハＷを挙げて説明した。しかし、被処理体は、これに限らず、FPD(Flat Panel Display)に用いられる各種基板、プリント基板等であっても良い。
１ …シリコン基板
２ …マスク
１０…プラズマ処理装置
１２…処理容器
１３…カバーリング
１５…エッジリング
３０…上部電極
３４…天板
４０…ガスソース群
５０…排気装置
６２…第１の高周波電源
６４…第２の高周波電源
７０…電源
８０…制御部
ＰＤ…載置台
ＬＥ…下部電極
ＥＳＣ…静電チャック
ＥＬ…被エッチング層
ＭＫ…マスク
ＤＰ…堆積物

Claims (6)

  1. プラズマ処理装置内にて被処理体が載置される載置台の周囲に、前記被処理体を囲むように設けられる環状部材であって、
    所定の含有率で添加されたシリコンを含有し、シリコンと一体的に形成された石英を有し、石英及びシリコンに対するシリコンの含有率が重量比で２．５％以上１０％以下であり、
    前記添加されたシリコンは、前記環状部材の厚さ方向における全体に対して、内径から外径までであって、前記環状部材の上面から前記環状部材の上面を基準とした深さ方向の２０～５０％の位置までの領域に局所的に含有されている、環状部材。
  2. 前記環状部材は、エッジリング又はカバーリングの少なくともいずれかである、
    請求項１に記載の環状部材。
  3. 前記被処理体に形成された被エッチング対象膜は、シリコン、タングステンシリコン又はタングステンナイトライドシリコンである、
    請求項１又は２に記載の環状部材。
  4. 前記被処理体に形成された被エッチング対象膜の上のマスクは、酸化シリコン、タングステンシリコン又はタングステンナイトライドシリコンである、
    請求項１～３のいずれか一項に記載の環状部材。
  5. 被処理体をプラズマ処理するための処理容器と、
    前記処理容器内に設けられ、前記被処理体が載置される載置台と、
    前記処理容器内にて前記載置台の周囲に前記被処理体を囲むように設けられる環状部材と、を有し、
    前記環状部材は、
    所定の含有率で添加されたシリコンを含有し、シリコンと一体的に形成された石英を有し、石英及びシリコンに対するシリコンの含有率が重量比で２．５％以上１０％以下であり、
    前記添加されたシリコンは、前記環状部材の厚さ方向における全体に対して、内径から外径までであって、前記環状部材の上面から前記環状部材の上面を基準とした深さ方向の２０～５０％の位置までの領域に局所的に含有されている、プラズマ処理装置。
  6. 被処理体に形成されたマスクを用いて、被処理体をプラズマエッチングする方法であって、
    処理容器内にて前記被処理体が載置される載置台と、
    前記処理容器内にて前記載置台の周囲に前記被処理体を囲むように設けられる環状部材と、を有するプラズマ処理装置において実行される方法であり、
    前記環状部材は、
    所定の含有率で添加されたシリコンを含有し、シリコンと一体的に形成された石英と、
    石英及びシリコンに対するシリコンの含有率が重量比で２．５％以上１０％以下であり、
    前記添加されたシリコンは、前記環状部材の厚さ方向における全体に対して、内径から外径までであって、前記環状部材の上面から前記環状部材の上面を基準とした深さ方向の２０～５０％の位置までの領域に局所的に含有され、
    前記環状部材から前記マスクにシリコンを供給する工程を有する、
    プラズマエッチング方法。
JP2018155796A 2018-08-22 2018-08-22 環状部材、プラズマ処理装置及びプラズマエッチング方法 Active JP7138514B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018155796A JP7138514B2 (ja) 2018-08-22 2018-08-22 環状部材、プラズマ処理装置及びプラズマエッチング方法
KR1020190096429A KR102641621B1 (ko) 2018-08-22 2019-08-08 환상 부재, 플라즈마 처리 장치 및 플라즈마 에칭 방법
US16/545,185 US11257662B2 (en) 2018-08-22 2019-08-20 Annular member, plasma processing apparatus and plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018155796A JP7138514B2 (ja) 2018-08-22 2018-08-22 環状部材、プラズマ処理装置及びプラズマエッチング方法

Publications (2)

Publication Number Publication Date
JP2020031137A JP2020031137A (ja) 2020-02-27
JP7138514B2 true JP7138514B2 (ja) 2022-09-16

Family

ID=69586283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018155796A Active JP7138514B2 (ja) 2018-08-22 2018-08-22 環状部材、プラズマ処理装置及びプラズマエッチング方法

Country Status (3)

Country Link
US (1) US11257662B2 (ja)
JP (1) JP7138514B2 (ja)
KR (1) KR102641621B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608957B1 (ko) * 2018-08-27 2023-12-01 삼성전자주식회사 플라즈마 처리 장치
KR102340823B1 (ko) * 2020-07-06 2021-12-20 주식회사 케이제이테크 반도체제조공정 건식식각장치의 SiC 포커스링 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311972A (ja) 2003-03-27 2004-11-04 Matsushita Electric Ind Co Ltd ドライエッチング装置及びドライエッチング方法
JP3166974U (ja) 2009-12-01 2011-03-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマエッチングチャンバ用エッジリング組立体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3166974B2 (ja) 1991-01-11 2001-05-14 キヤノン株式会社 画像処理方法及びそれを適用した画像形成システム
JPH1161448A (ja) * 1997-08-18 1999-03-05 Sony Corp ドライエッチング法
US6022809A (en) * 1998-12-03 2000-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Composite shadow ring for an etch chamber and method of using
US20030106646A1 (en) * 2001-12-11 2003-06-12 Applied Materials, Inc. Plasma chamber insert ring
US20040241995A1 (en) * 2003-03-27 2004-12-02 Matsushita Electric Industrial Co., Ltd. Etching apparatus and etching method
JP2006196804A (ja) * 2005-01-17 2006-07-27 Hitachi High-Technologies Corp プラズマ処理装置用部材及びプラズマ処理装置
KR101124795B1 (ko) * 2008-03-28 2012-03-23 도쿄엘렉트론가부시키가이샤 플라즈마 처리장치, 챔버내 부품 및 챔버내 부품의 수명 검출 방법
JP2013062358A (ja) * 2011-09-13 2013-04-04 Panasonic Corp ドライエッチング装置
CN103964686B (zh) * 2013-01-29 2016-10-26 中微半导体设备(上海)有限公司 一种用于等离子处理腔室的石英组件及等离子体处理设备
US20150001180A1 (en) * 2013-06-28 2015-01-01 Applied Materials, Inc. Process kit for edge critical dimension uniformity control
JP2015050376A (ja) * 2013-09-03 2015-03-16 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP6486092B2 (ja) * 2014-12-11 2019-03-20 東京エレクトロン株式会社 プラズマエッチング方法
JP2016136606A (ja) * 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP6552346B2 (ja) 2015-09-04 2019-07-31 東京エレクトロン株式会社 基板処理装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311972A (ja) 2003-03-27 2004-11-04 Matsushita Electric Ind Co Ltd ドライエッチング装置及びドライエッチング方法
JP3166974U (ja) 2009-12-01 2011-03-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ プラズマエッチングチャンバ用エッジリング組立体

Also Published As

Publication number Publication date
KR102641621B1 (ko) 2024-02-27
JP2020031137A (ja) 2020-02-27
KR20200022337A (ko) 2020-03-03
US11257662B2 (en) 2022-02-22
US20200066496A1 (en) 2020-02-27

Similar Documents

Publication Publication Date Title
EP2911187A1 (en) Etching method
JP6211947B2 (ja) 半導体装置の製造方法
JP6230898B2 (ja) エッチング方法
US9685305B2 (en) Plasma processing apparatus and plasma processing method
JP6382055B2 (ja) 被処理体を処理する方法
JP6438831B2 (ja) 有機膜をエッチングする方法
CN100517563C (zh) 等离子体处理装置和等离子体处理方法
KR102309936B1 (ko) 피처리체를 처리하는 방법
JP2017011127A (ja) エッチング方法
JP6283532B2 (ja) 静電チャックの製造方法
JP6578145B2 (ja) エッチング方法
KR102428552B1 (ko) 플라즈마 처리 방법
US10580655B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
US20150099366A1 (en) Plasma etching method
KR20210102075A (ko) 거치대, 플라즈마 처리 장치 및 클리닝 처리 방법
JP7138514B2 (ja) 環状部材、プラズマ処理装置及びプラズマエッチング方法
TW201630068A (zh) 電漿蝕刻方法
US10957515B2 (en) Plasma processing method and plasma processing apparatus
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
JP6374781B2 (ja) プラズマ処理方法
JP7203531B2 (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220906

R150 Certificate of patent or registration of utility model

Ref document number: 7138514

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150