CN105226028B - Eeprom的制备方法 - Google Patents
Eeprom的制备方法 Download PDFInfo
- Publication number
- CN105226028B CN105226028B CN201510695208.4A CN201510695208A CN105226028B CN 105226028 B CN105226028 B CN 105226028B CN 201510695208 A CN201510695208 A CN 201510695208A CN 105226028 B CN105226028 B CN 105226028B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- eeprom
- preparation
- normally opened
- bit architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000003860 storage Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 1
- 238000012423 maintenance Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提出了一种EEPROM的制备方法，在形成存储比特结构和常开比特结构之后，对其中需要置于常开比特结构进行离子注入，离子注入于常开比特结构下方衬底的表面，可以降低阈值电压，提高电流，在EEPROM工作时有利于数据的存储和维持，提高器件的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种EEPROM的制备方法。
背景技术
电可擦可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-OnlyMemory)，EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，Random Access Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。
请参考图1，图1为现有技术中EEPROM的结构示意图，包括衬底10、源漏极11、栅氧化层20、比特结构(Bit)、字线50、介质层60及侧墙结构40，其中，所述源漏极11形成在所述衬底10内，所述栅氧化层20形成在所述衬底10上，所述比特结构、字线50、介质层60及侧墙结构40均形成在所述栅氧化层20上，所述比特结构位于所述字线50的两侧(称为镜像比特结构，mirror bits)，并由上述介质层60隔离开，所述侧墙结构40位于所述比特结构远离所述字线50的一侧，其中，所述比特结构包括浮栅31、栅间介质层32及控制栅33。
如图1所示，目前90nm的EEPROM只使用mirror bits的其中一个比特结构，另外一个比特结构不使用，处以擦除(erased)的低阻态，从而能够提高电流，有利于数据的存储和维持。然而，这样可能存在的风险，即不使用的比特结构如果在EEPROM使用过程中出现问题，并呈现高阻态，将导致整个器件区(cell)失效。
发明内容
本发明的目的在于提供一种EEPROM的制备方法，能够降低不使用的比特结构的电阻，避免其呈现高阻态，提高器件的性能。
为了实现上述目的，本发明提出了一种EEPROM的制备方法，包括步骤：
提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；
对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。
进一步的，在所述的EEPROM的制备方法中，注入的离子为V族元素。
进一步的，在所述的EEPROM的制备方法中，采用预定夹角进行离子注入。
进一步的，在所述的EEPROM的制备方法中，所述夹角需影响不到存储比特结构，为30°至60°之间。
进一步的，在所述的EEPROM的制备方法中，在进行离子注入时，采用光罩遮挡住所述存储比特结构。
进一步的，在所述的EEPROM的制备方法中，所述存储比特结构和常开比特结构包括浮栅、栅间介质层及控制栅，其中所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成于所述栅介质层表面。
进一步的，在所述的EEPROM的制备方法中，所述浮栅和控制栅的材质均为多晶硅，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。
进一步的，在所述的EEPROM的制备方法中，所述栅介质层为氧化硅。
进一步的，在所述的EEPROM的制备方法中，所述介质层为氧化硅或氮化硅。
进一步的，在所述的EEPROM的制备方法中，所述字线为多晶硅。
与现有技术相比，本发明的有益效果主要体现在：在形成存储比特结构和常开比特结构之后，对其中需要置于常开比特结构进行离子注入，离子注入于常开比特结构下方衬底的表面，可以降低阈值电压，提高电流，在EEPROM工作时有利于数据的存储和维持，提高器件的性能。
附图说明
图1为现有技术中EEPROM的结构示意图；
图2为本发明一实施例中EEPROM的制备方法的流程图；
图3为本发明一实施例中制备EEPROM时的结构示意图。
具体实施方式
下面将结合示意图对本发明的EEPROM的制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种EEPROM的制备方法，包括步骤：
S100：提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；
S200：对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。
具体的，请参考图3，在所述衬底100上形成有字线400、存储比特结构和常开比特结构300、介质层500、栅介质层200及源漏极110，所述源漏极110形成在所述衬底100内，所述栅介质层200形成在所述衬底100上，所述字线400、存储比特结构和常开比特结构300及介质层500均形成在所述栅介质层200上，所述存储比特结构和常开比特结构300位于所述字线400的两侧，并由所述介质层500隔离开。
其中，存储比特结构和常开比特结构300包括浮栅、栅间介质层及控制栅，其中所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成于所述栅介质层200表面。
所述浮栅和控制栅的材质均为多晶硅，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合或者是其他介质层。
在进行离子注入时，采用光罩600遮挡住所述存储比特结构和常开比特结构300中除了需要处于低阻态的其他比特结构，如遮挡住存储比特结构，如图3所示，这样可以避免影响其他比特结构的正常使用。
优选的，采用预定夹角进行离子注入(如图3箭头所示)，所述离子注入的夹角不能影响存储比特结构，通常选择为30°至60°之间，例如是45°，从而能够避免垂直注入出现对准困难的情形，并且采用预定夹角进行离子注入还能够便于离子注入工艺的实现，由于需要对浮栅、栅介质层200以及衬底100的界面处进行离子注入才能够降低接触电阻，因此，斜向注入也能够使离子更容易注入至界面处。
在本实施例中，注入的离子为V族元素，例如P元素，从而能够降低界面处进行离子注入可以降低阈值电压(Vt)，进而提高器件电流，有利于器件的性能提高。
通常，所述栅介质层200为氧化硅，所述字线400为多晶硅，所述介质层500为氧化硅或氮化硅。在进行离子注入之后，可以继续余下的工艺完成EEPROM，例如侧墙结构的形成及字线的形成等，其余均为本领域技术人员所熟知的工艺步骤，在此不作赘述。
综上，在本发明实施例提供的EEPROM的制备方法中，在形成存储比特结构和常开比特结构之后，对其中需要置于常开比特结构进行离子注入，离子注入于常开比特结构下方衬底的表面，可以降低阈值电压，提高电流，在EEPROM工作时有利于数据的存储和维持，提高器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种EEPROM的制备方法，其特征在于，包括步骤：
提供衬底，在所述衬底上形成有字线、存储比特结构、常开比特结构、介质层、栅介质层及源漏极，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构位于所述字线的两侧，并由所述介质层隔离开；
对所述常开比特结构进行离子注入处理，离子注入于常开比特结构下方衬底的表面，降低阈值电压。
2.如权利要求1所述的EEPROM的制备方法，其特征在于，注入的离子为V族元素。
3.如权利要求1所述的EEPROM的制备方法，其特征在于，采用预定夹角进行离子注入。
4.如权利要求3所述的EEPROM的制备方法，其特征在于，所述夹角需影响不到存储比特结构，为30°至60°之间。
5.如权利要求1所述的EEPROM的制备方法，其特征在于，在进行离子注入时，采用光罩遮挡住所述存储比特结构。
6.如权利要求1所述的EEPROM的制备方法，其特征在于，所述存储比特结构和常开比特结构包括浮栅、栅间介质层及控制栅，其中所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成于所述栅介质层表面。
7.如权利要求6所述的EEPROM的制备方法，其特征在于，所述浮栅和控制栅的材质均为多晶硅，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。
8.如权利要求1所述的EEPROM的制备方法，其特征在于，所述栅介质层为氧化硅。
9.如权利要求1所述的EEPROM的制备方法，其特征在于，所述介质层为氧化硅或氮化硅。
10.如权利要求1所述的EEPROM的制备方法，其特征在于，所述字线为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510695208.4A CN105226028B (zh) | 2015-10-22 | 2015-10-22 | Eeprom的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510695208.4A CN105226028B (zh) | 2015-10-22 | 2015-10-22 | Eeprom的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226028A CN105226028A (zh) | 2016-01-06 |
| CN105226028B true CN105226028B (zh) | 2018-06-29 |
Family
ID=54994888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510695208.4A Active CN105226028B (zh) | 2015-10-22 | 2015-10-22 | Eeprom的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226028B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425516A (zh) * | 2006-11-03 | 2009-05-06 | 台湾积体电路制造股份有限公司 | 分裂式栅极存储单元 |
| CN102299063A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103413786A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 存储单元及其形成方法、存储单元的驱动方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9040375B2 (en) * | 2013-01-28 | 2015-05-26 | Infineon Technologies Dresden Gmbh | Method for processing a carrier, method for fabricating a charge storage memory cell, method for processing a chip, and method for electrically contacting a spacer structure |
-
2015
- 2015-10-22 CN CN201510695208.4A patent/CN105226028B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101425516A (zh) * | 2006-11-03 | 2009-05-06 | 台湾积体电路制造股份有限公司 | 分裂式栅极存储单元 |
| CN102299063A (zh) * | 2010-06-23 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103413786A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 存储单元及其形成方法、存储单元的驱动方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226028A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3962769B2 (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
| US7279740B2 (en) | Band-engineered multi-gated non-volatile memory device with enhanced attributes | |
| CN103811496B (zh) | 用于具有提高编程效率的非易失性存储单元的方法和装置 | |
| TW200522079A (en) | Nonvolatile memory and method of making same | |
| KR20080066090A (ko) | 공진 터널 장벽을 갖는 개선된 멀티-비트 비휘발성 메모리장치 | |
| US9406685B2 (en) | Flash memory unit and memory array, and programming, erasing and reading method thereof | |
| TW200307947A (en) | Stepped pre-erase voltages for mirrorbit erase | |
| US9825186B2 (en) | Read performance of a non-volatile memory device, in particular a non-volatile memory device with buried selection transistor | |
| JP2009076680A (ja) | 不揮発性半導体記憶装置及びその動作方法 | |
| JP2005184029A (ja) | 不揮発性記憶素子及び半導体集積回路装置 | |
| US10790293B2 (en) | Compact non-volatile memory device of the type with charge trapping in a dielectric interface | |
| JP2010040125A (ja) | 不揮発性半導体記憶装置の消去方法 | |
| EP2706571A2 (en) | One-time programmable memory cell | |
| CN105226028B (zh) | Eeprom的制备方法 | |
| JP2007142448A (ja) | 不揮発性半導体記憶装置およびその書込方法 | |
| KR20070104685A (ko) | 스플릿 게이트 멀티-비트 메모리 셀 | |
| JP2005184028A (ja) | 不揮発性記憶素子 | |
| CN107994019B (zh) | P型沟道sonos闪存单元的操作方法 | |
| CN108198818B (zh) | Sonos闪存单元及其操作方法 | |
| US7936607B2 (en) | Non-volatile memory | |
| KR20100013956A (ko) | 플래시 메모리 소자 및 이의 프로그램 방법 | |
| CN105355628B (zh) | Eeprom结构及其制备方法 | |
| TWI576846B (zh) | 快閃記憶體的資料寫入方法與其控制裝置 | |
| JP2003152115A (ja) | 嵌入式フラッシュメモリ構造及び操作方法 | |
| TWI566249B (zh) | 快閃記憶體的資料寫入方法與其控制裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |