CN105355628B - Eeprom结构及其制备方法 - Google Patents

Eeprom结构及其制备方法 Download PDF

Info

Publication number
CN105355628B
CN105355628B CN201510695094.3A CN201510695094A CN105355628B CN 105355628 B CN105355628 B CN 105355628B CN 201510695094 A CN201510695094 A CN 201510695094A CN 105355628 B CN105355628 B CN 105355628B
Authority
CN
China
Prior art keywords
dielectric layer
eeprom
floating boom
grid
normally opened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510695094.3A
Other languages
English (en)
Other versions
CN105355628A (zh
Inventor
高超
江红
李冰寒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510695094.3A priority Critical patent/CN105355628B/zh
Publication of CN105355628A publication Critical patent/CN105355628A/zh
Application granted granted Critical
Publication of CN105355628B publication Critical patent/CN105355628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提出了一种EEPROM结构及其制备方法，将常开比特结构处的浮栅与控制栅短接，在对EEPROM进行读取时可以通过控制栅直接施加电压开启常开比特结构的通道，提高电流，在EEPROM工作时有利于数据的存储和维持，并能提高器件的性能。

Description

EEPROM结构及其制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种EEPROM结构及其制备方法。
背景技术
电可擦可编程只读存储器(EEPROM，Electrically Erasable ProgrammableRead-Only Memory)是一种以字节(Byte)为最小修改单位、可以通过电子方式多次复写的半导体存储设备。相比可擦可编程只读存储器(EPROM，Erasable Programmable Read-OnlyMemory)，EEPROM不需要用紫外线照射，也不需取下，就可以用特定的电压，来抹除芯片上的信息，以便写入新的数据。由于EEPROM的优秀性能以及在线上操作的便利，它被广泛用于需要经常擦除的BIOS芯片以及闪存芯片，并逐步替代部分有断电保留需要的随机存取存储器(RAM，RandomAccess Memory)芯片，甚至取代部分的硬盘功能，与高速RAM成为二十一世纪最常用且发展最快的两种存储技术。
请参考图1，图1为现有技术中EEPROM的结构示意图，包括衬底10、源漏极11、栅氧化层20、比特结构(Bit)、字线50、介质层60及侧墙结构40，其中，所述源漏极11形成在所述衬底10内，所述栅氧化层20形成在所述衬底10上，所述比特结构、字线50、介质层60及侧墙结构40均形成在所述栅氧化层20上，所述比特结构位于所述字线50的两侧(称为镜像比特结构，mirror bits)，并由上述介质层60隔离开，所述侧墙结构40位于所述比特结构远离所述字线50的一侧，其中，所述比特结构包括浮栅31、栅间介质层32及控制栅33。
如图1所示，目前90nm的EEPROM只使用mirror bits的其中一个比特结构，另外一个比特结构不使用，处以擦除(erased)的低阻态，从而能够提高电流，有利于数据的存储和维持。然而，这样可能存在的风险，即不使用的比特结构如果在EEPROM使用过程中出现问题，并呈现高阻态，将导致整个器件区(cell)失效。
发明内容
本发明的目的在于提供一种EEPROM结构及其制备方法，能够直接在常开的比特结构中的浮栅上施加电压，提高器件的性能。
为了实现上述目的，本发明提出了一种EEPROM结构，包括步骤：
衬底、源漏极、栅介质层、存储比特结构、常开比特结构、字线及介质层，其中，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构分别位于所述字线的两侧，并由所述介质层隔离开；所述常开比特结构包括浮栅及控制栅，所述控制栅形成在所述浮栅的表面，所述浮栅形成在所述栅介质层的表面。
进一步的，在所述的EEPROM结构中，所述存储比特结构包括浮栅、栅间介质层及控制栅，所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成在所述栅介质层的表面。
进一步的，在所述的EEPROM结构中，所述浮栅及控制栅的材质为多晶硅。
进一步的，在所述的EEPROM结构中，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。
进一步的，在所述的EEPROM结构中，所述栅介质层为氧化硅。
进一步的，在所述的EEPROM结构中，所述介质层为氧化硅或氮化硅。
进一步的，在所述的EEPROM结构中，所述字线的材质为多晶硅。
本发明还提出了一种EEPROM的制备方法，用于制备如上文所述的EEPROM结构，包括步骤：
提供衬底，所述衬底内形成有源漏极，表面形成有栅介质层；
在所述栅介质层表面形成浮栅；
在所述浮栅表面形成栅间介质层；
刻蚀去除常开比特结构处的栅间介质层，保留位于存储比特结构处的栅间介质层；
在所述常开比特结构处的浮栅上形成控制栅，在所述存储比特结构处的栅间介质层上形成控制栅。
进一步的，在所述的EEPROM的制备方法中，形成介质层和字线，所述字线形成于所述存储比特结构及常开比特结构之间，并由所述介质层隔离开。
与现有技术相比，本发明的有益效果主要体现在：将常开比特结构处的浮栅与控制栅短接，在对EEPROM进行读取时可以通过控制栅直接施加电压开启常开比特结构的通道，提高电流，在EEPROM工作时有利于数据的存储和维持，并能提高器件的性能。
附图说明
图1为现有技术中EEPROM的结构示意图；
图2为本发明一实施例中制备EEPROM的结构示意图；
图3为本发明一实施例中EEPROM的制备方法的流程图。
具体实施方式
下面将结合示意图对本发明的EEPROM结构及其制备方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图2，在本实施例中，提出了一种EEPROM结构，包括步骤：
衬底100、源漏极110、栅介质层200、存储比特结构320、常开比特结构310、字线400及介质层500，其中，所述源漏极110形成在所述衬底100内，所述栅介质层200形成在所述衬底100上，所述字线400、存储比特结构320、常开比特结构310及介质层500均形成在所述栅介质层200上，所述存储比特结构320和常开比特结构310分别位于所述字线400的两侧，并由所述介质层500隔离开；所述常开比特结构320包括浮栅330及控制栅350，所述控制栅350形成在所述浮栅330的表面，所述浮栅330形成在所述栅介质层200的表面。
其中，所述存储比特结构320包括浮栅330、栅间介质层340及控制栅350，所述栅间介质层340位于所述浮栅330和控制栅350之间，所述浮栅330形成在所述栅介质层350的表面。
所述浮栅330及控制栅350的材质为多晶硅。所述栅间介质层340材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅(ONO)组合等常规介质层均可。所述栅介质层200为氧化硅。所述介质层500为氧化硅或氮化硅。所述字线400的材质为多晶硅。
请参考图3，在本实施例的另一方面，还提出了一种EEPROM的制备方法，用于制备如上文所述的EEPROM结构，包括步骤：
S100：提供衬底，所述衬底内形成有源漏极，表面形成有栅介质层；
S200：在所述栅介质层表面形成浮栅；
S300：在所述浮栅表面形成栅间介质层；
S400：刻蚀去除常开比特结构处的栅间介质层，保留位于存储比特结构处的栅间介质层；
S500：在所述常开比特结构处的浮栅上形成控制栅，在所述存储比特结构处的栅间介质层上形成控制栅。
具体的，在步骤S300形成栅间介质层330后，由于栅间介质层330会位于常开比特结构310及存储比特结构320处，因此，此时涂覆光阻形成图案化的光阻，遮挡住存储比特结构320处的栅间介质层330，使常开比特结构310处的栅间介质层330暴露出，从而对其进行刻蚀，刻蚀工艺及刻蚀方式均可以根据本领域技术人员的惯用技术段及公知常识进行选择，在此不作赘述。
刻蚀完常开比特结构310处的栅间介质层340后，再形成控制栅350即可，由于常开比特结构310处的栅间介质层330被刻蚀去除，暴露出了浮栅330，因此，常开比特结构310处的控制栅350会直接形成在浮栅330上，与其短接。这样在施加电压至控制栅350电压便会直接施加至浮栅330上，与现有技术中控制栅350与浮栅330直接由介质层隔离开不同，电压无需进行耦合施加在浮栅330上，从而能够快速的打开常开比特结构310处的通道，提高电流。
接着，形成介质层500和字线400，所述字线400形成于所述存储比特结构320及常开比特结构310之间，并由所述介质层500隔离开。介质层500和字线400的形成工艺与现有技术相同，在此不作赘述。
综上，在本发明实施例提供的EEPROM结构及其制备方法中，将常开比特结构处的浮栅与控制栅短接，在对EEPROM进行读取时可以通过控制栅直接施加电压开启常开比特结构的通道，提高电流，在EEPROM工作时有利于数据的存储和维持，并能提高器件的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (9)

1.一种EEPROM结构，其特征在于，包括步骤：
衬底、源漏极、栅介质层、存储比特结构、常开比特结构、字线及介质层，其中，所述源漏极形成在所述衬底内，所述栅介质层形成在所述衬底上，所述字线、存储比特结构、常开比特结构及介质层均形成在所述栅介质层上，所述存储比特结构和常开比特结构分别位于所述字线的两侧，并由所述介质层隔离开；所述常开比特结构包括浮栅及控制栅，所述控制栅直接形成在所述浮栅的表面，以使施加至控制栅的电压直接施加至浮栅，所述浮栅形成在所述栅介质层的表面。
2.如权利要求1所述的EEPROM结构，其特征在于，所述存储比特结构包括浮栅、栅间介质层及控制栅，所述栅间介质层位于所述浮栅和控制栅之间，所述浮栅形成在所述栅介质层的表面。
3.如权利要求1或2所述的EEPROM结构，其特征在于，所述浮栅及控制栅的材质为多晶硅。
4.如权利要求2所述的EEPROM结构，其特征在于，所述栅间介质层材质为低k值介质层、氧化硅、氮化硅或氧化硅-氮化硅-氧化硅组合。
5.如权利要求1所述的EEPROM结构，其特征在于，所述栅介质层为氧化硅。
6.如权利要求1所述的EEPROM结构，其特征在于，所述介质层为氧化硅或氮化硅。
7.如权利要求1所述的EEPROM结构，其特征在于，所述字线的材质为多晶硅。
8.一种EEPROM的制备方法，用于制备如权利要求1至7所述的EEPROM结构，其特征在于，包括步骤：
提供衬底，所述衬底内形成有源漏极，表面形成有栅介质层；
在所述栅介质层表面形成浮栅；
在所述浮栅表面形成栅间介质层；
刻蚀去除常开比特结构处的栅间介质层，保留位于存储比特结构处的栅间介质层；
在所述常开比特结构处的浮栅上形成控制栅，在所述存储比特结构处的栅间介质层上形成控制栅。
9.如权利要求8所述的EEPROM的制备方法，其特征在于，形成介质层和字线，所述字线形成于所述存储比特结构及常开比特结构之间，并由所述介质层隔离开。
CN201510695094.3A 2015-10-22 2015-10-22 Eeprom结构及其制备方法 Active CN105355628B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510695094.3A CN105355628B (zh) 2015-10-22 2015-10-22 Eeprom结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510695094.3A CN105355628B (zh) 2015-10-22 2015-10-22 Eeprom结构及其制备方法

Publications (2)

Publication Number Publication Date
CN105355628A CN105355628A (zh) 2016-02-24
CN105355628B true CN105355628B (zh) 2018-05-04

Family

ID=55331565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510695094.3A Active CN105355628B (zh) 2015-10-22 2015-10-22 Eeprom结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105355628B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423311A (en) * 2003-03-28 2004-11-01 Mosel Vitelic Inc Nonvolatile memory with pedestals
JP2013069895A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体記憶装置およびその製造方法
CN103972178A (zh) * 2013-01-28 2014-08-06 英飞凌科技德累斯顿有限责任公司 用于加工载体的方法和用于制作电荷储存存储基元的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5275283B2 (ja) * 2010-03-30 2013-08-28 株式会社東芝 不揮発性半導体記憶装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423311A (en) * 2003-03-28 2004-11-01 Mosel Vitelic Inc Nonvolatile memory with pedestals
JP2013069895A (ja) * 2011-09-22 2013-04-18 Toshiba Corp 半導体記憶装置およびその製造方法
CN103972178A (zh) * 2013-01-28 2014-08-06 英飞凌科技德累斯顿有限责任公司 用于加工载体的方法和用于制作电荷储存存储基元的方法

Also Published As

Publication number Publication date
CN105355628A (zh) 2016-02-24

Similar Documents

Publication Publication Date Title
JP4034672B2 (ja) 単層多結晶シリコンによってなる電気的に消去可能なプログラマブル読み出し専用メモリ
US20060104116A1 (en) Method of operating a flash memory device
TW201438013A (zh) 非揮發性半導體記憶裝置、記憶體控制器及記憶體系統
JP2007294861A (ja) 単層ポリシリコン不揮発性メモリーセルの動作方法
JP2005354074A (ja) 不揮発性メモリ素子及びその駆動方法
CN108091659B (zh) 分栅闪存单元及其制备方法
JPH03214778A (ja) 半導体記憶装置の動作方法
JP5801030B2 (ja) 浮遊ゲートメモリデバイスと製造
JP2004319065A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
US9455322B1 (en) Flash cell and forming process thereof
US7405972B1 (en) Non-volatile memory array
JP5027413B2 (ja) 不揮発性メモリ装置ならびにそのプログラム方法および読取り方法
CN105355628B (zh) Eeprom结构及其制备方法
US20060040447A1 (en) NAND memory arrays and methods
JP2010157733A (ja) 半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法
JP4290288B2 (ja) 不揮発性半導体記憶装置
CN105226028B (zh) Eeprom的制备方法
JP4749714B2 (ja) 不揮発性セルを備えたｅｐｒｏｍ
CN103066025B (zh) 分离栅闪存之顶部源线耦合的方法
JP2004055081A (ja) 不揮発性半導体記憶装置
CN102148200B (zh) 形成存储器有源层图案的方法
JP2001189086A (ja) フラッシュメモリ素子の消去方法
US6288946B1 (en) Method of erasing a flash memory device
JPS593000B2 (ja) 半導体メモリ装置におけるデ−タ保護回路
CN105140230B (zh) 解决分栅快闪存储器编程串扰失效的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant