JP2010157733A - 半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法 - Google Patents

半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法 Download PDF

Info

Publication number
JP2010157733A
JP2010157733A JP2009294485A JP2009294485A JP2010157733A JP 2010157733 A JP2010157733 A JP 2010157733A JP 2009294485 A JP2009294485 A JP 2009294485A JP 2009294485 A JP2009294485 A JP 2009294485A JP 2010157733 A JP2010157733 A JP 2010157733A
Authority
JP
Japan
Prior art keywords
memory cell
floating gate
semiconductor memory
contact
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009294485A
Other languages
English (en)
Inventor
Jin-Hyo Jung
鄭眞考
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2010157733A publication Critical patent/JP2010157733A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/60—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the control gate being a doped region, e.g. single-poly memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/02—Structural aspects of erasable programmable read-only memories
    • G11C2216/10—Floating gate memory cells with a single polysilicon layer

Abstract

【課題】単一ポリＥＥＰＲＯＭセルをスタックゲートポリＥＥＰＲＯＭセルの水準にスケーリングできる半導体メモリセルを提供する。
【解決手段】単一ポリＥＥＰＲＯＭセルは、フローティングゲートＦＧ上にカップリングのためのコンタクトを形成させ、コンタクトはコントロールゲートＣＧラインによりワードライン用ポリシリコンＷＬの方向に連結される。このコンタクトとフローティングゲート用ポリシリコンＦＧとの間にカップリングのための誘電膜１０２を形成してフローティングゲート用ポリシリコンＦＧとコンタクトを通じてカップリングを実施する。また、この半導体メモリセルで、プログラム、消去、読み出しが可能なように動作させる。
【選択図】図３

Description

本発明は半導体メモリセルに関し、特に、単一ポリＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ-Ｏｎｌｙ Ｍｅｍｏｒｙ）セル構造でシリコン基板が負電位にバイアスされている回路に用いるのに適した半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法に関する。
従来の代表的な単一ポリＥＥＰＲＯＭセル構造について詳察すれば、以下の通りである。
まず、図１Ａは“ｃｈａｎｎｅｌ ｈｏｔ ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ”方式でプログラムする方式を示すものであって、Ｎ-ウェルに印加されたプログラム電圧（Ｐｒｏｇｒａｍ ｖｏｌｔａｇｅ）+Ｖｐによりフローティングゲートに特定電圧が誘起され（フローティングゲートに誘起される電圧はカップリング比により定められる）、フローティングゲートに誘起された特定電圧によりＮＭＯＳのチャネル領域を反転させるようになる。
そして、ＮＭＯＳのドレイン領域に特定電圧ＶＤＳを印加すれば、ドレインからソース側へ電流が流れるようになり、ドレイン接合領域付近で発生する“ｃｈａｎｎｅｌ ｈｏｔ ｅｌｅｃｔｒｏｎ”がフローティングゲートに注入されることで、図１Ｂのように、ＮＭＯＳ素子の閾値電圧が高くなる。
図１Ｃは、従来のＦ／Ｎ（Ｆｏｗｅｒ-Ｎｏｒｄｈｅｉｍ）トンネリング方式で消去する方式を示すものであって、Ｎ-ウェルは接地させ、ＮＭＯＳ領域のソース／ドレインに消去電圧+Ｖｅを印加する。
Ｎ-ウェルに印加された接地電圧によりフローティングゲートにはほぼ接地電圧に近い電位が誘起され、ＮＭＯＳ領域のソース／ドレインに印加された消去電圧＋Ｖｅにより電場がＮＭＯＳソース／ドレインからフローティングゲート側へ強くかかるようになる。
前記のように印加された電場によりフローティングゲートに存在する電子がＦ／Ｎトンネリングしてソース／ドレイン領域に抜けることにより、ＮＭＯＳ素子の閾値電圧が低くなる。
図１Ｄは、従来のＥＥＰＲＯＭの読み出し方式を示すものであって、Ｎ-ウェルには読み出し電圧（ｒｅａｄｉｎｇ ｖｏｌｔａｇｅ）+Ｖｒを印加し、これにより、フローティングゲートには特定電圧が誘起され、ＮＭＯＳ素子のドレインには読み出しのためのポジティブドレイン電圧を印加し、ソースは接地させるようになる。
しかしながら、フローティングゲートに電子が注入されているプログラミング状態でＮＭＯＳ素子の閾値電圧が相対的に非常に高い状態であれば、フローティングゲートに誘起された特定電圧でもＮＭＯＳ素子をターンオンさせることができないため、電流が流れなくなり、フローティングゲートに電子がない消去状態であれば、ＮＭＯＳ素子の閾値電圧が非常に低い状態でフローティングゲートに誘起された特定電圧でもＮＭＯＳ素子をターンオンさせることができるため、電流が流れるようになる。
韓国特許公開第２００３−００４９７８２号
前述したように、従来の単一ポリＥＥＰＲＯＭセルの場合、プログラム／消去／読み出し動作のためにフローティングゲートに特定電位を誘起させるためにＮ-ウェルを形成させなければならないため、単位セルの面積が非常に大きくて高密度を有するＥＥＰＲＯＭを実現し難い。
そこで、本発明は上記事情に鑑みてなされたものであって、その目的は、単一ポリ（ｓｉｎｇｌｅ ｐｏｌｙ.ＥＥＰＲＯＭ ｃｅｌｌ）構造で、フローティングゲート用ポリシリコン（ｆｌｏａｔｉｎｇ ｇａｔｅ ｐｏｌｙ.）上にカップリングのためのコンタクトを形成させ、このコンタクトとフローティングゲート用ポリシリコンとの間にカップリングのための誘電膜を形成してフローティングゲート用ポリシリコンとコンタクトを通じてカップリングを実施することで、ポリＥＥＰＲＯＭセルをスタックゲート（ｓｔａｃｋ ｇａｔｅ）ポリＥＥＰＲＯＭセルの水準にスケーリングできる技術的方案を模索することにある。
また、本発明の他の目的は、コンタクトとフローティングゲート用ポリシリコンとの間にカップリングのための誘電膜が形成されたフローティングゲート用ポリシリコンを含む半導体メモリセルで、プログラム、消去、読み出しが可能なように動作させる技術的方案を模索することにある。
本発明の課題を解決するための一態様によれば、Ｎ-ウェル領域を有する半導体基板を用意する過程と、前記Ｎ-ウェル領域を有する前記半導体基板の上部にフローティングゲート用ポリシリコンを形成する過程と、前記フローティングゲート用ポリシリコンの上部にコンタクトを形成する過程と、前記コンタクトと前記フローティングゲート用ポリシリコンとの間に誘電体を形成する過程とを含む半導体メモリセルの製造方法を提供する。
本発明の課題を解決するための他の態様によれば、Ｎ-ウェル領域を有する半導体基板と、前記半導体基板上のコントロールゲートラインと、前記半導体基板の上部に形成されるフローティングゲート用ポリシリコンと、前記コントロールゲートラインと連結されるように前記フローティングゲート用ポリシリコンの上部に形成されるコンタクトと、前記コンタクトと前記フローティングゲート用ポリシリコンとの間に形成される誘電体とを含む半導体メモリセルを提供する。
本発明の課題を解決するための更に他の態様によれば、Ｎ-ウェル領域を有する半導体基板の上部とビットラインの下部に形成されるフローティングゲートと、前記フローティングゲートの下部に形成されるワードラインと、前記ワードラインの下部に形成される共通ソースと、前記フローティングゲートの上部と誘電体を通じてコンタクトで連結されるコントロールゲートを含む半導体メモリセルの動作方法であって、前記共通ソースと前記Ｎ-ウェル領域に既に設定されているプログラミング電圧を印加し、前記コントロールゲートを接地又はフローティングさせ、前記ワードライン及びビットラインを接地させて前記半導体メモリセルをプログラミング動作させる過程と、前記ワードラインをフローティング又は接地させ、前記コントロールゲートに既に設定されている消去電圧を印加し、前記Ｎ-ウェル、ビットライン及び共通ソースを接地させて前記半導体メモリセルを消去動作させる過程と、前記コントロールゲートを接地又はフローティングさせ、前記Ｎ-ウェルと共通ソースに既に設定されている読み出し電圧を印加し、前記ワードラインを接地させ、前記ビットラインに既に設定されているドレイン電圧を印加して前記半導体メモリセルを読み出し動作させる過程とを含む半導体メモリセルの動作方法を提供する。
本発明によれば、フローティングゲート上にカップリングのためのコンタクトを形成し、このコンタクトとフローティングゲートとの間にカップリングのための誘電膜を形成して単一ポリＥＥＰＲＯＭセルの大きさをスタックゲートポリＥＥＰＲＯＭセルの大きさと類似する水準までスケーリングすることで、高密度の単一ポリＥＥＰＲＯＭセルアレイを実現できるという効果を奏する。
従来のＥＥＰＲＯＭにおけるプログラミング方式を説明する図である。 従来のＮＭＯＳ素子の閾値電圧の変化を示すグラフである。 従来のＥＥＰＲＯＭにおける消去方式を説明する図である。 従来のＥＥＰＲＯＭにおける読み出し方式を説明する図である。 本実施形態に適用される単一ポリＥＥＰＲＯＭセルアレイを示す平面図である。 図２の単一ポリＥＥＰＲＯＭセルアレイのＡ方向、Ｂ方向、Ｃ方向の断面をそれぞれ示す図である。 本実施形態によって単一ポリＥＥＰＲＯＭのプログラミング方式を説明する図である。 本実施形態によって単一ポリＥＥＰＲＯＭの消去方式を説明する図である。 本実施形態によって単一ポリＥＥＰＲＯＭの読み出し方式を説明する図である。 本実施形態に適用される単一ポリＥＥＰＲＯＭのＮＯＲフラッシュタイプアレイを示す図である。 図７のＮＯＲフラッシュタイプアレイのバイアス条件を示すテーブルである。
本発明は、単一ポリＥＥＰＲＯＭセル構造において、フローティングゲート用ポリシリコン上にカップリングのためのコンタクトを形成させ、このコンタクトとフローティングゲート用ポリシリコンとの間にカップリングのための誘電膜を形成してフローティングゲート用ポリシリコンとコンタクトを通じてカップリングを実施することで、ポリＥＥＰＲＯＭセルをスタックゲートポリＥＥＰＲＯＭセルの水準にスケーリングするためのものであって、このような技術思想から本発明の目的を容易に達成できる。
また本発明は、コンタクトとフローティングゲート用ポリシリコンとの間にカップリングのための誘電膜が形成されたフローティングゲート用ポリシリコンを含む半導体メモリセルにおいて、プログラム、消去、読み出しが可能なように動作させることを特徴とする。
以下、添付する図面を参照して本発明の実施形態について詳細に説明する。
図２は、本発明の実施形態による半導体メモリセル、例えば、単一ポリＥＥＰＲＯＭセルアレイの上部面を示す平面図であり、図３は、本発明の単一ポリＥＥＰＲＯＭのユニットセルをＡ方向、Ｂ方向、Ｃ方向にそれぞれカットした時の垂直プロファイルを示すものである。
図２に示すユニットセルを基準として見ると、ビットラインコンタクト、例えば、ＢＬ４の下にフローティングゲート用ポリシリコンが存在し、フローティングゲート用ポリシリコンの下にワードライン、例えば、ＷＬ２に該当するポリゲートが横に走り、ワードラインポリゲートの下に共通ソースＣＳが位置する。
フローティングゲートにコンタクトが形成され、フローティングゲートに形成されたコンタクトはコントロールゲートＣＧラインによりワードライン用ポリシリコンの方向に連結される。
ここで、フローティングゲートに形成されたコンタクトは、図３の”Ａ”に示されたように、フローティングゲートＦＧにオーミックコンタクトで連結されるのではなく、コンタクトとフローティングゲートＦＧとの間に誘電体１０２が位置してポリ対コンタクトキャパシタ（ｐｏｌｙ ｔｏ ｃｏｎｔａｃｔ Ｃａｐａｃｉｔｏｒ）として作用するようになる。
このとき、誘電体１０２は、例えば、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（ＳｉＮ）又はＳｉＯＮのような単一膜を用いてもよく、酸化窒化膜（ｏｘｉｄｅ-ｎｉｔｒｉｄｅ）、窒化酸化膜（ｎｉｔｒｉｄｅ-ｏｘｉｄｅ）、ＯＮＯ（Ｏｘｉｄｅ-Ｎｉｔｒｉｄｅ-Ｏｘｉｄｅ）などのようにサンドウィッチ構造を用いてもよい。
また、図３の”Ａ”のように、フローティングゲートＦＧの表面に誘電体が全体を覆っていてもよく、コンタクトが形成される一部領域のみ誘電体を形成させてもよい。ソース／ドレイン領域はＰ-型不純物を注入させて形成させる。
図４は、本発明の単一ポリＥＥＰＲＯＭセルをプログラムさせる方法を示すものであって、共通ソースＣＳとＮ-ウェル２００にはプログラミング電圧+Ｖｐを印加し、コントロールゲートＣＧには、０Ｖ（ｇｒｏｕｎｄ）又はフローティングさせ、残りの端子、即ち、ワードラインＷＬとビットラインＢＬはいずれも０Ｖ（ｇｒｏｕｎｄ）を印加する。
フローティングゲートＦＧとコントロールゲートＣＧのラインコンタクトに形成されたキャパシタ面積は、フローティングゲートＦＧとＮ-ウェル２００及びソース／ドレインの間に形成される面積よりも相対的に非常に小さいため、フローティングゲートＦＧとコントロールゲートＣＧラインコンタクト間のキャパシタ容量が非常に小さく、フローティングゲートＦＧに誘起される電位はＮ-ウェル２００とソース／ドレインに印加される電位により左右される。
従って、前記のようなバイアス条件の下で、フローティングゲートＦＧはＮ-ウェル２００に印加されるプログラミング電圧+ＶｐとビットラインＢＬに印加される０Ｖ（ｇｒｏｕｎｄ）間の電圧が誘起されることで、ワードラインＷＬのＰＭＯＳトランジスタとフローティングゲートＦＧのＰＭＯＳトランジスタがいずれもターンオンされてワードラインＷＬのＰＭＯＳトランジスタの共通ソースＣＳでフローティングゲートＦＧのＰＭＯＳトランジスタのビットラインＢＬ（ドレイン）の方向に電流が流れるようになり、フローティングゲートＦＧのＰＭＯＳトランジスタのドレイン接合領域付近で発生する“ｈｏｔ ｅｌｅｃｔｒｏｎ”がフローティングゲートＦＧに注入されてフローティングゲートＦＧのＰＭＯＳ素子の閾値電圧を下げるようになる。
図５は、本発明の単一ポリＥＥＰＲＯＭセルを消去させる方法を示すものであって、ワードラインＷＬにはフローティング又は０Ｖ（ｇｒｏｕｎｄ）を印加し、コントロールゲートＣＧには消去電圧+Ｖｅを印加し、残りの端子（即ち、Ｎ-ウェル２００、ビットラインＢＬ、共通ソースＣＳ）には０Ｖ（ｇｒｏｕｎｄ）を印加する。
フローティングゲートＦＧとコントロールゲートＣＧのラインコンタクトに形成されたキャパシタ面積はフローティングゲートＦＧとＮ-ウェル２００及びソース／ドレインの間に形成される面積よりも非常に小さいため、フローティングゲートＦＧとコントロールゲートＣＧラインコンタクト間のキャパシタ容量が非常に小さく、フローティングゲートＦＧに誘起される電位はＮ-ウェル２００とソース／ドレインに印加される電位により左右される。
従って、前記のようなバイアス条件の下で、フローティングゲートＦＧはＮ-ウェル２００に印加される０Ｖ（ｇｒｏｕｎｄ）とビットラインＢＬに印加される０Ｖ（ｇｒｏｕｎｄ）により電位がカップリングされることで、フローティングゲートＦＧにはコントロールゲートＣＧに印加された消去電圧+Ｖｅに殆ど関係なく、０Ｖ電位が誘起され、これにより、フローティングゲートＦＧとコントロールゲートＣＧのコンタクトの間には高電場が形成される。このように形成された高電場によりフローティングゲートＦＧに存在する電子が誘電体をＦ／ＮトンネリングしてコントロールゲートＣＧのコンタクトに抜けることで、フローティングゲートＦＧのＰＭＯＳ素子の閾値電圧を高めるようになる。
図６は、本発明の単一ポリＥＥＰＲＯＭセルを読み出す方法を示すものであって、コントロールゲートＣＧには０Ｖ（ｇｒｏｕｎｄ）又はフローティングさせ、Ｎ-ウェル２００と共通ソースＣＳには読み出し電圧+Ｖrを印加し、ワードラインＷＬには０Ｖ（ｇｒｏｕｎｄ）を、ビットラインＢＬにはドレイン電圧+Ｖｄを印加する。
ここで、Ｎ-ウェル２００とコントロールゲートＣＳに印加される読み出し電圧ＶrがビットラインＢＬに印加されるドレイン電圧+Ｖｄよりも大きく設定されなければならない。
前記バイアス条件の下でプログラムされた状態（即ち、電子がフローティングゲートＦＧに注入されている状態）であれば、ＰＭＯＳ素子の閾値電圧が低いため、ターンオンされて共通ソースＣＳからビットラインＢＬに電流が流れるようになり、消去状態（即ち、電子がフローティングゲートＦＧに存在しない状態）であれば、ＰＭＯＳ素子の閾値電圧が高いため、ターンオフされて共通ソースＣＳからビットラインＢＬに電流が流れなくなる。
図７は、本発明の単一ポリＥＥＰＲＯＭセルをＮＯＲフラッシュタイプにアレイした場合を例示する図である。
図７に示すように、例えば、セル５を選択的にプログラムさせ、ブロック又はページ単位で一度に消去させ、セル５のみ選択的に読み出し動作を行うと仮定すれば、この時のバイアス条件は図８に示す通りである。
図８のテーブルから分かるように、バイアスを印加することで、バイト（ｂｙｔｅ）単位のプログラミング／バイト単位の読み出し／ブロック又はページ単位の消去動作が行われる。このとき、本実施形態では、Ｎ-ウェルと共通ソースをそれぞれ他のラインに分離させてもよく、１つのラインに統合させてもよい。
以上説明した通り、本実施形態によれば、単一ポリＥＥＰＲＯＭセル構造において、フローティングゲート用ポリシリコン上にカップリングのためのコンタクトを形成させ、このコンタクトとフローティングゲート用ポリシリコンとの間にカップリングのための誘電膜を形成してフローティングゲート用ポリシリコンとコンタクトを通じてカップリングを実施することで、セルの大きさをスケーリングしようとするものである。また、本発明はコンタクトとフローティングゲート用ポリシリコンとの間にカップリングのための誘電膜が形成されたフローティングゲート用ポリシリコンを含む半導体メモリセルにおいて、プログラム、消去、読み出しが可能なように実現した。
前述した実施形態は、本発明を限定するものではなく、例証するものであり、本分野の当業者であれば、添付する請求項により定義された本発明の範囲から逸脱することなく、多様な他の実施形態を設計できることを留意すべきである。請求項では、括弧内にあるいかなる参照記号も本発明を限定するように解釈されてはならない。「含む〜」、「〜含む。」などの表現は、全体的に全ての請求項又は明細書に列挙されたものを除いた構成要素又は段階の存在を排除しない。構成要素の単数の参照部はそのような構成要素の複数の参照部を排除せず、その逆も同じである。互いに異なる従属項に確実な手段が記述されたという単純な事実は、このような手段の組み合わせが使用され得ないことを意味しない。

Claims (19)

  1. Ｎ-ウェル領域を有する半導体基板を用意する過程と、
    前記Ｎ-ウェル領域を有する前記半導体基板の上部にフローティングゲート用ポリシリコンを形成する過程と、
    前記フローティングゲート用ポリシリコンの上部にコンタクトを形成する過程と、
    前記コンタクトと前記フローティングゲート用ポリシリコンとの間に誘電体を形成する過程とを含む方法。
  2. 前記コンタクトは、前記半導体基板のコントロールゲートラインによりワードライン用ポリシリコンの方向に連結されることを特徴とする請求項１に記載の方法。
  3. 前記誘電体は、前記コンタクトと前記フローティングゲート用ポリシリコンとの間でカップリングとしての役割をすることを特徴とする請求項１に記載の方法。
  4. 前記誘電体は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか１つを含む単一膜であることを特徴とする請求項１〜３のいずれか１項に記載の方法。
  5. 前記誘電体は、酸化窒化膜、窒化酸化膜、ＯＮＯ（Ｏｘｉｄｅ-Ｎｉｔｒｉｄｅ-Ｏｘｉｄｅ）のいずれか１つを含むサンドウィッチ膜であることを特徴とする請求項１〜３のいずれか１項に記載の方法。
  6. 前記方法は、半導体メモリセルの形成過程であることを特徴とする請求項１〜３のいずれか１項に記載の方法。
  7. 前記半導体メモリセルは、単一ポリＥＥＰＲＯＭを含むことを特徴とする請求項６に記載の方法。
  8. Ｎ-ウェル領域を有する半導体基板と、
    前記半導体基板上のコントロールゲートラインと、
    前記半導体基板の上部に形成されるフローティングゲート用ポリシリコンと、
    前記コントロールゲートラインと連結されるように前記フローティングゲート用ポリシリコンの上部に形成されるコンタクトと、
    前記コンタクトと前記フローティングゲート用ポリシリコンとの間に形成される誘電体とを含む装置。
  9. 前記コンタクトは、前記コントロールゲートラインによりワードライン用ポリシリコンの方向に連結されることを特徴とする請求項８に記載の装置。
  10. 前記誘電体は、前記コンタクトと前記コントロールゲート用ポリシリコンとの間でカップリングとしての役割をすることを特徴とする請求項８に記載の装置。
  11. 前記誘電体は、ＳｉＯ２、ＳｉＮ、ＳｉＯＮのいずれか１つを含む単一膜であることを特徴とする請求項８〜１０のいずれか１項に記載の装置。
  12. 前記誘電体は、酸化窒化膜、窒化酸化膜、ＯＮＯのいずれか１つを含むことを特徴とする請求項８〜１０のいずれか１項に記載の装置。
  13. 前記装置は、半導体メモリセルであることを特徴とする請求項８〜１０のいずれか１項に記載の装置。
  14. 前記半導体メモリセル、単一ポリＥＥＰＲＯＭを含むことを特徴とする請求項８〜１０のいずれか１項に記載の装置。
  15. Ｎ-ウェル領域を有する半導体基板の上部とビットラインの下部に形成されるフローティングゲートと、
    前記フローティングゲートの下部に形成されるワードラインと、
    前記ワードラインの下部に形成される共通ソースと、
    前記フローティングゲートの上部と誘電体を通じてコンタクトで連結されるコントロールゲートを含む半導体メモリセルの動作方法であって、
    前記共通ソースと前記Ｎ-ウェル領域に既に設定されているプログラミング電圧を印加し、前記コントロールゲートを接地又はフローティングさせ、前記ワードライン及びビットラインを接地させて前記半導体メモリセルをプログラミング動作させる過程と、
    前記ワードラインをフローティング又は接地させ、前記コントロールゲートに既に設定されている消去電圧を印加し、前記Ｎ-ウェル、ビットライン及び共通ソースを接地させて前記半導体メモリセルを消去動作させる過程と、
    前記コントロールゲートを接地又はフローティングさせ、前記Ｎ-ウェルと共通ソースに既に設定されている読み出し電圧を印加し、前記ワードラインを接地させ、前記ビットラインに既に設定されているドレイン電圧を印加して前記半導体メモリセルを読み出し動作させる過程とを含む半導体メモリセルの動作方法。
  16. 前記フローティングゲートは、
    前記プログラミング動作させる過程で前記Ｎ-ウェルに印加される前記既に設定されているプログラミング電圧と前記ビットラインに印加される接地電圧との間の電圧が誘起されることを特徴とする請求項１５に記載の半導体メモリセルの動作方法。
  17. 前記フローティングゲートは、
    前記消去動作させる過程で前記Ｎ-ウェルに印加される接地電圧と前記ビットラインに印加される接地電圧により電位がカップリングされることを特徴とする請求項１５に記載の半導体メモリセルの動作方法。
  18. 前記半導体メモリセルは、
    前記読み出し動作させる過程で前記半導体メモリセルがプログラミングされた状態である場合に、前記共通ソースから前記ビットラインに電流が誘起されることを特徴とする請求項１５に記載の半導体メモリセルの動作方法。
  19. 前記半導体メモリセルは、
    前記読み出し動作させる過程で前記半導体メモリセルが消去状態である場合に、前記共通ソースから前記ビットラインに電流が誘起されないことを特徴とする請求項１５に記載の半導体メモリセルの動作方法。
JP2009294485A 2008-12-30 2009-12-25 半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法 Pending JP2010157733A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080136820A KR20100078535A (ko) 2008-12-30 2008-12-30 반도체 메모리 셀 및 반도체 메모리 셀 제조 방법, 반도체 메모리 셀의 동작 방법

Publications (1)

Publication Number Publication Date
JP2010157733A true JP2010157733A (ja) 2010-07-15

Family

ID=42284783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294485A Pending JP2010157733A (ja) 2008-12-30 2009-12-25 半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法

Country Status (4)

Country Link
US (1) US8169828B2 (ja)
JP (1) JP2010157733A (ja)
KR (1) KR20100078535A (ja)
CN (1) CN101770990A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273336B1 (ko) 2011-11-22 2013-06-17 창원대학교 산학협력단 싱글 폴리 ｅｅｐｒｏｍ
KR20140119577A (ko) * 2013-04-01 2014-10-10 에스케이하이닉스 주식회사 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법
US11257829B2 (en) 2019-09-17 2022-02-22 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107836042A (zh) * 2015-04-05 2018-03-23 Neo半导体公司 2t sonos闪速存储器
US10038001B1 (en) * 2017-06-16 2018-07-31 Allegro Microsystems, Llc Hybrid electrically erasable programmable read-only memory (EEPROM) systems and methods for forming

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386132A (en) * 1992-11-02 1995-01-31 Wong; Chun C. D. Multimedia storage system with highly compact memory device
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
US5986931A (en) * 1997-01-02 1999-11-16 Caywood; John M. Low voltage single CMOS electrically erasable read-only memory
US6212103B1 (en) * 1999-07-28 2001-04-03 Xilinx, Inc. Method for operating flash memory
US6731544B2 (en) * 2001-05-14 2004-05-04 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
US6747899B2 (en) * 2001-05-14 2004-06-08 Nexflash Technologies, Inc. Method and apparatus for multiple byte or page mode programming of a flash memory array
TW527726B (en) * 2002-04-09 2003-04-11 Powerchip Semiconductor Corp Flash memory structure, its manufacturing method and operation method
US7430137B2 (en) * 2004-09-09 2008-09-30 Actel Corporation Non-volatile memory cells in a field programmable gate array
US7177190B2 (en) * 2004-11-26 2007-02-13 Aplus Flash Technology, Inc. Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US7528436B2 (en) * 2006-09-05 2009-05-05 Catalyst Semiconductor, Inc. Scalable electrically eraseable and programmable memory

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101273336B1 (ko) 2011-11-22 2013-06-17 창원대학교 산학협력단 싱글 폴리 ｅｅｐｒｏｍ
KR20140119577A (ko) * 2013-04-01 2014-10-10 에스케이하이닉스 주식회사 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법
KR102044546B1 (ko) 2013-04-01 2019-11-13 에스케이하이닉스 주식회사 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법
US11257829B2 (en) 2019-09-17 2022-02-22 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
CN101770990A (zh) 2010-07-07
KR20100078535A (ko) 2010-07-08
US20100165746A1 (en) 2010-07-01
US8169828B2 (en) 2012-05-01

Similar Documents

Publication Publication Date Title
US9601501B2 (en) Nonvolatile memory cell structure with assistant gate and memory array thereof
US6175522B1 (en) Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device
JP4601287B2 (ja) 不揮発性半導体記憶装置
JP4784940B2 (ja) 単層ポリシリコン不揮発性メモリーセルの動作方法
KR920010850B1 (ko) 소거가능한 프로그래머블 메모리
US6545309B1 (en) Nitride read-only memory with protective diode and operating method thereof
KR100270958B1 (ko) 비휘발성 반도체 소자 및 그 제조방법
KR100219331B1 (ko) 비휘발성 반도체 메모리 디바이스 및 이의 소거 및 생산방법
JP2007142398A (ja) 単層ポリシリコン不揮発性メモリーセルの駆動方法
US20060104116A1 (en) Method of operating a flash memory device
KR20020092114A (ko) 드레인 턴온 현상과 과잉 소거 현상을 제거한 ｓｏｎｏｓ셀, 이를 포함하는 불휘발성 메모리 장치 및 그 제조방법
JPH07297304A (ja) 分離トランジスタを有するｅｅｐｒｏｍセルとその製造・動作方法
CN108346662A (zh) 单层多晶硅非易失性存储单元的操作方法
US20090268527A1 (en) Sonos memory device and method of operating a sonos memory device
US20020113272A1 (en) Embedded type flash memory structure and method for operating the same
US6801456B1 (en) Method for programming, erasing and reading a flash memory cell
US20020181283A1 (en) One-sided floating-gate memory cell
JP2010157733A (ja) 半導体メモリセル及び半導体メモリセルの製造方法、半導体メモリセルの動作方法
US7608882B2 (en) Split-gate non-volatile memory
JP2006252670A (ja) 不揮発性メモリの駆動方法およびこれに用いられる不揮発性メモリ
JP2001067885A (ja) フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法
JP5196670B2 (ja) Ｅｅｐｒｏｍデバイスを消去する方法
US7554840B2 (en) Semiconductor device and fabrication thereof
US7088623B2 (en) Non-volatile memory technology suitable for flash and byte operation application
JP2009135334A (ja) 半導体記憶装置およびその製造方法