CN107994019B - P型沟道sonos闪存单元的操作方法 - Google Patents

P型沟道sonos闪存单元的操作方法 Download PDF

Info

Publication number
CN107994019B
CN107994019B CN201711330907.4A CN201711330907A CN107994019B CN 107994019 B CN107994019 B CN 107994019B CN 201711330907 A CN201711330907 A CN 201711330907A CN 107994019 B CN107994019 B CN 107994019B
Authority
CN
China
Prior art keywords
voltage
bit
flash memory
control gate
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711330907.4A
Other languages
English (en)
Other versions
CN107994019A (zh
Inventor
徐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201711330907.4A priority Critical patent/CN107994019B/zh
Publication of CN107994019A publication Critical patent/CN107994019A/zh
Application granted granted Critical
Publication of CN107994019B publication Critical patent/CN107994019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种P型沟道SONOS闪存单元的操作方法，包括：对第一存储位编程时，在第一控制栅上施加第一电压，在第二控制栅上施加第二电压，在第一位线上施加第三电压，在第二位线上施加零电压，在字线栅上施加第四电压，在N阱上施加零电压；对第二存储位编程时，在第一控制栅上施加第二电压，在第二控制栅上施加第一电压，在第一位线上施加零电压，在第二位线上施加第三电压，在字线栅上施加第四电压，在N阱上施加零电压。本发明中，P型沟道闪存利用空穴的碰撞离化产生电子进而产生热电子进行编程，其碰撞离化率更高，因而编程效率更高，因此器件的尺寸可以进一步缩小。

Description

P型沟道SONOS闪存单元的操作方法
技术领域
本发明涉及存储器技术领域，尤其涉及一种P型沟道SONOS闪存单元的操作方法。
背景技术
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(flash memory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。
闪存的标准物理结构称为存储单元(bit)。存储单元的结构与常规MOS晶体管不同。常规的MOS晶体管的栅极(gate)和导电沟道间由栅极绝缘层隔开，一般为氧化层(oxide)；而闪存在控制栅(CG：control gate，相当于常规的MOS晶体管的栅极)与导电沟道间还多了一层物质，称之为浮栅(FG：floating gate)。由于浮栅的存在，使闪存可以完成三种基本操作模式：即读、写、擦除。即便在没有电源供给的情况下，浮栅的存在可以保持存储数据的完整性。
现有的闪存单元的编程大多采用沟道热电子注入方法(Channel hot electioninjection，CHEI)，在栅极和漏极时间高电压以产生热电子，由于热电子注入本身的物理特性，其耗电大，载流子注入效率低。为了提高载流子注入效率，现有的N型沟道闪存器件采用了分栅结构的源端热电子注入方法(source-side channel hot election injection，SSCHE)进行编程，但是现有的N型沟道闪存器件为了提高热电子的注入效率需要漏端与浮栅具有很大的重叠区域从而形成很大的耦合，因而其整个单元尺寸就不可能太短，与当今市场不断缩小的器件尺寸需求相悖。
发明内容
本发明的目的在于提供一种P型沟道SONOS闪存单元的操作方法，以解决现有技术中闪存单元尺寸无法进一步缩小的技术问题。
为解决上述技术问题，本发明提供一种P型沟道SONOS闪存单元的操作方法，包括：
对第一存储位编程时，在第一控制栅上施加第一电压，在第二控制栅上施加第二电压，在第一位线上施加第三电压，在第二位线上施加零电压，在字线栅上施加第四电压，在N阱上施加零电压；
对第二存储位编程时，在第一控制栅上施加第二电压，在第二控制栅上施加第一电压，在第一位线上施加零电压，在第二位线上施加第三电压，在字线栅上施加第四电压，在N阱上施加零电压。
可选的，所述第一电压的范围为-1V至-3V。
可选的，所述第二电压的范围为-4V至-6V。
可选的，所述第三电压的范围为-6V至-10V。
可选的，所述第四电压的范围为-2V至-4V。
本发明的另一方法还提供一种P型沟道SONOS闪存单元的操作方法，包括：
对第一存储位读取时，在第一控制栅上施加零电压，在第二控制栅上施加第五电压，在第一位线上施加零电压，在第二位线上施加第六电压，在字线栅上施加第七电压，在N阱上施加零电压；
对第二存储位读取时，在第一控制栅上施加第五电压，在第二控制栅上施加零电压，在第一位线上施加第六电压，在第二位线上施加零电压，在字线栅上施加第七电压，在N阱上施加零电压。
可选的，所述第五电压的范围为-4.5V至-6V。
可选的，所述第六电压的范围为-1V至-3V。
可选的，所述第七电压的范围为-2V至-4V。
本发明的另一方法还提供一种P型沟道SONOS闪存单元的操作方法，包括：对闪存单元擦除时，在第一控制栅和第二控制栅上施加第八电压，在第一位线、第二位线、字线栅、N阱上施加第九电压。
可选的，所述第八电压的范围为-6V至-10V。
可选的，所述第九电压的范围为7V至10V。
可选的，所述闪存单元包括：
P型衬底，所述P型衬底内形成有N阱，所述N阱中形成有P型掺杂区，所述P型掺杂区作为源极和漏极，所述N阱的P型掺杂区上形成有第一位线和第二位线，所述源极与所述第一位线连接，所述漏极与所述第二位线连接；
位于所述N阱上的栅极结构，所述栅极结构包括第一存储位、第二存储位和字线栅，所述第一存储位包括第一控制栅和第一氮化硅，所述第二存储位包括第二控制栅和第二氮化硅；
所述第一存储位、所述字线栅和所述第二存储位依次并排排列在所述源极和所述漏极之间。
与现有技术相比，本发明的P型沟道SONOS闪存单元的操作方法具有以下
有益效果：
与传统的P沟道闪存相比，一方面，本发明提供的P型沟道SONOS闪存单元包括第一存储位和第二存储位，所述第一存储位和第二存储位共享一个字线栅，存储状态更多，通过对闪存单元的控制栅、字线栅、位线、N阱进行电压配置，沟道中的空穴在夹断点处强电场的作用下获得很高的能量，高能的空穴与硅晶格发生碰撞产生高能电子，在控制栅上施加电压，这些高能电子在控制栅电压所产生的强电场作用下进入浮栅，从而达到编程的操作。P型沟道闪存利用空穴的碰撞离化产生电子进而产生热电子，其碰撞离化率更高，因此器件的尺寸可以进一步缩小；另一方面，本发明提供的P型沟道SONOS闪存单元是以氮化硅作为存储介质，与传统的浮栅多晶硅作为存储介质相比，其电荷是存储在氮化硅中孤立的陷阱中，而非浮栅多晶硅中的连续存储，这就避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这也有利于闪存单元的缩小。
附图说明
图1为本发明一实施例中的闪存单元的结构示意图；
图2为本发明一实施例中闪存单元编程状态图；
图3为本发明一实施例中闪存单元读取状态图；
图4为本发明一实施例中闪存单元擦除状态图。
具体实施方式
下面将结合示意图对本发明的闪存单元操作方法的示意图进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种P型沟道SONOS闪存单元的操作方法，闪存单元包括第一存储位和第二存储位，所述第一存储位和第二存储位共享一个字线栅，存储状态更多，通过对闪存单元的控制栅、字线栅、位线、N阱进行电压配置，沟道中的空穴在夹断点处强电场的作用下获得很高的能量，高能的空穴与硅晶格发生碰撞产生高能电子，在控制栅上施加电压，这些高能电子在控制栅电压所产生的强电场作用下进入浮栅，从而达到编程的操作。一方面，P型沟道闪存利用空穴的碰撞离化产生电子进而产生热电子，其碰撞离化率更高，因此器件的尺寸可以进一步缩小；另一方面，本发明提供的P型沟道SONOS闪存单元是以氮化硅作为存储介质，避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这也有利于闪存单元的缩小。
以下结合附图对本发明的P型沟道SONOS闪存单元的操作方法进行具体说明，图1为P型沟道SONOS闪存单元的结构示意图，图2～4为各闪存单元操作方法的示意图。
参考图1所示，所述闪存单元包括：
P型衬底101，所述P型衬底101内形成有N阱102，所述N阱102中形成有P型掺杂区，所述P型掺杂区作为源极103和漏极104，所述N阱102的P型掺杂区上形成有第一位线105和第二位线106，所述源极103与所述第一位线105连接，所述漏极104与所述第二位线106连接；
位于所述N阱102上的栅极结构，所述源极103和所述漏极104关于所述栅极结构的中心对称。所述栅极结构包括第一存储位11、第二存储位12和字线栅13，所述第一存储位11包括第一控制栅111和第一氮化硅112，所述第二存储位12包括第二控制栅121和第二氮化硅122；所述第一氮化硅112位于所述第一控制栅111的所述N阱102之间，所述第二氮化硅122位于所述第二控制栅121与所述N阱102之间，所述第一存储位11和所述第二存储位12对称分布于所述字线栅13两侧，所述第一控制栅111和所述第二控制栅121对称分布于所述字线栅13两侧。所述第一氮化硅112和所述第二氮化硅122对称分布于所述字线栅13两侧。所述字线栅13与所述N阱102之间有氧化层隔离。
所述第一存储位11、所述字线栅13和所述第二存储位12依次并排排列在所述源极103和所述漏极104之间。
本发明的闪存单元包括第一存储位和第二存储位，所述第一存储位和第二存储位共享一个字线栅，通过对闪存单元的控制栅、字线栅、位线、N阱进行电压配置，存储状态更多。
参考图2所示，闪存单元的编程方法，包括：
对第一存储位11编程时，在第一控制栅111上施加第一电压，在第二控制栅121上施加第二电压，在第一位线105上施加第三电压，在第二位线106上施加零电压，在字线栅13上施加第四电压，在N阱102上施加零电压；
对第二存储位12编程时，在第一控制栅111上施加第二电压，在第二控制栅121上施加第一电压，在第一位线105上施加零电压，在第二位线106上施加第三电压，在字线栅13上施加第四电压，在N阱102上施加零电压。
通过对闪存单元的控制栅、第一字线栅、第二字线栅、第一位线、第二位线、N阱进行电压配置，沟道中的空穴在夹断点处强电场的作用下获得很高的能量，高能的空穴与硅晶格发生碰撞产生高能电子，在控制栅上施加电压，这些高能电子在控制栅电压所产生的强电场作用下进入浮栅，从而达到编程的操作。所述第一电压的范围为-1V至-3V，优选为-1V。所述第二电压的范围为-4V至-6V，优选为-4V。所述第三电压的范围为-6V至-10V，优选为-6V。所述第四电压的范围为-2V至-4V，优选为-2V。
此外，本发明的P型沟道SONOS闪存单元是以氮化硅作为存储介质，与传统的浮栅多晶硅作为存储介质相比，其电荷是存储在氮化硅中孤立的陷阱中，而非浮栅多晶硅中的连续存储，这就避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，有利于闪存单元的缩小。
参考图3所示，闪存单元的操作方法，包括：
对第一存储位11读取时，在第一控制栅111上施加零电压，在第二控制栅121上施加第五电压，在第一位线105上施加零电压，在第二位线106上施加第六电压，在字线栅13上施加第七电压，在N阱102上施加零电压；
对第二存储位12读取时，在第一控制栅111上施加第五电压，在第二控制栅121上施加零电压，在第一位线105上施加第六电压，在第二位线106上施加零电压，在字线栅13上施加第七电压，在N阱102上施加零电压。
本发明中，所述第五电压的范围为-4.5V至-6V，优选为-4.5V。所述第六电压的范围为-1V至-3V，优选为-1V，所述第七电压的范围为-2V至-4V，优选为-2V。
参考图4所示，闪存单元的操作方法，包括：
对闪存单元擦除时，在第一控制栅11和第二控制栅12上施加第八电压，在第一位线105、第二位线106、字线栅13、N阱102上施加第九电压。
本发明中，所述第八电压的范围为-6V至-10V，优选为-6V，所述第九电压的范围为7V至10V，优选为7V。在两个存储位的控制栅上施加负电压，衬底上施加正电压，可以通过随穿效应快速擦除信息，由于控制栅上施加了负电压，因此使用较低的衬底电压就可以实现快速擦除的目的。
综上所述，本发明提供一种P型沟道SONOS闪存单元的操作方法，闪存单元包括第一存储位和第二存储位，所述第一存储位和第二存储位共享一个字线栅，存储状态更多，通过对闪存单元的控制栅、字线栅、位线、N阱进行电压配置，沟道中的空穴在夹断点处强电场的作用下获得很高的能量，高能的空穴与硅晶格发生碰撞产生高能电子，在控制栅上施加电压，这些高能电子在控制栅电压所产生的强电场作用下进入浮栅，从而达到编程的操作。一方面，P型沟道闪存利用空穴的碰撞离化产生电子进而产生热电子，其碰撞离化率更高，因此器件的尺寸可以进一步缩小；另一方面，本发明提供的P型沟道SONOS闪存单元是以氮化硅作为存储介质，避免了由于氧化层中缺陷的存在而导致电子的大量流失，从而其氧化层的厚度可以做薄，这也有利于闪存单元的缩小。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (2)

1.一种P型沟道SONOS闪存单元的操作方法，其特征在于，包括闪存单元，所述闪存单元包括：
P型衬底，所述P型衬底内形成有N阱，所述N阱中形成有P型掺杂区，所述P型掺杂区作为源极和漏极，所述N阱的P型掺杂区上形成有第一位线和第二位线，所述源极与所述第一位线连接，所述漏极与所述第二位线连接；
位于所述N阱上的栅极结构，所述栅极结构包括第一存储位、第二存储位和字线栅，所述第一存储位、所述字线栅和所述第二存储位依次并排排列在所述源极和所述漏极之间，所述第一存储位包括第一控制栅和第一氮化硅，所述第二存储位包括第二控制栅和第二氮化硅；
对第一存储位编程时，在第一控制栅上施加第一电压，在第二控制栅上施加第二电压，在第一位线上施加第三电压，在第二位线上施加零电压，在字线栅上施加第四电压，在N阱上施加零电压；
对第二存储位编程时，在第一控制栅上施加第二电压，在第二控制栅上施加第一电压，在第一位线上施加零电压，在第二位线上施加第三电压，在字线栅上施加第四电压，在N阱上施加零电压；其中，所述第一电压的范围为-1V至-3V，所述第二电压的范围为-4V至-6V，所述第三电压的范围为-6V至-10V，所述第四电压的范围为-2V至-4V。
2.一种P型沟道SONOS闪存单元的操作方法，其特征在于，包括闪存单元，所述闪存单元包括：P型衬底，所述P型衬底内形成有N阱，所述N阱中形成有P型掺杂区，所述P型掺杂区作为源极和漏极，所述N阱的P型掺杂区上形成有第一位线和第二位线，所述源极与所述第一位线连接，所述漏极与所述第二位线连接；
位于所述N阱上的栅极结构，所述栅极结构包括第一存储位、第二存储位和字线栅，所述第一存储位、所述字线栅和所述第二存储位依次并排排列在所述源极和所述漏极之间，所述第一存储位包括第一控制栅和第一氮化硅，所述第二存储位包括第二控制栅和第二氮化硅；
对第一存储位读取时，在第一控制栅上施加零电压，在第二控制栅上施加第五电压，在第一位线上施加零电压，在第二位线上施加第六电压，在字线栅上施加第七电压，在N阱上施加零电压；
对第二存储位读取时，在第一控制栅上施加第五电压，在第二控制栅上施加零电压，在第一位线上施加第六电压，在第二位线上施加零电压，在字线栅上施加第七电压，在N阱上施加零电压；其中，所述第五电压的范围为-4.5V至-6V，所述第六电压的范围为-1V至-3V，所述第七电压的范围为-2V至-4V。
CN201711330907.4A 2017-12-13 2017-12-13 P型沟道sonos闪存单元的操作方法 Active CN107994019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711330907.4A CN107994019B (zh) 2017-12-13 2017-12-13 P型沟道sonos闪存单元的操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711330907.4A CN107994019B (zh) 2017-12-13 2017-12-13 P型沟道sonos闪存单元的操作方法

Publications (2)

Publication Number Publication Date
CN107994019A CN107994019A (zh) 2018-05-04
CN107994019B true CN107994019B (zh) 2021-04-16

Family

ID=62038326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711330907.4A Active CN107994019B (zh) 2017-12-13 2017-12-13 P型沟道sonos闪存单元的操作方法

Country Status (1)

Country Link
CN (1) CN107994019B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108806749B (zh) * 2018-06-08 2020-11-13 上海华虹宏力半导体制造有限公司 P沟道闪存单元的操作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801456B1 (en) * 2003-08-06 2004-10-05 Ememory Technology Inc. Method for programming, erasing and reading a flash memory cell
CN102122662A (zh) * 2011-01-17 2011-07-13 上海宏力半导体制造有限公司 P型mos存储单元
CN107342106A (zh) * 2017-07-07 2017-11-10 上海华虹宏力半导体制造有限公司 闪存单元、闪存单元的编程方法及闪存单元的擦除方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801456B1 (en) * 2003-08-06 2004-10-05 Ememory Technology Inc. Method for programming, erasing and reading a flash memory cell
CN102122662A (zh) * 2011-01-17 2011-07-13 上海宏力半导体制造有限公司 P型mos存储单元
CN107342106A (zh) * 2017-07-07 2017-11-10 上海华虹宏力半导体制造有限公司 闪存单元、闪存单元的编程方法及闪存单元的擦除方法

Also Published As

Publication number Publication date
CN107994019A (zh) 2018-05-04

Similar Documents

Publication Publication Date Title
JP3878681B2 (ja) 不揮発性半導体記憶装置
TWI613655B (zh) 非揮發性記憶單元和相關操作方法
US8120966B2 (en) Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory
JP4562602B2 (ja) メモリーセル及び関連操作方法
US8582363B2 (en) Method and apparatus for management of over-erasure in NAND-based NOR-type flash memory
US9613709B2 (en) Dual non-volatile memory cell comprising an erase transistor
US20030235082A1 (en) Single-poly EEPROM
US6009017A (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
JP2007123830A (ja) 不揮発性半導体記憶装置
US9406685B2 (en) Flash memory unit and memory array, and programming, erasing and reading method thereof
JP5059437B2 (ja) 不揮発性半導体記憶装置
CN204991153U (zh) 存储器单元和非易失性存储器
CN111508541A (zh) 非易失性存储器的非对称传输场效应晶体管
TWI683315B (zh) 利用位元線路和選擇閘極電壓調節進行程式干擾的抑制
KR100830589B1 (ko) 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치
JP2011210292A (ja) 不揮発性半導体記憶装置
US20170278577A1 (en) Read performance of a non-volatile memory device, in particular a non-volatile memory device with buried selection transistor
US7190623B2 (en) Non-volatile memory cell and method of operating the same
CN103390427A (zh) 半导体存储装置以及该半导体存储装置的驱动方法
EP2800098A1 (en) Biasing split gate memory cell during power-off mode
CN107994019B (zh) P型沟道sonos闪存单元的操作方法
TWI271823B (en) NAND flash memory device and method of forming well of NAND flash memory device
Li et al. A novel Uniform-Channel-Program Erase (UCPE) flash EEPROM using an isolated P-well structure
CN108198818B (zh) Sonos闪存单元及其操作方法
US7554851B2 (en) Reset method of non-volatile memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant