CN105141312B - 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 - Google Patents
一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 Download PDFInfo
- Publication number
- CN105141312B CN105141312B CN201510607139.7A CN201510607139A CN105141312B CN 105141312 B CN105141312 B CN 105141312B CN 201510607139 A CN201510607139 A CN 201510607139A CN 105141312 B CN105141312 B CN 105141312B
- Authority
- CN
- China
- Prior art keywords
- channel
- value
- digital
- calibration
- sampled value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种N通道时域交织模数转换器时钟偏差的数字后台校准算法,其基于具有N个采样和保持模块、N个模数转换模块、一个数字探测模块、一个数字补偿模块和一个多路开关的转换器实现,其中,数字探测模块利用各通道输出数字码的数学期望间的相互关系实现对时钟偏差方向的判定,数字补偿模块利用拉格朗日插值的方法来拟合输入信号,并不断更新补偿值大小,直至达到校准精度,校准结束。本发明的有益之处在于:算法简单、易于利用数字电路实现、节省电路面积、收敛速度快。
Description
技术领域
本发明涉及一种数字后台校准算法,具体涉及一种N通道时域交织模数转换器时钟偏差的数字后台校准算法,属于通信等领。
背景技术
无线通信、光通信等领域对模数转换器(ADC)的要求是中低精度、高采样率(大于GHz)。
时域交织模数转换器(TIADC)就具有采样速率高、线性度好等优点,因此,TIADC非常适合应用于无线通信、光通信等领域。
但是,一旦通道间失配,就会使TIADC整体性能急剧下降。其中,对TIADC动态性能影响较大的几种失配包括:失调失配、增益失配、时钟偏差及带宽失配。而这其中,时钟偏差影响最大,也最难消除。因此,对时钟偏差进行校准就成了设计TIADC中必不可少的一部分。
此前提出的一些校准算法,因为使用了高阶FIR滤波器,所以使得面积和功耗大大增加。
此外,还有一些校准算法,因为算法复杂,所以需要很长的时间来完成校准。
发明内容
为解决现有技术的不足,本发明的目的在于提供一种具有算法简单、易于利用数字电路实现、节省电路面积、收敛速度快等优点的N通道时域交织模数转换器时钟偏差的数字后台校准算法。
为了实现上述目标,本发明采用如下的技术方案:
一种N通道时域交织模数转换器时钟偏差的数字后台校准算法,包括以下步骤:
S1、以第1通道的采样值为基准,结合第通道的采样值,对第通道的采样值进行校准,前述N为2的幂指数;
S2、以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S3、以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S4、以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S5、以第通道的校准值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S6、以第通道的校准值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S7、以第通道的校准值和第1通道的采样值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S8、步骤S1至步骤S7是8个通道的校准过程,以此类推,完成对剩余通道的校准。
优选地,在步骤S1至步骤S7中,对每一通道的采样值进行校准的过程为:(1)第i通道的第k次的采样值xi,k与补偿值△xi通过数字探测模块的第一加法器做差,求得第i通道的校准值前述前述补偿值的初始值为零;
(2)第j通道的第k次的采样值xj,k与校准值通过数字探测模块的第三加法器做差,得到再通过数字探测模块的第二求绝对值电路得到当时,j=1;当时,当时,当时,
(3)在得到第j通道的第k+1次采样值xj,k+1后,xj,k+1与校准值通过数字探测模块的第二加法器做差,得到再通过数字探测模块的第一求绝对值电路得到
(4)已得到的与通过数字探测模块的第四加法器做差,得到最后通过数字探测模块的累加求均值电路得到Di;
(5)将Di反馈给数字补偿模块,数字补偿模块产生新的补偿值△xi',进行下一次循环,直至数字探测模块判定|Di|<Si,判断校准结束。
优选地,在步骤(5)中,数字补偿模块产生补偿值的过程为:
利用插值原理对N个通道的输出进行拉格朗日插值,求得理想采样时刻对应的微分值,将该微分值与时钟偏差量△Ti相乘得到第i通道的补偿值,将补偿值△xi与数字码xi相加,得到第i通道的校准值
优选地,前述时钟偏差量△Ti的获得过程为:
△Ti探测模块通过其判决子模块判决|Di|与Si的大小,若|Di|<Si,则校准完成;否则,根据|Di|与Si的比较结果判断△Ti的增减,直至|Di|<Si;
△Ti探测模块通过其步长调节子模块完成△Ti±μ。
本发明的有益之处在于:
(1)、算法简单;
(2)、易于利用数字电路实现;
(3)、节省电路面积;
(4)、收敛速度快。
附图说明
图1是用于实现本发明的校准算法的模数转换器的结构示意图;
图2是模拟输入信号经过图1中的采样和保持模块后形成的输出信号;
图3是图1中的数字探测模块的组成示意图;
图4是图3中的累加求均值电路的组成示意图;
图5是图1中的数字补偿模块的组成示意图;
图6是时钟偏差的示意图;
图7是本发明的校准算法的流程图;
图8是本发明的校准算法的收敛过程示意图。
具体实施方式
本发明的算法主要应用于N(N为2的幂指数)通道时域交织模数转换器时钟偏差的校准,具有算法简单、易于利用数字电路实现、节省电路面积、收敛速度快等优点。
以下结合附图和具体实施例对本发明作具体的介绍。
首先,介绍用于实现本发明的校准算法的模数转换器。
参照图1,N通道时域交织模数转换器包括:N个采样和保持模块、N个模数转换模块ADC、一个数字探测模块、一个数字补偿模块和一个多路开关,其中,N为2的幂指数。
1、采样和保持模块
该模块用于采样模拟输入信号,并将采样值保持一定的时间以供后级的电路处理。
图2是模拟输入信号经过该采样和保持模块后形成的输出信号。时钟信号Φi(i=1,2,…,N)分别依次控制第i个采样和保持模块的工作状态。其中,当Φi为高电平时,表示采样和保持模块处于采样和跟踪阶段;当Φi为低电平时,表示采样和保持模块处于保持阶段。同一时刻,只有一个采样和保持模块处于保持阶段,其余均处于采样和跟踪阶段。
2、模数转换模块
该模块用于将采样值转换成最初的数字码。其中,第i通道的模数转换模块ADCi(i=1,2,…,N)分别依次将输入采样值换成相应第i通道的数字码。第i通道第k次的采样值记为xi,k。
3、数字探测模块
在已知输入频率范围的情况下,该模块利用各通道输出数字码的数学期望间的相互关系,判定时钟偏差△T的方向,从而决定校准公式中△T的符号。
假设输入信号为:
x=cos(ωint)
考虑一个通道数为N(N为2的幂指数),采样周期为Ts的TIADC。经过数学推导,假设ΔT<<Ts,当k值很大,即样本量足够大时,
DN/2+1≈cos(ωinΔT+α)-cos(ωinΔT-α)=-2sinα·sin(ωinΔT)
其中,△T为第通道的时钟偏差。
由上式可知,当N一定时,这个差值的正负号取决于两个因素,即fin/fs和△T。在一定的输入频率下,可以根据Di的符号得知△T的符号,即实际的采样时刻是超前于理想时刻还是落后于理想时刻。
需要指出的是,当输入频率正好等于Kfs/N时,产生“奇点”,该算法失效。
参照图3,该数字探测模块包括:两个延迟电路、四个加法器、两个求绝对值电路和一个累加求均值电路。其中,
第一延迟电路的输出接第一加法器的输入,第一加法器的输出分别接第二加法器和第三加法器的输入,第二加法器的输出接第一绝对值电路的输入;
第二延迟电路的输入接第二加法器的输入,第二延迟电路的输出接第三加法器的输入,第三加法器的输出接第二绝对值电路的输入;
第一绝对值电路和第二绝对值电路的输出接第四加法器的输入,第四加法器的输出接累加求均值电路的输入。
图4是累加求均值电路的组成示意图。参照图4,该累加求均值电路包括:一个延迟单元、一个加法器和一个乘法器,设置初始值y(0)=x(0),图中环路部分为累加器,它完成累加过程,即:y(n)=y(n-1)+x(n);图中的乘法器是为了完成求均值的功能。其中,延迟单元的输出y(n-1)和数据x(n)(数字探测模块中第四加法器的输出)接加法器的输入,加法器的输出分别接到延迟单元的输入和乘法器的输入,乘法器的最终输出结果为D=y(n)/K,K是累加的个数。
4、数字补偿模块
该模块利用拉格朗日插值的方法来拟合输入信号,对各通道的输出进行补偿,并将校准值返回数字探测模块进行验证,该过程一直循环直至达到校准精度,校准结束。
图5是数字补偿模块的组成示意图。参照图5,该数字补偿模块包括:△Ti探测模块、拉格朗日插值模块、求微分模块和一个乘法器、一个加法器。其中,拉格朗日插值模块对数字码x1,x2…xN进行拟合,得到拉格朗日多项式系数Ci(i=1,…,N),拟合输出接求微分模块,代入数值ti得到第i通道的微分值△Ti探测模块的输出△Ti和微分值接乘法器的输入,乘法器的输出△xi和第i通道的数字码xi接到加法器的输入,加法器输出为第i通道的校准值
需要指出的是,当输入频率比较高时,多项式拟合的效果将大打折扣,因此,根据输入频率的不同,我们对多项式的微分值进行缩减,即乘以缩减因子A。当输入频率超过0.44fs时,补偿模块对TIADC输出数据的校准将失效。由于求平均值时的样本数量有限,即使△Ti=0,Di也不会一直保持为零,而是在一个较小的范围内波动。因此,与Di进行比较的值是一个接近于0的常数。例如,Si=0.1,若|Di|<Si,则校准完成,否则,根据Di与Si的比较结果判断△Ti的增减。在此,我们将每次转换的步长μ设为200fs。
△Ti探测模块包括:一个判决子模块和一个步长调节子模块。其中,数学期望Di作为△Ti探测模块的输入,判决子模块判决|Di|与Si的大小,Si为设定的一个接近于0的常数;判决子模块的输出控制步长调节子模块,用于完成△Ti的增减。
5、多路开关
该开关根据需要依次将其中一个通道校准值选出来,作为数字码输出。
接下来,介绍本发明的校准算法。
图6是时钟偏差的示意图。在图6中,分别标明了实际采样时刻超前和落后于理想采样时刻的情况。当△T<0时,实际采样时刻超前于理想采样时刻,如图中△T1;当△T>0时,实际采样时刻落后于理想采样时刻,如图中△T2。
图7是本发明的校准算法的流程图。参照图7,本发明的校准算法包括以下步骤:
第一步:以第1通道的采样值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第二步:以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第三步:以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第四步:以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第五步:以第通道的校准值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第六步:以第通道的校准值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第七步:以第通道的校准值和第1通道的采样值为基准,结合第通道的采样值,对第通道的采样值进行校准。
第八步:依照第一步至第七步,完成对剩余通道的校准。
在每一步中,对每一通道的采样值进行校准的过程为:先通过数字探测模块判定时钟偏差方向,再通过数字补偿模块产生补偿值,从而得到校准值。
以校准第通道为例,详细说明数字探测模块的具体工作过程:第通道的第k次的采样值与校准量通过第一加法器做差,求得第通道的校准值第一通道的第k次的采样值x1,k与校准值通过第三加法器做差,得到再通过第二求绝对值电路得到在得到第一通道的第k+1次采样值x1,k+1后,x1,k+1与校准值通过第二加法器做差,得到再通过第一求绝对值电路得到已得到的与通过第四加法器电路做差,得到最后通过累加求均值电路得到进而将反馈给数字补偿模块,数字补偿模块产生新的校准值进行下一次循环,直至数字探测模块|Di|<Si,判断校准结束。
对于第第第第第第等通道而言,探测原理与第通道的原理相同,也是通过期望Di(i=2,3,…,N)得到△T的符号。随后,数字补偿模块对该需要校准通道的输出进行一定的补偿并将校准值返回数字探测模块进行验证。该过程一直循环直至数字探测模块|Di|<Si,判断校准结束。
在此给出各通道的期望Di(i=2,3,…,N)公式:
……
基于前述,我们总结出在每一步中,对每一通道的采样值进行校准的过程为:
(1)第i通道的第k次的采样值xi,k与补偿值△xi通过数字探测模块的第一加法器做差,求得第i通道的校准值所述 所述补偿值的初始值为零;
(2)第j通道的第k次的采样值xj,k与校准值通过数字探测模块的第三加法器做差,得到再通过数字探测模块的第二求绝对值电路得到当时,j=1;当时,当时,当时,
(3)在得到第j通道的第k+1次采样值xj,k+1后,xj,k+1与校准值通过数字探测模块的第二加法器做差,得到再通过数字探测模块的第一求绝对值电路得到
(4)已得到的与通过数字探测模块的第四加法器做差,得到最后通过数字探测模块的累加求均值电路得到Di;
(5)将Di反馈给数字补偿模块,数字补偿模块产生新的补偿值△xi',进行下一次循环,直至数字探测模块判定|Di|<Si,判断校准结束。
完成对时钟偏差方向的确定后,数字补偿模块开始工作。利用拉格朗日插值的思想,对误码进行补偿。数字补偿模块的理论推导如下:
假设由数字探测模块已经得知实际采样时刻落后于理想采样时刻,即△T>0。对输入信号做一阶近似,那么补偿后所得校准值为:
其中,xi为第i通道初始数字码,为第i通道的校准值。△T从0开始逐渐增大,直至数字探测模块探测出时钟偏差达到要求为止。至于的求解,我们利用拉格朗日插值的思想,先对一个周期输出的数据进行拟合,再求出理想采样时刻对应的微分值。
假设插值多项式为:
其中,t=Ts,2Ts,…,NTs。
假设ΔT<<Ts,可以求得Ci的值:
其中,图5中Ni,j(i,j=1~N)代表中的元素。
由此可知,理想采样时刻输入信号对应的微分值为:
数字补偿模块的具体工作原理如下:对数字探测模块产生的差值Di的绝对值|Di|与误差范围Si进行比较,从而决定新的时钟偏差量△Ti,即确定△Ti+μ还是△Ti-μ,其中μ代表每次转换的步长。利用拉格朗日插值的方法,对N个通道的输出x1,k,x2,k,…,xN,k,x1,k+1进行多项式插值,得到N次插值多项式,其中ti(i=1,2,…,N)所对应的系数为Ci。并对得到的多项式进行微分,求得理想采样时刻对应的微分值该微分值与时钟偏差量△Ti通过乘法器相乘便得到了第i通道的补偿值△xi。随后利用校准公式校准后,即可得到校准后的数字码。
针对一个8-bit 8通道采样率3.2GS/s的TIADC,我们进行了行为级仿真验证。子通道采用8-bit 400MS/s的ADC。由于该算法只针对时钟偏差,因此我们假设通道间的失调及增益误差已被校准。在657.8MHz输入正弦信号频率下,第2至第7通道的时钟偏差值设定为(-5.5,-6.2,4.6,-7.4,6.7,2.2,5.6)ps,该校准算法的收敛过程如图8所示。
从图8中可以看出:
(1)以第1通道为参考,第5、第3和第7通道先于第2、第4、第6和第8通道被校准,收敛过程符合校准算法的分析结果;
(2)在2×105个周期后,所有通道的校准均已完成,校准过程结束。
由此可知,本发明的算法具有较快的收敛速度。
此外,本发明的全数字后台校准算法还具有以下优点:
1、算法简单
因为本发明先利用各通道输出数字码的数学期望,判定时钟偏差△T的符号,然后采用拉格朗日插值的方法进行曲线拟合,求解拟合曲线在理想采样值点的微分值最后用校准公式来校准输出的数字码,所以本发明的算法相比于现有的算法更简单。
2、易于利用数字电路实现
因为涉及到数字探测模块和数字补偿模块,而这两个模块采用数字电路:加法器、乘法器和延迟单元就可以实现,所以本发明的算法易于利用数字电路实现。
3、节省电路面积
因为该校准方法可在不打断ADC正常工作的情况下进行,无需使用模拟单元,结构简单,所以本发明的算法可大幅节省电路面积。
需要说明的是,上述实施例不以任何形式限制本发明,凡采用等同替换或等效变换的方式所获得的技术方案,均落在本发明的保护范围内。
Claims (4)
1.一种N通道时域交织模数转换器时钟偏差的数字后台校准算法,其特征在于,包括以下步骤:
S1、以第1通道的采样值为基准,结合第通道的采样值,对第通道的采样值进行校准,所述N为2的幂指数;
S2、以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S3、以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S4、以第1通道的采样值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S5、以第通道的校准值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S6、以第通道的校准值和第通道的校准值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S7、以第通道的校准值和第1通道的采样值为基准,结合第通道的采样值,对第通道的采样值进行校准;
S8、步骤S1至步骤S7是8个通道的校准过程,以此类推,完成对剩余通道的校准。
2.根据权利要求1所述的时钟偏差数字后台校准算法,其特征在于,在步骤S1至步骤S7中,对每一通道的采样值进行校准的过程为:
(1)第i通道的第k次的采样值xi,k与补偿值Δxi通过数字探测模块的第一加法器做差,求得第i通道的校准值所述 所述补偿值的初始值为零;
(2)第j通道的第k次的采样值xj,k与校准值通过数字探测模块的第三加法器做差,得到再通过数字探测模块的第二求绝对值电路得到当时,户1;当时,当时,当时,
(3)在得到第j通道的第k+1次采样值xj,k+1后,xj,k+1与校准值通过数字探测模块的第二加法器做差,得到再通过数字探测模块的第一求绝对值电路得到
(4)已得到的与通过数字探测模块的第四加法器做差,得到最后通过数字探测模块的累加求均值电路得到Di;
(5)将Di反馈给数字补偿模块,数字补偿模块产生新的补偿值Δx'i,进行下一次循环,直至数字探测模块判定|Di|<Si,判断校准结束。
3.根据权利要求2所述的时钟偏差数字后台校准算法,其特征在于,在步骤(5)中,数字补偿模块产生补偿值的过程为:
利用插值原理对N个通道的输出进行拉格朗日插值,求得理想采样时刻对应的微分值,将该微分值与时钟偏差量ΔTi相乘得到第i通道的补偿值,将补偿值Δxi与数字码xi相加,得到第i通道的校准值
4.根据权利要求3所述的时钟偏差数字后台校准算法,其特征在于,所述时钟偏差量ΔTi的获得过程为:
ΔTi探测模块通过其判决子模块判决|Di|与Si的大小,若|Di|<Si,则校准完成;否则,根据|Di|与Si的比较结果判断ΔTi的增减,直至|Di|<Si;ΔTi探测模块通过其步长调节子模块完成ΔTi±μ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510607139.7A CN105141312B (zh) | 2015-09-22 | 2015-09-22 | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510607139.7A CN105141312B (zh) | 2015-09-22 | 2015-09-22 | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105141312A CN105141312A (zh) | 2015-12-09 |
CN105141312B true CN105141312B (zh) | 2018-09-14 |
Family
ID=54726547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510607139.7A Active CN105141312B (zh) | 2015-09-22 | 2015-09-22 | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105141312B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105811978B (zh) * | 2016-02-29 | 2019-03-01 | 电子科技大学 | 一种用于流水线adc的校准电路设计方法 |
CN105871377B (zh) * | 2016-03-24 | 2023-06-09 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
CN107046425B (zh) * | 2017-04-18 | 2020-09-01 | 中国电子科技集团公司第二十四研究所 | 基于采样间隔差值统计的采样时间误差检测系统 |
CN109959825B (zh) * | 2017-12-26 | 2023-07-21 | 东南大学 | 一种基于拉格朗日插值法的非线性压控衰减器拟合校准方法 |
CN109639276B (zh) * | 2018-11-23 | 2022-12-02 | 华中科技大学 | 具有drrz校正功能的双倍时间交织电流舵型dac |
CN111817718B (zh) * | 2020-09-10 | 2020-12-25 | 灵矽微电子(深圳)有限责任公司 | 一种时域交织模数转换器及电子设备 |
CN113364460B (zh) * | 2021-05-07 | 2023-05-26 | 西安电子科技大学 | 用于超高速时域交织adc的快速收敛时钟偏差校准方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103746695A (zh) * | 2013-12-27 | 2014-04-23 | 电子科技大学 | 时间交织模数转换器通道间采样时间失配的校正方法 |
CN104734711A (zh) * | 2015-03-20 | 2015-06-24 | 合肥工业大学 | 一种用于tiadc通道间增益误差的校准模块及其校准方法 |
CN104901695A (zh) * | 2015-06-29 | 2015-09-09 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
-
2015
- 2015-09-22 CN CN201510607139.7A patent/CN105141312B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103746695A (zh) * | 2013-12-27 | 2014-04-23 | 电子科技大学 | 时间交织模数转换器通道间采样时间失配的校正方法 |
CN104734711A (zh) * | 2015-03-20 | 2015-06-24 | 合肥工业大学 | 一种用于tiadc通道间增益误差的校准模块及其校准方法 |
CN104901695A (zh) * | 2015-06-29 | 2015-09-09 | 合肥工业大学 | 一种用于tiadc采样时间误差的校准模块及其校准方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105141312A (zh) | 2015-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105141312B (zh) | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 | |
CN104901695B (zh) | 一种用于tiadc采样时间误差的校准模块及其校准方法 | |
CN107863967B (zh) | 一种多通道同步输出校准装置及方法 | |
CN108471313B (zh) | 一种基于数模混合信号的tiadc系统校准方法 | |
CN102739252B (zh) | 用于时间交织模数转换器的后台校准的系统和方法 | |
CN101718562B (zh) | 一种多通道高速并行交替采集系统的误差实时校正方法 | |
CN102006073B (zh) | 一种快速收敛多通道时间交织模数转换器及其校准系统 | |
CN104092462B (zh) | 具有数字后台校准功能的电荷耦合流水线模数转换器 | |
CN201957001U (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
CN109361390A (zh) | 用于时间交织adc通道间采样时间误差校正模块及方法 | |
CN105959005B (zh) | 流水线adc的数字后台校准装置 | |
CN102075189A (zh) | 一种可进行后台数字校准的流水线式模数转换器 | |
CN103837253B (zh) | 一种cmos温度传感器 | |
CN104467842A (zh) | 一种带参考通道的tiadc的数字后台实时补偿方法 | |
CN101888246B (zh) | 具有误差校准功能的电荷耦合流水线模数转换器 | |
CN106027051B (zh) | 一种适用于流水线模数转换器的后台校准电路及校准方法 | |
CN106027050A (zh) | 一种使用开环增益级的流水线逐次逼近式模数转换器 | |
CN112751565B (zh) | 一种自校准片内基准电压模块 | |
CN109245766A (zh) | 一种时间交织结构模数转换器的误差补偿校正系统及方法 | |
CN104734711A (zh) | 一种用于tiadc通道间增益误差的校准模块及其校准方法 | |
CN104038225B (zh) | 具有自适应误差校准功能的电荷耦合流水线模数转换器 | |
CN115021754B (zh) | Tiadc采样时间失配数字校正方法与系统 | |
CN101924554B (zh) | 电荷耦合流水线模数转换器的共模误差校准电路 | |
CN103490780B (zh) | 用于执行比较器后台校准的装置和方法 | |
CN112067868B (zh) | 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |