CN105871377B - 时域交织模数转换器采样时间失配的校准方法及系统 - Google Patents
时域交织模数转换器采样时间失配的校准方法及系统 Download PDFInfo
- Publication number
- CN105871377B CN105871377B CN201610173954.1A CN201610173954A CN105871377B CN 105871377 B CN105871377 B CN 105871377B CN 201610173954 A CN201610173954 A CN 201610173954A CN 105871377 B CN105871377 B CN 105871377B
- Authority
- CN
- China
- Prior art keywords
- circuit
- sampling time
- channel
- mismatch
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000000605 extraction Methods 0.000 claims abstract description 17
- 238000001514 detection method Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000013461 design Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种时域交织模数转换器采样时间失配的校准方法及系统,包括N路标准通道和一路参考通道、采样时间失配系数提取电路和采样时间调整控制电路;通过采样时间失配系数提取电路提取出待校准的标准通道和参考通道的调整电路控制系数,并将调整电路控制系数传送至采样时间调整控制电路,采样时间调整控制电路控制待校准的标准通道的采样时钟。本发明有效避免了振幅误差影响采样时间的校准,电路结构简单易行,不需要微分器,方法收敛速度快,校准精度高,不受信号幅度和增益失配的影响。
Description
技术领域
本发明涉及后台校准领域,特别是涉及时域交织模数转换器采样时间失配的校准方法及系统。
背景技术
采用时域交织模式是显著提高模数转换器(ADC)的有效采样率的一种简单方法,图1显示了一种典型的时域交织模数转换器,它由N个相同的模数转换通道构成,每个通道的时钟频率为fck,但采样时间错开Tck/N,因此,这N通道的模数转换器整体采样率相当于一个时钟频率为fck*N的单通道模数转换器,采样时间为1/(fck*N)。显然,这种交错模数转换器的芯片面积以及功耗是单通道模数转换器的N倍,然而,当单通道模数转换器难以完成高采样率时(受限与制造工艺),在需要高采样率的情况下这些还是可以接受的。
相比单通道模数转换器,尽管时域交织模数转换器存在速度的优势,但其还存在一些缺陷:不同通道之间的失配在输出频谱上产生杂波信号,通道失配主要包括:失调失配、增益失配、采样时间失配三种类型,对一个N通道交错模数转换器,失调失配在频率为m*fck处产生噪声频谱分量;增益失配在频率为m*fck+/-fin处产生噪声频谱分量;采样时间失配同样在频率为m*fck+/-fin处产生噪声频谱分量(m=1、2……N,fin为输入信号频率);在实际设计中,8位至10位的模数转换器能够通过仔细的电路设计和版图设计使其通道之间达到准确匹配,但在10位以上的模数转换器中,当需要较高的性能时就必须为失配误差校准设计特定的校准方案,为了避免模数转换器操作的被打断,在后台运行校准是十分必要可取的。
在失配的不同类型中,由于需要高频输入信号来准确提取时序偏差信息,采样时间失配是最难校准的(失调失配无需任何输入信号,增益失调仅仅需要输入直流信号),图2为一种最常用的采样时间失配校准,其增加了一个参考通道,该参考通道运行在全速率(N*fck)或者是稍低的速率但校准时采样时刻随通道能够调整一致。此时,采样误差能够通过LMS(最小均方误差)算法得出:
Terr(k+1)=Terr(k)-u*dev((Sn-Sref)^2) (1)
其中,Terr是在误差校准模块中将要使用到的预估采样误差(无论是模拟还是数字),u是比例因子,Sn是n通道的输出,Sref是标准通道的输出。为了减少校准范围和使设计简单,在实际的设计中,我们只需要得出不同通道之间的相对采样时间失配而不是相对于参考通道的绝对采样时间失配(参考通道可能会根据特定的实施方案具有较大的时序偏差),这种校准方法存在的一个问题是它不能够从采样时间失配中区分出增益失配,从而造成其对增益失配较为敏感。为了取保其正常工作,增益失配必须首先去除,而这些是不容易实现的,因为增益校准和时间校准需要在后台同时运行。
图3为另一种对增益失配不敏感的采样时间失配校准,它跟图2所示方法类似,也是增加了参考通道来辅助采样时间误差的测量,然而,所不同的是此时参考通道处理的并不是输入信号,而是输入信号的导数信号,采样误差能够通过类似的LMS(最小均方误差)算法得出
Terr(k+1)=Terr(k)+u*dev((Sn*Sref)^2) (2)
为了减少校准范围和使设计简单,在实际的设计中,我们只需要得出不同通道之间的相对采样时间失配而不是相对于参考通道的绝对采样时间失配(参考通道可能会根据特定的实施方案具有较大的时序偏差),该方法对增益失配不敏感的原因主要在于Sn*Sref是输入信号和输入信号的导数交叉相关,且如果参考通道和校准通道采样时间是完全一致的话它的值接近于零(输入信号可以看着是差分正弦波和正弦波交叉相关以及其导数的和为零),相比较图2的方法,这种方法更具鲁棒性,然而,测量所示输入信号的导数并不是个简单的任务,它需要模拟或者数字微分器。但是这样不仅增加了电路的复杂性,而且其校准精度受限与微分器的精度。
发明内容
发明目的:本发明的目的是提供一种能够解决传统校准方法和系统的缺陷的时域交织模数转换器采样时间失配的校准方法及系统。
技术方案:本发明所述的时域交织模数转换器采样时间失配的校准方法,包括以下的步骤:
S1:在模数转换器的N路标准通道之外增加一路参考通道,形成共N+1路通道;
S2:各路通道的输出数据送至采样时间失配系数提取电路,提取出调整电路控制系数并送至采样时间调整控制电路;
调整电路控制系数通过式(1)进行计算:
CTSk+1=CTSk-u*(ek-ek-1)*sign(CTSk-CTSk-1) (1)
式(1)中,CST为调整电路控制系数,u为逼近算法迭代步长系数,e为误差函数,k为标准通道的序号;
其中,e通过式(2)进行计算:
e=abs(sign(Sn)-sign(Sref)) (2)
式(2)中,Sn为标准通道的输出信号,Sref为参考通道的输出信号;
S3:采样时间调整控制电路控制待校准的标准通道的采样时钟;
S4:对所有待校准的标准通道重复步骤S1至S3,直至所有待校准的标准通道均校准完毕。
进一步,所述参考通道的采样时钟等于或高于标准通道的采样时钟。
进一步,所述采样时间失配系数提取电路中,标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路,得到标准通道和参考通道各自的极性信息,然后送至最小方差电路进行调整电路控制系数的计算。
进一步,所述最小方差电路计算调整电路控制系数的过程为:首先将标准通道极性信息与参考通道极性信息相减,取绝对值,然后将多个绝对值相加,再乘以步长控制系数,之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息,从而得到本次计算的调整电路控制系数。
进一步,所述采样时间调整控制电路包括多个串联的反相器。
本发明所述的时域交织模数转换器采样时间失配的校准系统,包括N路标准通道和一路参考通道、采样时间失配系数提取电路和采样时间调整控制电路;通过采样时间失配系数提取电路提取出待校准的标准通道和参考通道的调整电路控制系数,并将调整电路控制系数传送至采样时间调整控制电路,采样时间调整控制电路控制待校准的标准通道的采样时钟。
进一步,所述参考通道的采样时钟等于或高于标准通道的采样时钟。
进一步,所述采样时间失配系数提取电路中,标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路,得到标准通道和参考通道各自的极性信息,然后送至最小方差电路进行调整电路控制系数的计算。
进一步,所述最小方差电路计算调整电路控制系数的过程为:首先将标准通道的极性信息与参考通道的极性信息相减,取绝对值,然后将多个绝对值相加,再乘以步长控制系数,之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息,从而得到本次计算的调整电路控制系数。
进一步,所述采样时间调整控制电路包括多个串联的反相器。
有益效果:本发明在提取调整电路控制系数时使用极性信息代替信号本身,有效避免了振幅误差影响采样时间的校准,电路结构简单易行,不需要微分器,方法收敛速度快,校准精度高,不受信号幅度和增益失配的影响。
附图说明
图1为现有技术中的一种典型的时域交织模数转换器的电路示意图;
图2为现有技术中的一种采用了采样时间失配校准系统的时域交织模数转换器的电路示意图;
图3为现有技术中的另一种采用了采样时间失配校准系统的时域交织模数转换器的电路示意图;
图4为采用了本发明的校准系统的时域交织模数转换器的电路示意图;
图5为本发明的采样时间失配系数提取电路的电路示意图;
图6为本发明的采样时间调整控制电路的电路示意图。
具体实施方式
下面结合具体实施方式对本发明的技术方案作进一步的介绍。
本发明公开了一种时域交织模数转换器采样时间失配的校准方法,包括以下的步骤:
S1:在模数转换器的N路标准通道之外增加一路参考通道,形成共N+1路通道;
S2:各路通道的输出数据送至采样时间失配系数提取电路1,提取出调整电路控制系数并送至采样时间调整控制电路2;
调整电路控制系数通过式(1)进行计算:
CTSk+1=CTSk-u*(ek-ek-1)*sign(CTSk-CTSk-1) (1)
式(1)中,CST为调整电路控制系数,u为逼近算法迭代步长系数,e为误差函数,k为标准通道的序号;
其中,e通过式(2)进行计算:
e=abs(sign(Sn)-sign(Sref)) (2)
式(2)中,Sn为标准通道的输出信号,Sref为参考通道的输出信号;
S3:采样时间调整控制电路2根据调整电路控制系数CST来提前或者延迟待校准的标准通道的采样时钟,使其缩小与参考通道的差别;
S4:对所有待校准的标准通道重复步骤S1至S3,直至所有待校准的标准通道均校准完毕,此时调整电路控制系数CST将逐渐收敛到一个最优值使各个标准通道的采样时间与参考通道的采样时间的差值接近于零,从而达到校准的目的。
本发明的这种校准方法是一种后台运行的自适应校准,不会打断模数转换器的正常转换,而且可以跟踪电路随环境和时间的漂移。
参考通道的设计有两种方式:一种是采用与标准通道相同的结构,但采样时间可以动态重新配置到与某一待校准的标准通道相同的时间点上;另一种是采用高速结构,但分辨率较低。
失调失配校准的方法有多种,比较简单的是将待校准的标准通道的输出平均值和参考通道的输出平均值相减,得到两通道的失调失配差值。
下面以第k个标准通道为例,介绍怎样计算调整电路控制系数:在模数转换器正常运行并有输入信号的情况下,将参考通道的采样时间配置到与第k个标准通道的采样时间相同的位置上,然后收集M个参考通道和第k个标准通道的输出信号,检测输出信号的极性,并采用式(1)来计算调整电路控制系数。其中,M根据实际收敛情况来调整,式(1)中的u也根据实际收敛情况来调整。
在实际的设计中,在检测输出信号极性时,输入信号可以包括大的直流偏移因而没有交叉零点,这些可以通过从输入信号中减去直流偏移(取平均)来切换输入信号使其围绕零点移动来解决。另外,在没有输入信号时,为了仍能进行采样时间校正,可内部产生一个交流信号,加到数模转换器的输入端。还有,为降低或消除,有规律的调整个通道采样时间所造成的杂波,可随机选择通道进行校正,而不是按顺序从通道1到N。另外,在一个校正周期后可随机插入等待时间,也可降低杂波。
本发明还公开了一种时域交织模数转换器采样时间失配的校准系统,如图4所示,包括N路标准通道和一路参考通道、采样时间失配系数提取电路1和采样时间调整控制电路2;通过采样时间失配系数提取电路1提取出待校准的标准通道和参考通道的调整电路控制系数,并将调整电路控制系数传送至采样时间调整控制电路2,采样时间调整控制电路2控制待校准的标准通道的采样时钟。
如图5所示,以第k个标准通道为例来介绍采样时间失配系数提取电路1的工作过程:采样时间失配系数提取电路1中,第k个标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路,得到标准通道和参考通道各自的极性信息,然后送至最小方差电路11进行调整电路控制系数的计算。
如图5所示,最小方差电路11计算调整电路控制系数的过程为:首先将标准通道的极性信息与参考通道的极性信息相减,取绝对值,然后将多个绝对值相加,再乘以步长控制系数,之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息,从而得到本次计算的调整电路控制系数。
如图6所示,采样时间调整控制电路2包括多个串联的反相器,其中的一些反相器的延时可以通过调整上拉和下拉电流来控制,此外还可以调节电源电压、电容负载大小等,在实际设计中可根据需要选择最佳方案。
Claims (10)
1.时域交织模数转换器采样时间失配的校准方法,其特征在于:包括以下的步骤:
S1:在模数转换器的N路标准通道之外增加一路参考通道,形成共N+1路通道;
S2:各路通道的输出数据送至采样时间失配系数提取电路(1),提取出调整电路控制系数并送至采样时间调整控制电路(2);
调整电路控制系数通过式(1)进行计算:
CTSk+1=CTSk-u*(ek-ek-1)*sign(CTSk-CTSk-1) (1)
式(1)中,CST为调整电路控制系数,u为逼近算法迭代步长系数,e为误差函数,k为标准通道的序号;
其中,e通过式(2)进行计算:
e=abs(sign(Sn)-sign(Sref)) (2)
式(2)中,Sn为标准通道的输出信号,Sref为参考通道的输出信号;
S3:采样时间调整控制电路(2)控制待校准的标准通道的采样时钟;
S4:对所有待校准的标准通道重复步骤S1至S3,直至所有待校准的标准通道均校准完毕。
2.根据权利要求1所述的时域交织模数转换器采样时间失配的校准方法,其特征在于:所述参考通道的采样时钟等于或高于标准通道的采样时钟。
3.根据权利要求1所述的时域交织模数转换器采样时间失配的校准方法,其特征在于:所述采样时间失配系数提取电路(1)中,标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路,得到标准通道和参考通道各自的极性信息,然后送至最小方差电路(11)进行调整电路控制系数的计算。
4.根据权利要求3所述的时域交织模数转换器采样时间失配的校准方法,其特征在于:所述最小方差电路(11)计算调整电路控制系数的过程为:首先将标准通道极性信息与参考通道极性信息相减,取绝对值,然后将多个绝对值相加,再乘以步长控制系数,之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息,从而得到本次计算的调整电路控制系数。
5.根据权利要求1所述的时域交织模数转换器采样时间失配的校准方法,其特征在于:所述采样时间调整控制电路(2)包括多个串联的反相器。
6.时域交织模数转换器采样时间失配的校准系统,其特征在于:包括N路标准通道和一路参考通道、采样时间失配系数提取电路(1)和采样时间调整控制电路(2);通过采样时间失配系数提取电路(1)提取出待校准的标准通道和参考通道的调整电路控制系数,并将调整电路控制系数传送至采样时间调整控制电路(2),采样时间调整控制电路(2)控制待校准的标准通道的采样时钟;
调整电路控制系数通过式(1)进行计算:
CTSk+1=CTSk-u*(ek-ek-1)*sign(CTSk-CTSk-1) (1)
式(1)中,CST为调整电路控制系数,u为逼近算法迭代步长系数,e为误差函数,k为标准通道的序号;
其中,e通过式(2)进行计算:
e=abs(sign(Sn)-sign(Sref)) (2)
式(2)中,Sn为标准通道的输出信号,Sref为参考通道的输出信号。
7.根据权利要求6所述的时域交织模数转换器采样时间失配的校准系统,其特征在于:所述参考通道的采样时钟等于或高于标准通道的采样时钟。
8.根据权利要求6所述的时域交织模数转换器采样时间失配的校准系统,其特征在于:所述采样时间失配系数提取电路(1)中,标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路,得到标准通道和参考通道各自的极性信息,然后送至最小方差电路(11)进行调整电路控制系数的计算。
9.根据权利要求8所述的时域交织模数转换器采样时间失配的校准系统,其特征在于:所述最小方差电路(11)计算调整电路控制系数的过程为:首先将标准通道的极性信息与参考通道的极性信息相减,取绝对值,然后将多个绝对值相加,再乘以步长控制系数,之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息,从而得到本次计算的调整电路控制系数。
10.根据权利要求6所述的时域交织模数转换器采样时间失配的校准系统,其特征在于:所述采样时间调整控制电路(2)包括多个串联的反相器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610173954.1A CN105871377B (zh) | 2016-03-24 | 2016-03-24 | 时域交织模数转换器采样时间失配的校准方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610173954.1A CN105871377B (zh) | 2016-03-24 | 2016-03-24 | 时域交织模数转换器采样时间失配的校准方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105871377A CN105871377A (zh) | 2016-08-17 |
CN105871377B true CN105871377B (zh) | 2023-06-09 |
Family
ID=56625717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610173954.1A Active CN105871377B (zh) | 2016-03-24 | 2016-03-24 | 时域交织模数转换器采样时间失配的校准方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105871377B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106330185B (zh) * | 2016-08-25 | 2019-04-05 | 电子科技大学 | 一种基于极值函数的采样时间失配校正方法 |
CN106385257A (zh) * | 2016-10-26 | 2017-02-08 | 苏州迅芯微电子有限公司 | 应用于时间交织模数转换器的校准算法 |
CN107171665B (zh) * | 2017-03-28 | 2021-06-22 | 中山大学 | 带通信号的双通道tiadc非线性系统参数估计方法 |
CN108832927B (zh) * | 2018-05-30 | 2023-12-22 | 北京新岸线移动多媒体技术有限公司 | 一种tiadc自校准系统 |
CN110336562B (zh) * | 2019-07-26 | 2023-04-14 | 成都铭科思微电子技术有限责任公司 | 一种时间交织sar adc通道间失配校正方法 |
CN111049522B (zh) * | 2019-12-20 | 2023-12-22 | 西安电子科技大学 | 基于伪随机码的随机化通道校准方法和系统 |
CN114448441B (zh) * | 2021-03-05 | 2022-11-08 | 中兴通讯股份有限公司 | 一种时钟校准方法、装置和设备 |
CN113595551B (zh) * | 2021-07-14 | 2024-04-05 | 普源精电科技股份有限公司 | 时间交织adc的增益失配校准方法及校准器 |
CN113630119B (zh) * | 2021-07-14 | 2024-04-05 | 普源精电科技股份有限公司 | 时间交织adc的失调失配校准方法及校准器 |
CN113659985B (zh) * | 2021-07-19 | 2023-06-30 | 清华大学深圳国际研究生院 | 时域交织sar adc失调校准装置及方法 |
CN114113765A (zh) * | 2021-11-04 | 2022-03-01 | 国网冀北电力有限公司计量中心 | 一种测量电压比例的装置及方法 |
CN114024549B (zh) * | 2022-01-04 | 2022-04-15 | 普源精电科技股份有限公司 | 一种时域交织模数转换器同步装置及方法 |
CN115632657B (zh) * | 2022-11-04 | 2023-09-05 | 南京金阵微电子技术有限公司 | 校准方法、模数转换器电路、介质及设备 |
CN118100928A (zh) * | 2022-11-21 | 2024-05-28 | 深圳市中兴微电子技术有限公司 | 基于模数转换器的校准电路、方法、设备及存储介质 |
CN115616275A (zh) * | 2022-12-19 | 2023-01-17 | 杭州加速科技有限公司 | 调整采样时间参数的方法、系统及应用 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006073A (zh) * | 2010-12-24 | 2011-04-06 | 复旦大学 | 一种快速收敛多通道时间交织模数转换器及其校准系统 |
KR20120122972A (ko) * | 2011-04-29 | 2012-11-07 | 인터실 아메리카스 엘엘씨 | 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근 |
CN103312329A (zh) * | 2013-05-23 | 2013-09-18 | 电子科技大学 | 用于时间交织adc采样时间失配的校正方法及校正器 |
CN103825612A (zh) * | 2014-01-17 | 2014-05-28 | 电子科技大学 | 基于时间数字转换器的采样时钟失配后台校正方法 |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
CN104993828A (zh) * | 2015-08-13 | 2015-10-21 | 无锡比迅科技有限公司 | 时间交织模数转换器采样时间偏移校准方法 |
CN105141312A (zh) * | 2015-09-22 | 2015-12-09 | 西安电子科技大学 | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 |
CN205725706U (zh) * | 2016-03-24 | 2016-11-23 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准系统 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602323B2 (en) * | 2007-04-04 | 2009-10-13 | The Regents Of The University Of California | Digital background correction of nonlinear error ADC's |
US8604952B2 (en) * | 2011-04-29 | 2013-12-10 | Intersil Americas LLC | Multiplier-free algorithms for sample-time and gain mismatch error estimation in a two-channel time-interleaved analog-to-digital converter |
US8890729B2 (en) * | 2012-12-05 | 2014-11-18 | Crest Semiconductors, Inc. | Randomized time-interleaved sample-and-hold system |
US8890739B2 (en) * | 2012-12-05 | 2014-11-18 | Crest Semiconductors, Inc. | Time interleaving analog-to-digital converter |
-
2016
- 2016-03-24 CN CN201610173954.1A patent/CN105871377B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102006073A (zh) * | 2010-12-24 | 2011-04-06 | 复旦大学 | 一种快速收敛多通道时间交织模数转换器及其校准系统 |
KR20120122972A (ko) * | 2011-04-29 | 2012-11-07 | 인터실 아메리카스 엘엘씨 | 2?채널 타임?인터리브된 아날로그?디지털 컨버터에서의 샘플?타임 미스매치 에러 캘리브레이션에 대한 그래디언트?기반 접근 |
CN103312329A (zh) * | 2013-05-23 | 2013-09-18 | 电子科技大学 | 用于时间交织adc采样时间失配的校正方法及校正器 |
CN103825612A (zh) * | 2014-01-17 | 2014-05-28 | 电子科技大学 | 基于时间数字转换器的采样时钟失配后台校正方法 |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
CN104993828A (zh) * | 2015-08-13 | 2015-10-21 | 无锡比迅科技有限公司 | 时间交织模数转换器采样时间偏移校准方法 |
CN105141312A (zh) * | 2015-09-22 | 2015-12-09 | 西安电子科技大学 | 一种n通道时域交织模数转换器时钟偏差的数字后台校准算法 |
CN205725706U (zh) * | 2016-03-24 | 2016-11-23 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准系统 |
Also Published As
Publication number | Publication date |
---|---|
CN105871377A (zh) | 2016-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105871377B (zh) | 时域交织模数转换器采样时间失配的校准方法及系统 | |
US8854064B2 (en) | Touch sensing method and apparatus | |
US20160079994A1 (en) | Methods and apparatus for reducing timing-skew errors in time-interleaved analog-to-digital converters | |
EP2850732B1 (en) | Calibrating timing, gain and bandwith mismatch in interleaved adcs using injection of random pulses | |
Mafi et al. | Digital blind background calibration of imperfections in time-interleaved ADCs | |
US9871442B2 (en) | Zero-offset voltage feedback for AC power supplies | |
US20230047734A1 (en) | Time-interleaved successive approximation analog to digital converter and calibration method thereof | |
CN107994903B (zh) | 模数转换电路及流水线模数转换器 | |
US20050062482A1 (en) | Matched delay line voltage converter | |
US20130120175A1 (en) | CALIBRATING TIMING, GAIN AND BANDWIDTH MISMATCH IN INTERLEAVED ADCs | |
CN205725706U (zh) | 时域交织模数转换器采样时间失配的校准系统 | |
CN104993828A (zh) | 时间交织模数转换器采样时间偏移校准方法 | |
CN111917413B (zh) | 一种ti-adc通道间时序偏差校准方法 | |
Li et al. | A background correlation-based timing skew estimation method for time-interleaved ADCs | |
JP6509041B2 (ja) | A/d変換器における帯域幅不整合推定のための方法及び回路 | |
US7630695B2 (en) | Receiver signal strength indicator | |
CN108832927B (zh) | 一种tiadc自校准系统 | |
ITMI20131273A1 (it) | Metodo e dispositivo per generare un segnale digitale di uscita corrispondente ad un segnale analogico di ingresso | |
Harpe et al. | Analog calibration of channel mismatches in time‐interleaved ADCs | |
Cao et al. | An efficient background timing skew calibration technique for time-interleaving analog-to-digital converters | |
Yu et al. | A mixed sample-time error calibration technique in time-interleaved ADCs | |
Li et al. | A statistical offset calibration technique for 1.5-bit/cycle SAR ADCs | |
RU2303327C1 (ru) | Способ интегрирующего аналого-цифрового преобразования | |
RU2819791C1 (ru) | Прецизионный преобразователь напряжения в частоту | |
US11323128B2 (en) | Calibration technique for time-interleaved analog-to-digital converters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Calibration method and system for sampling time mismatch in time-domain interleaved analog-to-digital converters Granted publication date: 20230609 Pledgee: Nanjing Zidong sub branch of Bank of Nanjing Co.,Ltd. Pledgor: NANJING TIANYI HEXIN ELECTRONIC CO.,LTD. Registration number: Y2024980015014 |
|
PE01 | Entry into force of the registration of the contract for pledge of patent right |