CN205725706U - 时域交织模数转换器采样时间失配的校准系统 - Google Patents
时域交织模数转换器采样时间失配的校准系统 Download PDFInfo
- Publication number
- CN205725706U CN205725706U CN201620231493.4U CN201620231493U CN205725706U CN 205725706 U CN205725706 U CN 205725706U CN 201620231493 U CN201620231493 U CN 201620231493U CN 205725706 U CN205725706 U CN 205725706U
- Authority
- CN
- China
- Prior art keywords
- circuit
- sampling time
- channel
- sampling
- mismatch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本实用新型公开了一种时域交织模数转换器采样时间失配的校准系统，包括N路标准通道和一路参考通道、采样时间失配系数提取电路和采样时间调整控制电路；通过采样时间失配系数提取电路提取出待校准的标准通道和参考通道的调整电路控制系数，并将调整电路控制系数传送至采样时间调整控制电路，采样时间调整控制电路控制待校准的标准通道的采样时钟。本实用新型在提取调整电路控制系数时使用极性信息代替信号本身，有效避免了振幅误差影响采样时间的校准，电路结构简单易行，不需要微分器，校准精度高，不受信号幅度和增益失配的影响。
Description
技术领域
本实用新型涉及后台校准领域，特别是涉及时域交织模数转换器采样时间失配的校准系统。
背景技术
采用时域交织模式是显著提高模数转换器(ADC)的有效采样率的一种简单方法，图1显示了一种典型的时域交织模数转换器，它由N个相同的模数转换通道构成，每个通道的时钟频率为fck，但采样时间错开Tck/N,因此，这N通道的模数转换器整体采样率相当于一个时钟频率为fck*N的单通道模数转换器，采样时间为1/(fck*N)。显然，这种交错模数转换器的芯片面积以及功耗是单通道模数转换器的N倍，然而，当单通道模数转换器难以完成高采样率时(受限与制造工艺)，在需要高采样率的情况下这些还是可以接受的。
相比单通道模数转换器，尽管时域交织模数转换器存在速度的优势，但其还存在一些缺陷：不同通道之间的失配在输出频谱上产生杂波信号，通道失配主要包括：失调失配、增益失配、采样时间失配三种类型，对一个N通道交错模数转换器，失调失配在频率为m*fck处产生噪声频谱分量；增益失配在频率为m*fck+/-fin处产生噪声频谱分量；采样时间失配同样在频率为m*fck+/-fin处产生噪声频谱分量(m＝1、2……N，fin为输入信号频率)；在实际设计中，8位至10位的模数转换器能够通过仔细的电路设计和版图设计使其通道之间达到准确匹配，但在10位以上的模数转换器中，当需要较高的性能时就必须为失配误差校准设计特定的校准方案，为了避免模数转换器操作的被打断，在后台运行校准是十分必要可取的。
在失配的不同类型中，由于需要高频输入信号来准确提取时序偏差信息，采样时间失配是最难校准的(失调失配无需任何输入信号，增益失调仅仅需要输入直流信号)，图2为一种最常用的采样时间失配校准，其增加了一个参考通道，该参考通道运行在全速率(N*fck)或者是稍低的速率但校准时采样时刻随通道能够调整一致。此时，采样误差能够通过LMS(最小均方误差)算法得出：
Terr(k+1)＝Terr(k)-u*dev((Sn-Sref)^2) (1)
其中，Terr是在误差校准模块中将要使用到的预估采样误差(无论是模拟还是数字)，u是比例因子，Sn是n通道的输出，Sref是标准通道的输出。为了减少校准范围和使设计简单，在实际的设计中，我们只需要得出不同通道之间的相对采样时间失配而不是相对于参考通道的绝对采样时间失配(参考通道可能会根据特定的实施方案具有较大的时序偏差)，这种校准方法存在的一个问题是它不能够从采样时间失配中区分出增益失配，从而造成其对增益失配较为敏感。为了取保其正常工作，增益失配必须首先去除，而这些是不容易实现的，因为增益校准和时间校准需要在后台同时运行。
图3为另一种对增益失配不敏感的采样时间失配校准，它跟图2所示方法类似，也是增加了参考通道来辅助采样时间误差的测量，然而，所不同的是此时参考通道处理的并不是输入信号，而是输入信号的导数信号，采样误差能够通过类似的LMS(最小均方误差)算法得出
Terr(k+1)＝Terr(k)+u*dev((Sn*Sref)^2) (2)
为了减少校准范围和使设计简单，在实际的设计中，我们只需要得出不同通道之间的相对采样时间失配而不是相对于参考通道的绝对采样时间失配(参考通道可能会根据特定的实施方案具有较大的时序偏差)，该方法对增益失配不敏感的原因主要在于Sn*Sref是输入信号和输入信号的导数交叉相关，且如果参考通道和校准通道采样时间是完全一致的话它的值接近于零(输入信号可以看着是差分正弦波和正弦波交叉相关以及其导数的和为零)，相比较图2的方法，这种方法更具鲁棒性，然而，测量所示输入信号的导数并不是个简单的任务，它需要模拟或者数字微分器。但是这样不仅增加了电路的复杂性，而且其校准精度受限与微分器的精度。
实用新型内容
实用新型目的：本实用新型的目的是提供一种能够解决传统校准系统的缺陷的时域交织模数转换器采样时间失配的校准系统。
技术方案：本实用新型所述的时域交织模数转换器采样时间失配的校准系统，包括N路标准通道和一路参考通道、采样时间失配系数提取电路和采样时间调整控制电路；通过采样时间失配系数提取电路提取出待校准的标准通道和参考通道的调整电路控制系数，并将调整电路控制系数传送至采样时间调整控制电路，采样时间调整控制电路控制待校准的标准通道的采样时钟。
进一步，所述调整电路控制系数通过式(1)进行计算：
CTSk+1＝CTSk-u*(ek-ek-1)*sign(CTSk-CTSk-1) (1)
式(1)中，CST为调整电路控制系数，u为逼近算法迭代步长系数，e为误差函数，k为标准通道的序号；
其中，e通过式(2)进行计算：
e＝abs(sign(Sn)-sign(Sref)) (2)
式(2)中，Sn为标准通道的输出信号，Sref为参考通道的输出信号。
进一步，所述参考通道的采样时钟等于或高于标准通道的采样时钟。
进一步，所述采样时间失配系数提取电路中，标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路，得到标准通道和参考通道各自的极性信息，然后送至最小方差电路进行调整电路控制系数的计算。
进一步，所述最小方差电路计算调整电路控制系数的过程为：首先将标准通道的极性信息与参考通道的极性信息相减，取绝对值，然后将多个绝对值相加，再乘以步长控制系数，之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息，从而得到本次计算的调整电路控制系数。
进一步，所述采样时间调整控制电路包括多个串联的反相器。
有益效果：本实用新型在提取调整电路控制系数时使用极性信息代替信号本身，有效避免了振幅误差影响采样时间的校准，电路结构简单易行，不需要微分器，校准精度高，不受信号幅度和增益失配的影响。
附图说明
图1为现有技术中的一种典型的时域交织模数转换器的电路示意图；
图2为现有技术中的一种采用了采样时间失配校准系统的时域交织模数转换器的电路示意图；
图3为现有技术中的另一种采用了采样时间失配校准系统的时域交织模数转换器的电路示意图；
图4为采用了本实用新型的校准系统的时域交织模数转换器的电路示意图；
图5为本实用新型的采样时间失配系数提取电路的电路示意图；
图6为本实用新型的采样时间调整控制电路的电路示意图。
具体实施方式
下面结合具体实施方式对本实用新型的技术方案作进一步的介绍。
本实用新型公开了一种时域交织模数转换器采样时间失配的校准系统，如图4所示，包括N路标准通道和一路参考通道、采样时间失配系数提取电路1和采样时间调整控制电路2；通过采样时间失配系数提取电路1提取出待校准的标准通道和参考通道的调整电路控制系数，并将调整电路控制系数传送至采样时间调整控制电路2，采样时间调整控制电路2控制待校准的标准通道的采样时钟。
如图5所示，以第k个标准通道为例来介绍采样时间失配系数提取电路1的工作过程：采样时间失配系数提取电路1中，第k个标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路，得到标准通道和参考通道各自的极性信息，然后送至最小方差电路11进行调整电路控制系数的计算。
如图5所示，最小方差电路11计算调整电路控制系数的过程为：首先将标准通道的极性信息与参考通道的极性信息相减，取绝对值，然后将多个绝对值相加，再乘以步长控制系数，之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息，从而得到本次计算的调整电路控制系数。
如图6所示，采样时间调整控制电路2包括多个串联的反相器，其中的一些反相器的延时可以通过调整上拉和下拉电流来控制，此外还可以调节电源电压、电容负载大小等，在实际设计中可根据需要选择最佳方案。
本系统按照以下的方法进行校准，包括以下的步骤：
S1：在模数转换器的N路标准通道之外增加一路参考通道，形成共N+1路通道；
S2：各路通道的输出数据送至采样时间失配系数提取电路1，提取出调整电路控制系数并送至采样时间调整控制电路2；
调整电路控制系数通过式(1)进行计算：
CTSk+1＝CTSk-u*(ek-ek-1)*sign(CTSk-CTSk-1) (1)式(1)中，CST为调整电路控制系数，u为逼近算法迭代步长系数，e为误差函数，k为标准通道的序号；
其中，e通过式(2)进行计算：
e＝abs(sign(Sn)-sign(Sref)) (2)
式(2)中，Sn为标准通道的输出信号，Sref为参考通道的输出信号；
S3：采样时间调整控制电路2根据调整电路控制系数CST来提前或者延迟待校准的标准通道的采样时钟，使其缩小与参考通道的差别；
S4：对所有待校准的标准通道重复步骤S1至S3，直至所有待校准的标准通道均校准完毕，此时调整电路控制系数CST将逐渐收敛到一个最优值使各个标准通道的采样时间与参考通道的采样时间的差值接近于零，从而达到校准的目的。
本实用新型的这种校准方法是一种后台运行的自适应校准，不会打断模数转换器的正常转换，而且可以跟踪电路随环境和时间的漂移。
参考通道的设计有两种方式：一种是采用与标准通道相同的结构，但采样时间可以动态重新配置到与某一待校准的标准通道相同的时间点上；另一种是采用高速结构，但分辨率较低。
失调失配校准的方法有多种，比较简单的是将待校准的标准通道的输出平均值和参考通道的输出平均值相减，得到两通道的失调失配差值。
下面以第k个标准通道为例，介绍怎样计算调整电路控制系数：在模数转换器正常运行并有输入信号的情况下，将参考通道的采样时间配置到与第k个标准通道的采样时间相同的位置上，然后收集M个参考通道和第k个标准通道的输出信号，检测输出信号的极性，并采用式(1)来计算调整电路控制系数。其中，M根据实际收敛情况来调整，式(1)中的u也根据实际收敛情况来调整。
在实际的设计中，在检测输出信号极性时，输入信号可以包括大的直流偏移因而没有交叉零点，这些可以通过从输入信号中减去直流偏移(取平均)来切换输入信号使其围绕零点移动来解决。另外，在没有输入信号时，为了仍能进行采样时间校正，可内部产生一个交流信号，加到数模转换器的输入端。还有，为降低或消除，有规律的调整个通道采样时间所造成的杂波，可随机选择通道进行校正，而不是按顺序从通道1到N。另外，在一个校正周期后可随机插入等待时间，也可降低杂波。
Claims (2)
1.时域交织模数转换器采样时间失配的校准系统，其特征在于：包括N路标准通道和一路参考通道、采样时间失配系数提取电路(1)和采样时间调整控制电路(2)；通过采样时间失配系数提取电路(1)提取出待校准的标准通道和参考通道的调整电路控制系数，并将调整电路控制系数传送至采样时间调整控制电路(2)，采样时间调整控制电路(2)控制待校准的标准通道的采样时钟；其中，采样时间失配系数提取电路包括多路消除直流电路和通道输出极性检测电路，还包括最小方差电路，标准通道和参考通道各自经过消除直流电路后送至通道输出极性检测电路，得到标准通道和参考通道各自的极性信息，然后送至最小方差电路进行调整电路控制系数的计算；最小方差电路包括减法器、绝对值电路、加法器、第一乘法器、第二乘法器和差分电路，首先将标准通道的极性信息与参考通道的极性信息相减，取绝对值，然后将多个绝对值相加，再乘以步长控制系数，之后乘以上一次计算得到的调整电路控制系数的差分后的极性信息，从而得到本次计算的调整电路控制系数；采样时间调整控制电路包括多个串联的反相器。
2.根据权利要求1所述的时域交织模数转换器采样时间失配的校准系统，其特征在于：所述参考通道的采样时钟等于或高于标准通道的采样时钟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620231493.4U CN205725706U (zh) | 2016-03-24 | 2016-03-24 | 时域交织模数转换器采样时间失配的校准系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620231493.4U CN205725706U (zh) | 2016-03-24 | 2016-03-24 | 时域交织模数转换器采样时间失配的校准系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205725706U true CN205725706U (zh) | 2016-11-23 |
Family
ID=57313301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620231493.4U Active CN205725706U (zh) | 2016-03-24 | 2016-03-24 | 时域交织模数转换器采样时间失配的校准系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205725706U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871377A (zh) * | 2016-03-24 | 2016-08-17 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
| CN107046425A (zh) * | 2017-04-18 | 2017-08-15 | 中国电子科技集团公司第二十四研究所 | 基于采样间隔差值统计的采样时间误差检测系统 |
| CN114142858A (zh) * | 2022-01-30 | 2022-03-04 | 深圳市速腾聚创科技有限公司 | 多通道采样时间偏差校准模块及时间交织模数转换器 |
| CN117478133A (zh) * | 2023-11-14 | 2024-01-30 | 广州润芯信息技术有限公司 | 一种异步时钟架构自动时序校准方法及装置 |
-
2016
- 2016-03-24 CN CN201620231493.4U patent/CN205725706U/zh active Active
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105871377A (zh) * | 2016-03-24 | 2016-08-17 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
| CN105871377B (zh) * | 2016-03-24 | 2023-06-09 | 南京天易合芯电子有限公司 | 时域交织模数转换器采样时间失配的校准方法及系统 |
| CN107046425A (zh) * | 2017-04-18 | 2017-08-15 | 中国电子科技集团公司第二十四研究所 | 基于采样间隔差值统计的采样时间误差检测系统 |
| CN107046425B (zh) * | 2017-04-18 | 2020-09-01 | 中国电子科技集团公司第二十四研究所 | 基于采样间隔差值统计的采样时间误差检测系统 |
| CN114142858A (zh) * | 2022-01-30 | 2022-03-04 | 深圳市速腾聚创科技有限公司 | 多通道采样时间偏差校准模块及时间交织模数转换器 |
| CN114142858B (zh) * | 2022-01-30 | 2022-05-20 | 深圳市速腾聚创科技有限公司 | 多通道采样时间偏差校准模块及时间交织模数转换器 |
| CN117478133A (zh) * | 2023-11-14 | 2024-01-30 | 广州润芯信息技术有限公司 | 一种异步时钟架构自动时序校准方法及装置 |
| CN117478133B (zh) * | 2023-11-14 | 2024-04-19 | 广州润芯信息技术有限公司 | 一种异步时钟架构自动时序校准方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105871377A (zh) | 时域交织模数转换器采样时间失配的校准方法及系统 | |
| CN205725706U (zh) | 时域交织模数转换器采样时间失配的校准系统 | |
| US9871442B2 (en) | Zero-offset voltage feedback for AC power supplies | |
| US20160079994A1 (en) | Methods and apparatus for reducing timing-skew errors in time-interleaved analog-to-digital converters | |
| KR101838298B1 (ko) | 타임인터리빙된 아날로그디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법 | |
| US8604953B2 (en) | Calibrating timing, gain and bandwidth mismatch in interleaved ADCs | |
| CN104678896B (zh) | 数模转换器的校正装置、方法以及数控系统 | |
| US20150171834A1 (en) | Duty cycle adjustment with error resiliency | |
| TWI392877B (zh) | 電容感測電路以及電容差異感測方法 | |
| US9991896B2 (en) | Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction | |
| CN107959499B (zh) | 测量和校正系统的非理想性 | |
| US10312927B1 (en) | Calibration for time-interleaved analog-to-digital converters and signal generators therefor | |
| CN104467843A (zh) | 一种用于高速数据采集系统的综合误差校正方法 | |
| US10001879B2 (en) | Method and device of optimizing signal-to-noise ratio parameter | |
| CN105720983A (zh) | 用于时间交织模数转换系统的误差估计方法和装置 | |
| Li et al. | A background correlation-based timing skew estimation method for time-interleaved ADCs | |
| CN1902500A (zh) | 能量消耗计量装置 | |
| Gines et al. | Black-box calibration for ADCs with hard nonlinear errors using a novel INL-based additive code: A pipeline ADC case study | |
| EP3387458A1 (en) | Voltage measurement circuit | |
| CN115021754A (zh) | Tiadc采样时间失配数字校正方法与系统 | |
| CN111713020A (zh) | 基于采样和保持电路的基准噪声抑制改善 | |
| US10054709B2 (en) | Object locater and method for locating a metallic and/or magnetizable object | |
| Ta et al. | Fully digital background calibration technique for channel mismatches in TIADCs | |
| US20140210546A1 (en) | Tuning circuitry and method for active filters | |
| Cao et al. | An efficient background timing skew calibration technique for time-interleaving analog-to-digital converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: Interweave calbiration system of adc sampling time mismatch of time domain Effective date of registration: 20181010 Granted publication date: 20161123 Pledgee: Jiangsu Zijin rural commercial bank Limited by Share Ltd branch of science and technology Pledgor: Nanjing Tian Yihe rump electron Co., Ltd Registration number: 2018320000223 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20200320 Granted publication date: 20161123 Pledgee: Jiangsu Zijin rural commercial bank Limited by Share Ltd branch of science and technology Pledgor: NANJING TIANYI HEXIN ELECTRONIC Co.,Ltd. Registration number: 2018320000223 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |