CN112067868B - 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 - Google Patents
一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 Download PDFInfo
- Publication number
- CN112067868B CN112067868B CN202010927834.2A CN202010927834A CN112067868B CN 112067868 B CN112067868 B CN 112067868B CN 202010927834 A CN202010927834 A CN 202010927834A CN 112067868 B CN112067868 B CN 112067868B
- Authority
- CN
- China
- Prior art keywords
- calibration
- adc
- signal
- module
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 238000013500 data storage Methods 0.000 claims description 12
- 230000006870 function Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 9
- 101150042711 adc2 gene Proteins 0.000 claims description 6
- 238000009826 distribution Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 2
- 238000000819 phase cycle Methods 0.000 claims description 2
- 230000008859 change Effects 0.000 abstract description 4
- 239000000306 component Substances 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 3
- 101150102866 adc1 gene Proteins 0.000 description 3
- 230000032683 aging Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000013499 data model Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0272—Circuits therefor for sampling
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/0218—Circuits therefor
- G01R13/0254—Circuits therefor for triggering, synchronisation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
- G01R13/029—Software therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明属于信号处理技术领域，涉及数字示波器多路交叉采样电路及校准方法。一种具有自动校准功能的数字示波器多路ADC交叉采样电路，主要由校准信号生成模块、时钟发生与同步模块、采集模块以及数字信号处理模块组成。本发明通过多路ADC交叉采样，提高采样率，同时支持多路ADC的增益、偏置和相位的自动校准，尤其当环境温度出现变化时，电路具有温度识别功能，可识别温度变化，重新实现自动校准，从而保证采样波形的正确性。
Description
技术领域
本发明属于信号处理技术领域，涉及数字示波器多路交叉采样电路及校准方法。
背景技术
模数变换器(ADC)是示波器的核心元器件，决定了示波器的带宽、采样率和垂直分辨率三项核心指标。受国内半导体工艺水平的限制，国内一直无法研制大带宽、高采样率的ADC芯片。为提高示波器的采样率，国内示波器厂家利用多片ADC芯片通过时域交织技术来实现。
由于多片ADC芯片各自的差异性，不同ADC芯片在相同条件下对同一信号的量化也并不完全一样，误差主要分为增益误差、偏置误差和相位误差，并且误差随着仪器的老化、温湿度的变化而变化，造成校准参数失配。
由于缺乏高采样率的模数变换器芯片，国内数字示波器的采样率最高10GSa/s，尚未有更高采样率的示波器推向市场。部分国内示波器厂家利用2片2GSa/s采样率的ADC芯片进行时域交织，利用2片ADC的时钟相位相差180°实现4GSa/s的采样率。随着单片ADC采样率达到了10GSa/s，多路ADC之间的校准变的非常困难，对校准电路和校准算法的精度提出了更高的要求。
现有的校准技术主要针对低采样率的ADC实现2路低采样率的ADC交叉采样，校准时主要校准增益误差和偏置误差，并不校准相位误差，同时校准只是在示波器出厂时校准一次。随着仪器的老化、温湿度的变化，示波器会出现校准参数失配的现象，采样波形发生失真，导致示波器工作异常。
发明内容
针对现有技术中数字示波器多路ADC采样及校准存在的缺点，本发明提供一种数字示波器多路ADC交叉采样电路及校准方法，通过多路ADC交叉采样，提高采样率，同时支持多路ADC的增益、偏置和相位的自动校准，当温度环境出现变化时，校准电路具有温度识别功能，可识别温度变化，重新实现自动校准，从而保证采样波形的正确性。
本发明解决其技术问题采用的技术方案是：一种具有自动校准功能的数字示波器多路ADC交叉采样电路，主要由校准信号生成模块、时钟发生与同步模块、采集模块以及数字信号处理模块组成；所述校准信号生成模块与采集模块连接，配置为产生2n路ADC的增益和相位校准信号，并将产生的校准信号输入所述的采集模块，n为正整数；所述时钟发生与同步模块配为置产生2n路ADC所需的校准时钟信号，使2n路ADC在相应时钟信号的作用下同步采集；所述采集模块由2n个10GSa/s采样率的ADC组成，配置为在所述时钟发生与同步模块产生的2n个时钟信号控制下，对校准信号生成模块的校准信号进行模数转换，生成2n路数据流和2n个数字时钟信号；所述数字信号处理模块配置为在2n个数字时钟信号的控制下，接收2n路数据流，并对所述数据流进行处理和运算，完成采集数据的校准。
作为本发明的一种优选方式，所述的校准信号生成模块包括直流信号生成单元、正弦信号生成单元、开关选择单元和信号分配单元，所述直流信号生成单元主要产生2n路ADC的增益和相位校准所需要的直流信号；正弦信号生成单元主要产生相位校准所需要的正弦波信号；开关选择单元主要用于切换直流信号和正弦信号的输出，用于增益、偏置和相位的校准；信号分配模块主要将校准信号分成2n路CH[1:2n]同时送给采集模块，用于校准数据的输入。
进一步优选地，所述的直流信号为后端ADC满量程的1/8和7/8。
进一步优选地，所述正弦波信号的频率为后端ADC采样率的1/10。
作为本发明的一种优选方式，数字信号处理模块主要由数据接收单元、数据存储单元、数据运算单元、校准控制与判别单元、模块控制单元；数据接收单元主要在N路数字时钟信号的控制下接收N路高速数据流，并进行降速并行处理；数据存储单元主要将降速并行的数据流存储在内部的存储器中；数据运算单元主要将数据数据存储单元中的采样数据通过数学运算,完成增益、偏置及相位校准；校准控制与判别模块用于校准的控制和校准流程的处理；模块控制单元主要产生CTL[1:3]的控制信号，用于控制校准信号生成模块、时钟发生与同步模块、采样模块。
进一步优选地，所述数据运算单元在增益和偏置校准时，对输入的直流电压进行加法和减法的运算，在相位校准时，对输入正弦信号进行FFT运算。
进一步优选地，所述的数字信号处理模块还包括温度检测单元，温度检测单元主要用于电路温度的检测，并将检测到的温度数据送给校准控制与判别单元，根据检测的温度自动加载校准数据。
为了进一步解决本发明的技术问题，本发明还提供了一种数字示波器多路ADC交叉采样电路的自动校准方法，包括：
计算ADC的偏移和增益；
根据偏移和增益，计算校准寄存器数值，完成ADC偏移和增益的校准；
按照相位顺序依次对ADC进行相位校准。
进一步优选地，ADC的偏移和增益通过求解下列方程组得到：
其中，
表示ADC采集低电压信号平均值，
示ADC采集高电压信号平均值；offset1表示ADC偏移，gain1表示ADC增益，reallow表示低电压真实值；realhigh表示高电压真实值；下标1和2表示同时分别采集低电压直流信号和高电压直流信号的两个ADC，低压信号为ADC满量程的1/8，高压信号为满量程的7/8。
进一步优选地，相位校准方法为：
(a)设置ADCm的相位调整方向为正向，加入正弦波，用两片偏移和增益已经校准的ADC进行交叉采样,m表示第m个ADC；
(b)将交叉采样数据进行傅里叶变换，搜索高频分量中幅值最大值Fmax；
(c)根据调整方向调整ADCm相位一个步长，重新进行交叉采样；
(d)将交叉采样数据进行傅里叶变换，搜索高频分量中幅值最大值Ftmp；
(e)Fmax＝Ftmp，如果Fmax＞Ftmp，则ADC2相位调整方向不变，令Fmax＝Ftmp，跳到步骤c继续，直到Ftmp达到预设的足够小；如果Fmax＜Ftmp，则令ADCm相位调整方向反向，跳到步骤c。
本发明的具有自动校准功能的数字示波器多路ADC交叉采样电路及其校准方法，通过2n片10GSa/s采样率的ADC实现2n*10GSa/s采样率，；2)支持增益、偏置和相位的自动校准，校准精度高、校准速度快，提高了校准的准确性和有效性；3)具有温度检测模块，当环境温度变化较大时，可重新实现自动校准。
附图说明
图1为本发明实施例1中多通道ADC交叉采样电路系统框图；
图2本发明实施例2中两路ADC采用高低直流信号时的差异；
图3本发明实施例2中两路ADC相位校准前后对比图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1本实施例提供的具有自动校准功能的数字示波器多路ADC交叉采样电路，以四路ADC交叉采样电路为例，其电路结构框图如图1所示，主要包括：校准信号生成模块、5GHz时钟发生与同步模块、40GSa/s采集模块以及数字信号处理模块四大部分，通过四路10GSa/s采样率的ADC交叉采样实现40GSa/s采样率，并且可以实现四路ADC的增益、偏置和相位的自动校准。
(1)、校准信号生产模块
本实施例中，校准信号生产模块主要由直流信号生成单元、正弦信号生成单元、开关选择单元和信号分配单元四个部分组成。直流信号生成单元主要产生四路ADC的增益和相位校准所需要的直流信号，该直流信号一般为后端ADC满量程的1/8和7/8，该发明中ADC满量程为600mV，则直流信号的值为75mV和525mV。正弦信号生成单元主要产生相位校准所需要的正弦波信号，频率为后端ADC采样率的1/10，该发明中ADC采样率为10GSa/s，则正弦信号频率为1GHz。开关选择主要用于切换直流信号和正弦信号的输出，用于增益、偏置和相位的校准。信号分配模块主要将校准信号分成四路CH[1:4]同时送给后端的40GSa/s采集模块，用于校准数据的输入。
(2)、5GHz时钟发生与同步模块
本实施例中，5GHz时钟发生与同步模块主要由5GHz时钟发生单元、时钟分配单元、相位延时控制单元、复位及同步电路单元等四个部分组成。5GHz时钟发生单元主要产生后端ADC所需要的5GHz时钟。时钟分配单元主要将5GHz时钟分成4路输出。相位延时控制模块主要将4路5GHz的时钟进行0ps、25ps、50ps、75ps的延时控制，分别输出5GHz的0°、45°、90°、135°四个相位的时钟信号Clk_ADC1、Clk_ADC2、Clk_ADC3、Clk_ADC4，送给后端的40GSa/s采集模块，用于采样时钟的输入。复位及同步电路单元主要产生后端四路ADC同步复位信号Sync_ADC[1:4]，送往后端的40GSa/s采集模块，实现4路ADC的同步开始采集。
(3)、40GSa/s采集模块
本实施例中，40GSa/s采集模块主要由四个10GSa/s采样率的ADC组成，该ADC具有10GSa/s采样率和8bit分辨率，输入时钟信号为5GHz。40GSa/s采集模块在5GHz时钟发生与同步模块的时钟Clk_ADC[1:4]控制下对校准信号生成模块的校准信号CH[1:4]进行模拟到数字的转换，生成10Gbps的四路数据流A[7:0]、B[7:0]、C[7:0]、D[7:0]以及1.25GHz时钟clk_a、clk_b、clk_c、clk_d送往后端的数字信号处理模块。
(4)、数字信号处理模块
本实施例中，数字信号处理模块主要由数据接收单元、数据存储单元、数据运算单元、校准控制与判别单元、模块控制单元和温度检测单元等六大部分组成，数字信号处理模块采用FPGA实现。
数据接收单元主要在clk_a、clk_b、clk_c、clk_d四路时钟的控制下接收A[7:0]、B[7:0]、C[7:0]、D[7:0]四路10Gbps的高速数据流，并进行降速并行处理。
数据存储单元主要将降速并行的数据流存储在内部的存储器中。
数据运算单元主要将数据数据存储单元中的采样数据进行数学运算，在增益和偏置校准时主要进行加法和减法的运算，在相位校准时主要进行FFT运算。
校准控制与判别模块是多路ADC校准算法的主要运算单元，实现校准的控制和校准流程的处理。
模块控制单元主要产生CTL[1:3]的控制信号，用于控制校准信号生成模块、5GHz时钟发生与同步模块、40GSa/s采样模块。
温度检测单元主要用于电路温度的检测，校准控制与判别单元根据检测的温度自动加载校准数据。温度检测单元是一个温度感应电路，可以感应环境温度，将温度值告知CPU。自动校准时，需要仪器提前根据ADC的温度特性，计算出温度漂移的校准数据，然后将该数据保存在cpu中，当读取到环境温度变化时，校准单元加载校准数据。该单元利用已知的温度补偿算法予以实现，对于该算法不再赘述。
实施例2本发明提供的第二个实施例是上述四路ADC交叉采样电路的自动校准方法，该方法具体步骤和流程如下：
(1)增益和偏置的校准
为了消除偏移和增益误差，输入信号选为直流。ADC采集数据模型由式1来表示：
sample＝offset+gain*real (1)
其中：sample为采集信号，offset为ADC偏置，gain为ADC增益，real为被测真实值。
利用采集到的数据，用下列方程组来求解。
其中，
表示ADC1采集低电压信号平均值，offset1表示ADC1偏移，gain1表示ADC1增益，reallow表示低电压真实值，其他参数依次类推。
当两片10GSa/s的ADC同时采集低电压直流信号和高电压直流信号时，其中低压信号约为ADC满量程的1/8，高压信号约为满量程的7/8，如图2所示。
通过解方程组(2)可以得到ADC的偏移和增益。通过器件的手册定义的校准寄存器步进值可以算出每个ADC偏移和增益具体校准寄存器数值，两片ADC校准完成后，第三片和第四片ADC的增益和偏置校准类似。
(2)相位的校准
当四路每个ADC采集相位相差不是45°时，组合后的波形会加入一个高频分量造成波形不平滑。对单一高频正弦波采样相位未校准时，其交叉采样信号频谱含有高频成分，相位校准后高频分量消失，如图3所示。
对相位进行调节时，本发明就是利用交叉采样信号的频域特征来判断是否相位已校准。具体方法为：
(a)设置ADC2相位调整方向为正向，加入1GHz正弦波，用两片偏移和增益已经校准的ADC进行交叉采样；
(b)将交叉采样数据进行傅里叶变换，搜索高频分量中幅值最大值Fmax；
(c)根据调整方向调整ADC2相位一个步长，重新进行交叉采样；
(d)将交叉采样数据进行傅里叶变换，搜索高频分量中幅值最大值Ftmp；
(e)Fmax＝Ftmp，如果Fmax＞Ftmp，则ADC2相位调整方向不变，令Fmax＝Ftmp，跳到步骤c继续，直到Ftmp达到预设的足够小；如果Fmax＜Ftmp，则令ADC2相位调整方向反向，跳到步骤c。该方法可以实现2ps的相位校准精度。同样的方法校准第三片和第四片ADC。且可以实现四路ADC的增益、偏置和相位的自动校准。
实施例3本实施例提供的具有自动校准功能的数字示波器多路ADC交叉采样电路，以八路ADC交叉采样电路为例，其电路结构与实施例1类似，主要包括：校准信号生成模块、5GHz时钟发生与同步模块、80GSa/s采集模块以及数字信号处理模块四大部分，通过八路10GSa/s采样率的ADC交叉采样实现80GSa/s采样率，并且可以实现八路ADC的增益、偏置和相位的自动校准。
(1)校准信号生产模块
本实施例中，校准信号生产模块主要由直流信号生成单元、正弦信号生成单元、开关选择单元和信号分配单元四个部分组成。直流信号生成单元主要产生八路ADC的增益和相位校准所需要的直流信号，该直流信号一般为后端ADC满量程的1/8和7/8，本发明中ADC满量程为600mV，则直流信号的值为75mV和525mV。正弦信号生成单元主要产生相位校准所需要的正弦波信号，频率为后端ADC采样率的1/10，本发明中ADC采样率为10GSa/s，则正弦信号频率为1GHz。开关选择主要用于切换直流信号和正弦信号的输出，用于增益、偏置和相位的校准。信号分配模块主要将校准信号分成八路CH[1:8]同时送给后端的80GSa/s采集模块，用于校准数据的输入。
(2)、5GHz时钟发生与同步模块
本实施例中，5GHz时钟发生与同步模块主要由5GHz时钟发生单元、时钟分配单元、相位延时控制单元、复位及同步电路单元等四个部分组成。5GHz时钟发生单元主要产生后端ADC所需要的5GHz时钟。时钟分配单元主要将5GHz时钟分成八路输出。相位延时控制模块主要将八路5GHz的时钟进行0ps、12.5ps、25ps、37.5ps、50ps、62.5ps、75ps、87.5ps的延时控制，分别输出5GHz的0°、22.5°、45°、67.5°、90°、112.5°、135°、157.5°八个相位的时钟信号Clk_ADC1、Clk_ADC2、Clk_ADC3、Clk_ADC4、Clk_ADC5、Clk_ADC6、Clk_ADC7、Clk_ADC8，送给后端,80GSa/s采集模块，用于采样时钟的输入。复位及同步电路单元主要产生后端八路ADC同步复位信号Sync_ADC[1:8]，送往后端的80GSa/s采集模块，实现八路ADC的同步开始采集。
(3)、80GSa/s采集模块
本实施例中，80GSa/s采集模块主要由八个10GSa/s采样率的ADC组成，该ADC具有10GSa/s采样率和8bit分辨率，输入时钟信号为5GHz。80GSa/s采集模块在5GHz时钟发生与同步模块的时钟Clk_ADC[1:8]控制下对校准信号生成模块的校准信号CH[1:8]进行模拟到数字的转换，生成10Gbps的八路数据流A[7:0]、B[7:0]、C[7:0]、D[7:0]、E[7:0]、F[7:0]、J[7:0]、K[7:0]以及0.625GHz时钟clk_a、clk_b、clk_c、clk_d、clk_e、clk_f、clk_j、clk_k送往后端的数字信号处理模块。
(4)、数字信号处理模块
本实施例中，数字信号处理模块主要由数据接收单元、数据存储单元、数据运算单元、校准控制与判别单元、模块控制单元和温度检测单元等六大部分组，数字信号处理模块采用FPGA实现。
数据接收单元主要在clk_a、clk_b、clk_c、clk_d、clk_e、clk_f、clk_j、clk_k八路时钟的控制下接收A[7:0]、B[7:0]、C[7:0]、D[7:0]、E[7:0]、F[7:0]、J[7:0]、K[7:0]八路10Gbps的高速数据流，并进行降速并行处理。
数据存储单元主要将降速并行的数据流存储在内部的存储器中。
数据运算单元主要将数据数据存储单元中的采样数据进行数学运算，在增益和偏置校准时主要进行加法和减法的运算，在相位校准时主要进行FFT运算。
校准控制与判别模块是多路ADC校准算法的主要运算单元，实现校准的控制和校准流程的处理。
模块控制单元主要产生CTL[1:3]的控制信号，用于控制校准信号生成模块、5GHz时钟发生与同步模块、80GSa/s采样模块。
温度检测单元主要用于电路温度的检测，校准控制与判别单元根据检测的温度自动加载校准数据。
本实施例的八路ADC交叉采样电路的自动校准方法，与实施例2中四路ADC交叉采样电路的自动校准方法相同，可以参考实施例2中的具体步骤进行校准。
Claims (8)
1.一种数字示波器多路ADC交叉采样电路的自动校准方法，其特征在于，包括：
计算ADC的偏移和增益；ADC的偏移和增益通过求解下列方程组得到：
其中，
表示ADC采集低电压信号平均值，
表示ADC采集高电压信号平均值；offset1、offset2表示ADC偏移，gain1、gain2表示ADC增益，reallow表示低电压真实值；realhigh表示高电压真实值；下标1和2表示同时分别采集低电压直流信号和高电压直流信号的两个ADC，低压信号为ADC满量程的1/8，高压信号为满量程的7/8；
根据偏移和增益，计算校准寄存器数值，完成ADC偏移和增益的校准；
按照相位顺序依次对ADC进行相位校准；相位校准方法为：
(a)设置ADCm的相位调整方向为正向，加入正弦波，用两片偏移和增益已经校准的ADC进行交叉采样,m表示第m个ADC；
(b)将交叉采样数据进行傅里叶变换，搜索高频分量中幅值最大值Fmax；
(c)根据调整方向调整ADCm相位一个步长，重新进行交叉采样；
(d)将交叉采样数据进行傅里叶变换，搜索高频分量中幅值最大值Ftmp；
(e)Fmax＝Ftmp，如果Fmax＞Ftmp，则ADC2相位调整方向不变，令Fmax＝Ftmp，跳到步骤c继续，直到Ftmp达到预设的足够小；如果Fmax＜Ftmp，则令ADCm相位调整方向反向，跳到步骤c。
2.一种用于实现如权利要求1所述方法的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：主要由校准信号生成模块、时钟发生与同步模块、采集模块以及数字信号处理模块组成；所述校准信号生成模块与采集模块连接，配置为产生2n路ADC的增益和相位校准信号，并将产生的校准信号输入所述的采集模块，n为正整数；所述时钟发生与同步模块配置为产生2n路ADC所需的校准时钟信号，使2n路ADC在相应时钟信号的作用下同步采集；所述采集模块由2n个ADC组成，配置为在所述时钟发生与同步模块产生的2n个时钟信号控制下，对校准信号生成模块的校准信号进行模数转换，生成2n路数据流和2n个数字时钟信号；所述数字信号处理模块配置为在2n个数字时钟信号的控制下，接收2n路数据流，并对所述数据流进行处理和运算，完成采集数据的校准。
3.根据权利要求2所述的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：所述的校准信号生成模块包括直流信号生成单元、正弦信号生成单元、开关选择单元和信号分配单元，所述直流信号生成单元主要产生2n路ADC的增益和偏移校准所需要的直流信号；正弦信号生成单元主要产生相位校准所需要的正弦波信号；开关选择单元主要用于切换直流信号和正弦信号的输出，用于增益、偏移和相位的校准；信号分配模块主要将校准信号分成2n路CH[1:2n]同时送给采集模块，用于校准数据的输入。
4.根据权利要求3所述的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：所述的直流信号为后端ADC满量程的1/8和7/8。
5.根据权利要求3所述的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：所述正弦波信号的频率为后端ADC采样率的1/10。
6.根据权利要求2所述的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：数字信号处理模块主要由数据接收单元、数据存储单元、数据运算单元、校准控制与判别单元、模块控制单元；数据接收单元主要在2n路数字时钟信号的控制下接收2n路高速数据流，并进行降速并行处理；数据存储单元主要将降速并行的数据流存储在内部的存储器中；数据运算单元主要将数据数据存储单元中的采样数据通过数学运算,完成增益、偏移及相位校准；校准控制与判别模块用于校准的控制和校准流程的处理；模块控制单元主要产生CTL[1:3]的控制信号，用于控制校准信号生成模块、时钟发生与同步模块、采样模块。
7.根据权利要求6所述的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：所述数据运算单元在增益和偏移校准时，对输入的直流电压进行加法和减法的运算，在相位校准时，对输入正弦信号进行FFT运算。
8.根据权利要求6或7所述的具有自动校准功能的数字示波器多路ADC交叉采样电路，其特征在于：所述的数字信号处理模块还包括温度检测单元，温度检测单元主要用于电路温度的检测，并将检测到的温度数据送给校准控制与判别单元，根据检测的温度自动加载校准数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010927834.2A CN112067868B (zh) | 2020-09-07 | 2020-09-07 | 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010927834.2A CN112067868B (zh) | 2020-09-07 | 2020-09-07 | 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112067868A CN112067868A (zh) | 2020-12-11 |
| CN112067868B true CN112067868B (zh) | 2023-04-21 |
Family
ID=73663693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010927834.2A Active CN112067868B (zh) | 2020-09-07 | 2020-09-07 | 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112067868B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113063978B (zh) * | 2021-06-03 | 2021-08-03 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器及采样时刻失配的校正方法 |
| CN113252958A (zh) * | 2021-07-15 | 2021-08-13 | 深圳市鼎阳科技股份有限公司 | 一种数字示波器及其通道间延迟差的自动校准方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015615A (ja) * | 2010-06-29 | 2012-01-19 | Tohoku Univ | アナログ・ディジタル変換装置 |
| US8344920B1 (en) * | 2011-09-29 | 2013-01-01 | Hittite Microwave Norway As | Methods and apparatus for calibrating pipeline analog-to-digital converters |
| US8749410B1 (en) * | 2012-12-19 | 2014-06-10 | Broadcom Corporation | Calibration of interleaving errors in a multi-lane analog-to-digital converter |
| CN104753534A (zh) * | 2013-12-27 | 2015-07-01 | 中兴通讯股份有限公司 | 一种扩展adc采样带宽的装置和方法 |
| CN105915221A (zh) * | 2016-04-08 | 2016-08-31 | 中国科学技术大学 | 一种tiadc系统及方法 |
| CN105933005A (zh) * | 2016-04-19 | 2016-09-07 | 中国电子科技集团公司第四十研究所 | 一种基于等效采样的时域交替模数转换器失配校准方法 |
| CN106603075A (zh) * | 2016-11-18 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9337853B2 (en) * | 2012-09-07 | 2016-05-10 | Hitachi, Ltd. | Interleaved A/D converter |
-
2020
- 2020-09-07 CN CN202010927834.2A patent/CN112067868B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012015615A (ja) * | 2010-06-29 | 2012-01-19 | Tohoku Univ | アナログ・ディジタル変換装置 |
| US8344920B1 (en) * | 2011-09-29 | 2013-01-01 | Hittite Microwave Norway As | Methods and apparatus for calibrating pipeline analog-to-digital converters |
| US8749410B1 (en) * | 2012-12-19 | 2014-06-10 | Broadcom Corporation | Calibration of interleaving errors in a multi-lane analog-to-digital converter |
| CN104753534A (zh) * | 2013-12-27 | 2015-07-01 | 中兴通讯股份有限公司 | 一种扩展adc采样带宽的装置和方法 |
| CN105915221A (zh) * | 2016-04-08 | 2016-08-31 | 中国科学技术大学 | 一种tiadc系统及方法 |
| CN105933005A (zh) * | 2016-04-19 | 2016-09-07 | 中国电子科技集团公司第四十研究所 | 一种基于等效采样的时域交替模数转换器失配校准方法 |
| CN106603075A (zh) * | 2016-11-18 | 2017-04-26 | 中国电子科技集团公司第四十研究所 | 一种多adc高速交叉采样校准装置及校准方法 |
Non-Patent Citations (1)
| Title |
|---|
| 20GSa/s高速采集模块设计与实现;胡志臣;《计算机测量与控制》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112067868A (zh) | 2020-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112067868B (zh) | 一种具有自动校准功能的数字示波器多路adc交叉采样电路及其校准方法 | |
| CN106603075B (zh) | 一种多adc高速交叉采样校准装置及校准方法 | |
| CN108494402B (zh) | 一种基于正弦拟合的tiadc系统误差估计和补偿方法 | |
| CN101718562B (zh) | 一种多通道高速并行交替采集系统的误差实时校正方法 | |
| US20110001644A1 (en) | Meter and freeze of calibration of time-interleaved analog to digital converter | |
| SE525470C2 (sv) | Metod och anordning för att uppskatta tidsfel i ett system med tidssammanflätade A/D omvandlare | |
| JP2006313162A (ja) | 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法 | |
| JP6174296B2 (ja) | インターリーブ・デジタイザ・チャネルの校正方法 | |
| EP4072021A1 (en) | Time-interleaved successive approximation analog to digital converter and calibration method thereof | |
| CN110061742B (zh) | 模拟数字转换器校准系统 | |
| JPH0778513B2 (ja) | 高速ｒｆ計測用レシーバにおける自己領域設定、直交信号発生、デジタル位相基準発生およびキャリブレーションのための方法および装置 | |
| WO2005026759A1 (ja) | キャリブレーション用比較回路 | |
| CN108449084B (zh) | 一种数字bpm采样数据多通道相位自动校正的方法及系统 | |
| CN102195648A (zh) | 输出装置及测试装置 | |
| CN114859129B (zh) | 一种无线多通道微型阻抗测量方法及装置 | |
| CN113063978B (zh) | 一种数字示波器及采样时刻失配的校正方法 | |
| US7030627B1 (en) | Wideband complex radio frequency impedance measurement | |
| CN109581062B (zh) | 用于示波器校准仪探头的高精度阻抗测量系统 | |
| CN106018907B (zh) | 频带重叠分离器 | |
| CN108432140A (zh) | 一种校正装置和方法 | |
| CN114337600A (zh) | 一种片上差分有源rc滤波器的校准和调谐方法 | |
| CN101188058A (zh) | 基于多个数字路径和交叉校准的数据采集系统及方法 | |
| Guo et al. | Estimation and correction of gain mismatch and timing error in time-interleaved ADCs based on DFT | |
| CN109030890A (zh) | 一种基于时间交替采样方法的数字积分器 | |
| Jiang et al. | Mismatch error correction for time interleaved analog-to-digital converter over a wide frequency range |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province Applicant after: CLP kesiyi Technology Co.,Ltd. Address before: 266000 No. 98 Xiangjiang Road, Huangdao District, Qingdao City, Shandong Province Applicant before: CHINA ELECTRONICS TECHNOLOGY INSTRUMENTS Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Liu Hongqing Inventor after: Dong Jiantao Inventor after: Xiang Qian Inventor after: Li Yunbin Inventor after: Liu Yong Inventor after: Wang Shengwei Inventor after: Chu Xiaodong Inventor before: Liu Hongqing Inventor before: Xiang Qian Inventor before: Li Yunbin Inventor before: Liu Yong Inventor before: Wang Shengwei Inventor before: Chu Xiaodong |
|
| CB03 | Change of inventor or designer information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |