CN111817718B - 一种时域交织模数转换器及电子设备 - Google Patents

Abstract

本发明公开一种时域交织模数转换器及电子设备，该时域交织模数转换器包括多个并联设置的子ADC转换器、参考ADC转换器以及多个校准模块，其中，多个校准模块与多个子ADC转换器一一连接，形成多个子ADC通道，参考ADC转换器将各子ADC转换器采样的模拟信号同时转化为参考数字信号并输出至对应的校准模块，每一校准模块根据接收到的数字信号以及对应的参考数字信号进行自校准工作，通过控制时钟信号使得参考ADC的采样时刻与各子ADC转换器的采样时刻不断的对齐，使得各个校准模块循环迭代的进行自校准，使得各个子ADC通道的传输特性与参考ADC转换器的传输特性无限接近，从而解决各个子ADC通道之间的失配的问题。

Description

一种时域交织模数转换器及电子设备

技术领域

本发明涉及电子通信技术领域，特别涉及一种时域交织模数转换器及电子设备。

背景技术

现在的通信技术应用需要GHz级别的ADC转换器（Analog-to-Digital Converter，模数转换器），单通道ADC转换器很难实现这么高的速度，但是可以采用多个ADC转换器在时间上交替的工作原理，实现一个速率是单通道ADC转换器速率倍数关系的ADC转换器，这就是多通道时域交织ADC转换器；但是由于多通道时域交织ADC转换器的各个子ADC转换器之间存在工艺误差以及各个子ADC转换器的老化程度不同，导致各个子ADC通道之间存在失配问题，使得多通道时域交织ADC转换器的性能受到影响。

发明内容

本发明的主要目的是提供一种时域交织模数转换器，旨在解决多通道时域交织ADC转换器的各个子ADC转换器之间存在失配的问题，以提高时域交织模数转换器的性能。

为实现上述目的，本发明提出一种时域交织模数转换器，所述时域交织模数转换器包括：

模拟信号输入端；

多个并联设置的子ADC转换器，所述子ADC转换器的输入端与所述模拟信号输入端连接，多个所述子ADC转换器用于在接收到的时钟信号时，将所述模拟信号输入端输入的模拟信号进行采样并转换成对应的数字信号后输出；

参考ADC转换器，所述参考ADC转换器用于在每一所述子ADC转换器工作时，将对应的所述子ADC转换器同时采样的所述模拟信号转化为对应的参考数字信号输出；

多个校准模块，多个所述校准模块的输入端与多个所述子ADC转换器一一对应连接，多个所述校准模块均与所述参考ADC转换器的输出端连接，每一所述校准模块用于根据接收到的数字信号，以及与所述数字信号对应的参考数字信号对所述校准模块的校准参数进行校准工作。

可选地，所述时域交织模数转换器还包括采样保持电路，所述采样保持电路的输入端与所述模拟信号输入端连接，所述采样保持电路的输出端分别与所述参考ADC转换器和各所述子ADC转换器连接；所述采样保持电路，用于将所述模拟信号输入端接入的模拟信号进行采样保持。

可选地，所述采样保持电路具有第一驱动部和第二驱动部，所述第一驱动部分别与多个所述子ADC转换器连接；所述第二驱动部与所述参考ADC转换器连接。

可选地，所述时域交织模数转换器还包括时钟延时控制电路，所述时钟延时控制电路分别与所述参考ADC转换器及多个并联设置的子ADC转换器连接；所述时钟延时控制电路，用于输出所述时钟信号。

可选地，每一所述校准模块包括：

通道内部线性度校准模块、通道间OFFSET校准模块以及通道间增益误差校准模块，依次与对应的所述子ADC转换器连接；以及，

减法器，所述减法器的第一输入端用于输入经所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块校准后的已校准信号，所述减法器的第二输入端用于输入所述参考ADC转换器输出的参考数字信号，所述减法器的输出端与所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块的受控端连接；所述减法器，用于输出误差信号至所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块，供所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块进行自校准。

可选地，所述时域交织模数转换器还包括微分电路，所述微分电路的输入端与所述模拟信号输入端连接；所述微分电路，用于将所述模拟信号输入端接入的模拟信号进行微分并输出微分信号；

每一所述校准模块还包括：

通道间时间偏差误差校准模块，其第一输入端与所述微分电路的输出端连接，所述通道间时间偏差误差校准模块的第二输入端与所述通道间增益误差校准模块连接；所述通道间时间偏差误差校准模块的受控端与所述减法器的输出端连接；

所述通道间时间偏差误差校准模块，用于根据所述微分信号产生时钟延时控制字并输出至所述时钟延时控制电路；

所述通道间时间偏差误差校准模块，还用于根据对应的误差信号对所述通道间时间偏差误差校准模块的校准参数进行自校准。

可选地，所述通道内部线性度校准模块、所述通道间OFFSET校准模块、所述通道间增益误差校准模块以及所述通道间时间偏差误差校准模块均为基于LMS算法的自适应滤波器。

可选地，所述参考ADC转换器的工作速率和所述子ADC转换器的工作速率之比为M:N，其中N与M互质。

可选地，所述时域交织模数转换器还包括数据选择器，所述数据选择器具有多个输入端，分别与所述多个校准模块的输出端一一连接；所述数据选择器用于将多个所述子ADC转换器输出的多路数字信号转换为单路高速信号并输出。

本发明还提出一种电子设备，包括上述的时域交织模数转换器。

本发明技术方案通过在时域交织模数转换器的每一子ADC转换器输出端连接一个校准模块，以及参考ADC转换器，使得参考ADC转换器在每一所述子ADC转换器工作时，将各所述子ADC转换器采样的模拟信号转化为对应的参考数字信号作为期望信号输出至对应的校准模块；从而使校准模块根据接收到的数字信号，以及与所述数字信号对应的参考数字信号对所述校准模块的校准参数进行校准工作，并通过时钟信号控制所述参考ADC转换器不断地交替地与所述子ADC转换器对齐，且在与任意子ADC转换器每一次对齐时，均在上一次校准的校准参数的基础上，再一次校准对应的校准参数，通过不断的迭代校准，最终使得每一子ADC转换器与校准模块形成的子ADC转换器通道的传输特性与参考ADC转换器的传输特性无限接近，从而解决了多通道时域交织模数转换器通道间失配的问题，提升了多通道时域交织模数转换器的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明时域交织模数转换器的一实施例的电路结构示意图；

图2为本发明时域交织模数转换器的一实施例中的时钟信号图；

图3为本发明时域交织模数转换器的一实施例中的采样保持电路结构图；

图4为本发明时域交织模数转换器的一实施例的校准模块内部框图；

图5为本发明时域交织模数转换器另一实施例的电路结构示意图；

图6为本发明时域交织模数转换器另一实施例的校准模块内部框图。

附图标号说明：

标号	名称	标号	名称
				10	模拟信号输入端	311	第一子ADC转换器
20	采样保持电路	312	第一校准模块
				21	第一驱动部	321	第二子ADC转换器
22	第二驱动部	322	第二校准模块
				31	第一子ADC通道	3121	减法器
32	第二子ADC通道	3122	通道内部线性度校准模块
				40	参考ADC转换器	3123	通道间OFFSET校准模块
50	数据选择器	3124	通道间增益误差校准模块
				60	微分电路	3125	通道间时钟偏差误差校准模块
70	时钟延时控制电路

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种时域交织模数转换器。

参照图1，在本发明一实施例中，所述时域交织模数转换器包括：

模拟信号输入端100；

多个并联设置的子ADC转换器，所述子ADC转换器的输入端与所述模拟信号输入端100连接，多个所述子ADC转换器用于在接收到的时钟信号时，将所述模拟信号输入端100输入的模拟信号进行采样并转换成对应的数字信号后输出；

参考ADC转换器40，所述参考ADC转换器40用于在每一所述子ADC转换器工作时，将各所述子ADC转换器采样的所述模拟信号转化为对应的参考数字信号输出；

多个校准模块，多个所述校准模块的输入端与多个所述子ADC转换器一一对应连接，所述校准模块还与所述参考ADC转换器40的输出端连接，每一所述校准模块用于根据接收到的数字信号，以及与所述数字信号对应的参考数字信号对所述校准模块的校准参数进行校准工作。

本实施例中，每一所述子ADC连接一个所述校准模块，每一所述子ADC与其对应的所述校正模块形成子一个ADC通道；各个所述子ADC在工作时，在接收到时钟信号时，对模拟信号输入端100接入的模拟信号进行采样，并转换成数字信号并输出至对应的校准模块；各个子ADC会根据接收到的所述时钟信号进行周期性的采样，且采样周期可以根据采样速率和子ADC转换器数量进行设置。

参考ADC转换器40可以采用高精度的ADC转换器来实现，以获得校准模块在自行校准时所需的期望信号，在每一子ADC进行采样和模数转换工作时，参考ADC转换器40的采样时刻循环地与各子ADC的采样时刻对齐，也即，在子ADC转换器对模拟信号进行采样和模数转换时，参考ADC循环地将各所述子ADC转换器采样的所述模拟信号转化为对应的参考数字信号输出至校准模块，所述参考数字信号作为与该子ADC对应的校准模块的期望信号，以供各所述子ADC通道循环地进行自校准，最终使得每一子ADC通道的传输特性与参考ADC转换器40的传输特性一致。

可以理解的是，在这个过程中，参考ADC转换器40输出的期望信号是动态变换的，具体根据与各个子ADC转换器同时采样时，采样到的模拟信号进行变化。如此，使得参考ADC转换器40输出的期望信号与各个子ADC转换器之间具有较高的匹配度及特定性。

可以理解的是，在前一时刻，所述校准模块可以利用所述前一时刻已有的校准参数将所述前一时刻的输入信号进行校准并输出所述前一时刻的已校准信号，将所述前一时刻的已校准信号与所述前一时刻的期望信号作差，利用差值调节当前时刻的校准参数，以校准所述当前时刻输入的信号，使得输出信号趋近于所述当前时刻的期望信号；在所述当前时刻，所述校准模块利用所述当前时刻已有的校准参数将所述当前时刻的输入信号进行校准并输出所述当前时刻的已校准信号，将所述当前时刻的已校准信号与当前时刻的期望信号作差，利用差值调节下一时刻的校准模块的校准参数，以校准下一时刻输入的信号，使得下一时刻输出的信号更趋近于所述下一时刻的期望信号，如此不断迭代计算，使得该子ADC通道在之后的某一时刻输出信号无限接近该时刻的期望信号，也即该子ADC通道的传输特性无限接近参考ADC转换器40的传输特性；从而获得理想的传输特性。

可以理解的是，每一个通道的失配值都不一样，本实施例根据每一个子ADC都设置一个校准模块，并对该子ADC输出的数字信号进行校准，如此，可以解决每一个通道的失配值不一样的问题。

在采用高精度的ADC转换器作为参考ADC转换器40时，参考ADC转换器40的传输特性相当于线性的，本实施例通过使得各子ADC通道的传输特性均与参考ADC转换器40的传输特性无限接近，从而消除各子ADC通道内部线性度的问题，本实施例通过使得各个子ADC转换器通道的传输特性均与参考ADC转换器40的传输特性无限接近，相当于各个子ADC之间的传输特性无限的接近，从而消除各子ADC通道之间的失配。

参照图1，在实际应用时，子ADC转换器数量和校准模块的可以是两个，或者两个以上，多个子ADC转换器分别为标记为第一子ADC转换器311、第二子ADC转换器321、……、第M子ADC转换器，对应地，多个校准模块分别为第一校准模块312、第二校准模块322、……、第M校准模块，图中没有穷尽；其中，所述第一校准模块312与所述第一子ADC转换器311构成第一子ADC通道31，所述第二校准模块322与所述第二子ADC转换器321构成第二子ADC通道32，以此类推，所述第M校准模块与所述第M子ADC转换器构成第M子ADC通道。

参照图2，第一子ADC转换器311对应的时钟信号为Φ1，所述第二子ADC转换器321对应的时钟信号为Φ2、……、所述第M子ADC转换器对应的时钟信号为ΦM，图中没有穷尽，在所述时钟信号为高电平时，对应的子ADC转换器开始工作，令在Φ1、Φ2至ΦM的高电平轮流呈现，则在Φ1、Φ2、……、ΦM的作用下，多个所述子ADC转换器交替的工作；所述参考ADC转换器40的时钟信号为Φref。

在本实施例中，参照图2，所述时域交织模数转换器的采样速率为FS，采样周期为TS，设有M个子ADC转换器，由于各子ADC转换器交替地工作，则交替工作的各子ADC转换器的采样周期均为M*TS，令所述参考ADC转换器40的采样周期为N*TS，可以设置N等于M+1，如此，设在t0时刻，参考ADC转换器40的采样时刻与第一子ADC转换器311的采样时刻对齐，则经过N*TS时间过后，也就是t0+N*TS时刻，参考ADC转换器40的采样时刻与第二子ADC转换器321的采样时刻对齐，以此类推，经过M*N*TS时间过后，参考ADC转换器40的采样时刻再次与第一子ADC转换器311的采样时刻对齐，如此，参考ADC的采样时刻不断的循环交替地与各子ADC转换器的采样时刻对齐，需要理解的是，参考ADC转换器40与任一子ADC转换器的采样时刻对齐，意味着所述参考ADC转换器40与该子ADC采样同一模拟信号的有位置，并模数转换后输出参考数字信号至对应的校准模块，以供该校准模块进行自校准。

例如，在t0时刻，所述参考ADC转换器40的采样时刻与第一子ADC转换器311的采样时刻对齐，也就是，在第一子ADC转换器311将模拟信号模数转换后输出的数字信号D1raw至第一校准模块312时，所述参考ADC转换器40与第一子ADC转换器311同时对同一模拟信号的同一位置（信号的波峰或者波谷，或者任意位置）进行采样并模数转换，并输出参考数字信号D1ref至第一校准模块312，此时，所述第一校准模块312可以先将第一子ADC转换器311输出的数字信号D1raw进行校准得到对应的已校准信号D1并输出，然后将已校准信号D1与所述参考ADC转换器40输出的对应的参考数字信号D1ref进行作差，输出第一误差信号，利用所述第一误差信号来更新第一校准模块312的校准参数，使得第一子ADC通道31的传输特性趋近于参考ADC转换器40的传输特性，校准结束后，第一子ADC通道31继续等待相应时钟信号，第一校准模块312等待进行下一次的校准参数校准。

依此类推，参考ADC的采样时刻循环地与各子ADC转换器的采样时刻对齐，第一校准模块312、第二校准模块322、……、第M校准模块循环交替地校准自身的校准参数；且每一校准模块每一次对自身校准参数进行校准，都是在上一次自校准过后的校准参数的基础上，进行迭代校准，通过不断的迭代和循环，最终使得各个子ADC通道的传输特性均与参考ADC转换器40的传输特性无限接近。

本发明技术方案通过在时域交织模数转换器的每一子ADC转换器输出端连接一个校准模块，所述校准模块可根据输入信号和期望信号对自身的校准参数进行校准，且所述校准模块的每一次自校准均是在上一次校准得到的校准参数的基础上进行的迭代校准，所述校准模块需要的期望信号由参考ADC转换器40提供，通过时钟信号控制所述参考ADC转换器40循环地与所述子ADC转换器对齐，使得参考ADC转换器40循环地在每一所述子ADC转换器工作时，将各所述子ADC转换器采样的模拟信号转化为对应的参考数字信号作为期望信号输出至对应的校准模块，以供所述校准模块循环地迭代校准，最终使得每一子ADC转换器与校准模块形成的子ADC通道的传输特性与参考ADC转换器40的传输特性无限接近，相当于各子ADC通道的传输特性无限接近，从而解决了多通道时域交织模数转换器通道间失配的问题，提升了多通道时域交织模数转换器的性能，且由于参考ADC转换器40是一个高精度的ADC转换器，其传输特性相当于是线性的，各子ADC通道的传输特性与参考ADC转换器40的传输特性无限接近，也即，各子ADC通道的传输特性也是理想线性的。

此外，本发明的校准模块在每一次进行校准参数的自校准前，都先将输入信号进行校准并输出，也就是说，本发明的时域交织模数转换器在消除通道间失配问题的同时不需要停止工作；本发明利用高精度参考ADC转换器的输出参考数字信号与校准模块输出的已校准信号的差值来补偿各个子ADC通道，故每一次迭代计算都是有效的，因此该算法的收敛的速度很快，校准时间得到较大的提升，适合需要快速输出精确数据的应用场合，同时，本发明回避了乘法器等复杂的数学模块，极大减小了硬件开销，且对输入信号的类型没有限制。

参照图1，在一实施例中，所述时域交织模数转换器还包括：采样保持电路20，所述采样保持电路20的输入端与所述模拟信号输入端100连接，所述采样保持电路20的输出端分别与所述参考ADC转换器40和各所述子ADC转换器连接；所述采样保持电路20，用于将所述模拟信号输入端100输入的模拟信号进行采样保持。

可以理解的是，采样保持电路20采样模拟信号输入端100输入的模拟信号并保持采样结束时刻对应的所述模拟信号的值，所述采样保持电路20输出的信号近似一个直流信号，此时，子ADC转换器通道和参考ADC转换器40的输入信号近似一个直流信号，对一直流信号进行采样，可以避免时钟偏差带来的影响；所述个子ADC转换器通道中的校准模块也不需要校准时钟偏差带来的误差，减少了校准模块的电路的复杂度，在一实施例中，所述采样保持电路20的采样频率可以是FS，每个子ADC转换器的工作速率可以为FS/M，其中M为子ADC转换器的数量，从而保证采样保持电路20采样保持的模拟信号均被子ADC转换器采样并模数转换。

在一实施例中，如图3所示，所述采样保持电路20具有第一驱动部21和第二驱动部22，所述第一驱动部21与所述参考ADC转换器40连接；所述第二驱动部22与多个所述子ADC转换器连接。

可以理解的是，由于所述参考ADC转换器40与所述子ADC转换器采样相同的输入信号时，因此所述参考ADC转换器40的采样精度可能会受到同时刻采样的子ADC转换器的采样操作的影响，因此将采样保持电路20的驱动级分开，设置为第一驱动部21和第二驱动部22，使得参考ADC转换器40的采样不受子ADC转换器采样操作的影响，从而保证参考ADC转换器的采样精度。

参照图5，在一实施例中，所述时域交织模数转换器还包括：时钟延时控制电路70，分别与所述参考ADC转换器40及多个子ADC转换器连接；所述时钟延时控制电路70，用于输出所述时钟信号。

所述时钟延时控制电路70可以通过电子电路实现或者电荷耦合器件实现；

所述时钟延时控制电路70需要控制所述子ADC交替的工作，同时控制所述参考ADC转换器40交替的与所述子ADC转换器的采样时刻对齐；

要实现自ADC转换器交替的工作，可以设各子ADC转换器在时钟信号为高电平时开始工作（也可以是低电平，根据具体情况确定），通过设置每一路输出至子ADC转换器的时钟信号交替的呈现高电平，从而实现子ADC转换器交替的工作。

参照图2，第一子ADC转换器311对应的时钟信号为Φ1，所述第二子ADC转换器321对应的时钟信号为Φ2、……、所述第M子ADC转换器对应的时钟信号为ΦM，图中没有穷尽，可以在所述时钟信号为高电平时，对应的子ADC转换器开始工作，令在Φ1、Φ2至ΦM的高电平轮流呈现，则在Φ1、Φ至ΦM的作用下，多个所述子ADC转换器轮流的工作；

要实现所述参考ADC转换器40的采样时刻交替的与所述子ADC的采样时刻对齐；可以设置所述时域交织模数转换器的采样速率为FS，采样周期为TS，设子ADC转换器的采样速率为FS/M，子ADC转换器的采样周期为M*TS，其中M为子ADC转换器的数量，设所述参考ADC转换器40的采样周期为N*TS，此时，只要使得N与M互质，即可实现参考ADC转换器40的某一采样时刻与某一子ADC转换器采样时刻对齐，在M*TS时间过后，也就是每一个子ADC转换器均采样一次之后，参考ADC转换器40的采样时刻与另一子ADC转换器采样时刻对齐；从而循环且交替的校正所述校准模块的校准参数。

参照图2，例如，取N等于M+1，则N与M必然互质，设在t0时刻，参考ADC转换器40的采样时刻与第一子ADC转换器311的采样时刻对齐，则经过N*TS时间过后，也就是t0+N*TS时刻，参考ADC转换器40的采样时刻与第二子ADC转换器321的采样时刻对齐，以此类推；参考ADC的采样时刻依次与各子ADC的采样时刻对齐；经过M*N*TS时间过后，参考ADC转换器40的采样时刻再次与第一子ADC转换器311的采样时刻对齐，如此，参考ADC的采样时刻不断的循环交替地与各子ADC转换器的采样时刻对齐。

如果N与M不是互质的，可能会导致一个校准周期过后，部分子ADC转换器通道被校准多次，而部分子ADC转换器通道没有被校准过，例如，取M等于2，N等于4，2与4有公约数2，故2与4不互质，设在t0时刻，参考ADC转换器40与第一子ADC转换器311的采样时刻对齐，在t0+4*TS时刻，参考ADC转换器40与第一子ADC转换器311的采样时刻对齐，在t0+2*4*TS时刻，参考ADC转换器40仍旧与第一子ADC转换器311的采样时刻对齐，从而导致第二子ADC转换器321的采样时刻一直没有与参考ADC转换器40对齐过，导致第二校准模块322因没有期望信号输入而无法自校准。

参照图4，在一实施例中，每一所述校准模块包括：

通道内部线性度校准模块3122、通道间OFFSET校准模块3123以及通道间增益误差校准模块3124，依次与对应的所述子ADC转换器连接；以及，

减法器3121，所述减法器3121的第一输入端用于输入经通道内部线性度校准模块3122、通道间OFFSET校准模块3123以及通道间增益误差校准模块3124校准后的已校准信号，所述减法器3121的第二输入端用于输入所述参考ADC转换器40输出的参考数字信号，所述减法器3121的输出端与所述通道内部线性度校准模块3122、所述通道间OFFSET校准模块3123以及所述通道间增益误差校准模块3124的控制端连接；所述减法器3121，用于输出对应的误差信号调节所述通道内部线性度校准模块3122、所述通道间OFFSET校准模块3123以及所述通道间增益误差校准模块3124的校准参数。

所述子ADC转换器输出的信号经通道内部线性度校准模块3122、通道间OFFSET校准模块3123以及通道间增益误差校准模块3124依次校准后输出已校准信号。

所述参考ADC转换器40的输出的参考数字信号Dref与所述子ADC转换器输出的数字信号经对应的校准模块校准后输出的所述已校准信号做差产生所述误差信号，可以利用所述误差信号来校准对应的所述通道内部线性度校准模块3122、所述通道间OFFSET校准模块3123以及所述通道间增益误差校准模块3124的校准参数；使得所述子ADC通道的传输特性参考ADC转换器40的传输特性无限接近，相当于使得各个子ADC转换器通道的传输特性无限接近。

可以理解的是，在本发明中，完成通道间OFFSET校准以及所述通道间增益误差校准的同时，通道内部线性度的校准也完成了。

可以理解的是，所述通道内部线性度校准模块3122、所述通道间OFFSET校准模块3123以及所述通道间增益误差校准模块3124的连接的先后顺序可以改变，例如，通道间的增益误差校准模块可以连接于所述通道间的OFFSET电压校准模块之前。

特别需要注意的是，所述校准模块都是用累加器，没有用数字乘法器，因而所述校准模块的复杂度不高，减小了硬件开销；所述通道内部线性度校准模块3122、所述通道间OFFSET校准模块3123以及所述通道间增益误差校准模块3124可以是一个或多个自适应滤波器。

参照图5和图6，在一实施例中，所述时域交织模数转换器还包括：

微分电路60，所述微分电路60的输入端与所述模拟信号输入端100连接；所述微分电路60，用于将所述模拟信号输入端100输入的模拟信号进行微分并输出微分信号；

每一所述校准模块还包括：

通道间时间偏差误差校准模块，其第一输入端与所述微分电路60的输出端连接，所述通道间时间偏差误差校准模块的第二输入端与所述通道间增益误差校准模块3124连接；所述通道间时间偏差误差校准模块的受控端与所述减法器3121的输出端连接；

所述通道间时间偏差误差校准模块，用于根据输入的所述微分信号产生时钟延时控制字并输出至所述时钟延时控制电路70；

所述通道间时间偏差误差校准模块，还用于根据对应的误差信号对所述通道间时间偏差误差校准模块的校准参数进行校准工作。

其中，所述微分电路60可以是高通滤波器或者其它能对输入信号进行微分的电路。

所述通道间时间偏差误差校准模块的连接位置不一定是在所述通道间增益误差校准模块3124之后，也可以是在所述通道间增益误差校准模块3124之前或者通道间OFFSET校准模块3123之前，也就是说，通道内部线性度校准模块3122、通道间OFFSET校准模块3123、通道间增益误差校准模块3124以及通道间时间偏差误差校准模块的先后顺序可以改变。

可以理解的是，理想的时域交织模数转换器的相邻通道的采样时钟依次延时；但是由于通道间采样时钟不能完全匹配，这样实际采样到的数据会与理想情况下应该采样到的数据存在时钟失配误差偏差；这种偏差的产生与输入的所述模拟信号的相位有关，因此，可以将所述模拟信号进行微分处理后，输出至所述通道间时间偏差误差校准模块处理，所述通道间时间偏差误差校准模块通过计算输出时钟延时控制字，控制时钟延时控制电路70，从而调节采样时钟，避免时钟偏差；

此外，所述通道间时间偏差误差校准模块的受控端与所述减法器3121输出端连接；所述减法器3121将所述参考ADC转换器40采样输出的参考数字信号与同一采样时刻采样的所述子ADC转换器输出的数字信号经对应的校准模块校准后输出的已校准信号作差，输出误差信号，利用误差信号调节对应的子ADC转换器通道的通道间时间偏差误差校准模块的校准参数。

需要注意的是，在采用本方案校准时钟偏差带来的影响，不需要再另外采用采样保持电路20采样保持模拟信号输入端100输入的模拟信号，从而避免功耗的损耗、面积的占用，同时也避免了引入噪声和非线性因子。

参照图6，在一实施例中，所述通道内部线性度校准模块3122、所述通道间OFFSET校准模块3123、所述通道间增益误差校准模块3124以及所述通道间时间偏差误差校准模块均为自适应滤波器。

可以理解的是，所述自适应滤波器的自适应算法可以是LMS或者其它算法，一种基于LMS自适应算法的自适应滤波器的LMS自适应算法的递推公式如下所示:

其中，X（n）是输入信号，y（n）是输出信号，d（n）是期望信号，e（n）是误差信号，w（n）是滤波器的权重系数，w（n+1）是下一时刻的权重系数，μ为步长因子。

可以理解的是，该算法是先将输入信号X（n）进行滤波，得到输出信号y（n），将输出信号y（n）与期望信号d（n）作差，得到误差信号e（n），最后利用误差信号e（n）去获得下一权重系数w（n+1），不断以公式(1)、(2)、(3)进行循环计算，不断的迭代校准，最终获得最佳权重系数，使得误差信号e（n）趋于0，也就是所述滤波器的输出信号y（n）与期望信号d（n）无限接近。

可以理解的是，所述期望信号d（n）的来源为参考ADC转换器40在对应的子ADC对模拟信号进行模数转换时，对所述同一模拟信号的同一位置进行模数转换输出的参考数字信号；所述权重系数w（n）为所述校准模块的校准参数，本发明通过控制时钟信号，所述子ADC转换器交替地采样并模数转换信号输出数字信号，所述参考ADC转换器40循环地在子ADC转换器的采样时刻与子ADC转换采样同一模拟信号的同一位置并输出参考数字信号作为期望信号。从而不断的迭代校准各校准模块，最终使得各子ADC通道的传输特性与参考ADC的传输特性无限接近，此外，本实施例中，采用的参考ADC转换器40输出参考数字信号作为期望信号，利用期望信号和输出信号的差值来调节所述权重系数w（n），因此，每一次迭代都是有效的，因此在本发明中，LMS自适应算法的收敛速度很快，适合需要高速输出的场合；且采用LMS自适应算法可以实时更新权重系数。

需要注意的是，本实施例，给各个子ADC单独设置一个自适应滤波器，如此，可以解决每一个子ADC通道的失配值不一样，需要的自适应滤波器的抽头系数不一样的问题。

参照图1和图5，在一实施例中，所述时域交织模数转换器还包括数据选择器50，所述数据选择器50具有多个输入端，分别与所述多个校准模块的输出连接；所述数据选择器50用于将多个所述子ADC转换器通道输出的多路已校准信号D1、D2至DM转换为单路高速信号Dout输出。

本发明还提出一种电子设备，该电子设备包括上述时域交织模数转换器，该时域交织模数转换器的具体结构参照上述实施例，由于本时域交织模数转换器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种时域交织模数转换器，其特征在于，所述时域交织模数转换器包括：

模拟信号输入端；

多个并联设置的子ADC转换器，所述子ADC转换器的输入端与所述模拟信号输入端连接，多个所述子ADC转换器用于在接收到的时钟信号时，将所述模拟信号输入端输入的模拟信号进行采样并转换成对应的数字信号后输出；

参考ADC转换器，所述参考ADC转换器用于在每一所述子ADC转换器工作时，将对应的所述子ADC转换器同时采样的所述模拟信号转化为对应的参考数字信号输出；

多个校准模块，多个所述校准模块的输入端与多个所述子ADC转换器一一对应连接，多个所述校准模块均与所述参考ADC转换器的输出端连接，每一所述校准模块用于根据接收到的数字信号，以及与所述数字信号对应的参考数字信号对所述校准模块的校准参数进行校准工作；

其中，每一所述校准模块包括：

通道内部线性度校准模块、通道间OFFSET校准模块以及通道间增益误差校准模块，依次与对应的所述子ADC转换器连接；以及，

减法器，所述减法器的第一输入端用于输入经所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块校准后的已校准信号，所述减法器的第二输入端用于输入所述参考ADC转换器输出的参考数字信号，所述减法器的输出端与所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块的受控端连接；所述减法器，用于输出误差信号至所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块，供所述通道内部线性度校准模块、所述通道间OFFSET校准模块以及所述通道间增益误差校准模块进行自校准。

2.如权利要求1所述的时域交织模数转换器，其特征在于，所述时域交织模数转换器还包括：

采样保持电路，所述采样保持电路的输入端与所述模拟信号输入端连接，所述采样保持电路的输出端分别与所述参考ADC转换器和各所述子ADC转换器连接；所述采样保持电路，用于将所述模拟信号输入端接入的模拟信号进行采样保持。

3.如权利要求2所述的时域交织模数转换器，其特征在于，所述采样保持电路具有第一驱动部和第二驱动部，所述第一驱动部分别与多个所述子ADC转换器连接；所述第二驱动部与所述参考ADC转换器连接。

4.如权利要求1所述的时域交织模数转换器，其特征在于，所述时域交织模数转换器还包括：

时钟延时控制电路，所述时钟延时控制电路分别与所述参考ADC转换器及多个并联设置的子ADC转换器连接；所述时钟延时控制电路，用于输出所述时钟信号。

5.如权利要求1所述的时域交织模数转换器，其特征在于，所述时域交织模数转换器还包括：

微分电路，所述微分电路的输入端与所述模拟信号输入端连接；所述微分电路，用于将所述模拟信号输入端接入的模拟信号进行微分并输出微分信号；

每一所述校准模块还包括：

通道间时间偏差误差校准模块，其第一输入端与所述微分电路的输出端连接，所述通道间时间偏差误差校准模块的第二输入端与所述通道间增益误差校准模块连接；所述通道间时间偏差误差校准模块的受控端与所述减法器的输出端连接；

所述通道间时间偏差误差校准模块，用于根据所述微分信号产生时钟延时控制字并输出至所述时钟延时控制电路；

所述通道间时间偏差误差校准模块，还用于根据对应的误差信号对所述通道间时间偏差误差校准模块的校准参数进行自校准。

6.如权利要求5所述的时域交织模数转换器，其特征在于，所述通道内部线性度校准模块、所述通道间OFFSET校准模块、所述通道间增益误差校准模块以及所述通道间时间偏差误差校准模块均为基于LMS算法的自适应滤波器。

7.如权利要求1所述的时域交织模数转换器，其特征在于，所述参考ADC转换器的工作速率和所述子ADC转换器的工作速率之比为M:N，其中N与M互质。

8.如权利要求1至7任意一项所述的时域交织模数转换器，其特征在于，所述时域交织模数转换器还包括数据选择器，所述数据选择器具有多个输入端，分别与所述多个校准模块的输出端一一连接；所述数据选择器用于将多个所述子ADC转换器输出的多路数字信号转换为单路高速信号并输出。

9.一种电子设备，其特征在于，包括权利要求1-8任意一项所述的时域交织模数转换器。

Images