CN105097449A - 一种制作纳米线的方法 - Google Patents

一种制作纳米线的方法 Download PDF

Info

Publication number
CN105097449A
CN105097449A CN201510312421.2A CN201510312421A CN105097449A CN 105097449 A CN105097449 A CN 105097449A CN 201510312421 A CN201510312421 A CN 201510312421A CN 105097449 A CN105097449 A CN 105097449A
Authority
CN
China
Prior art keywords
substrate
spacer
thing
filled
semiconductor fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510312421.2A
Other languages
English (en)
Other versions
CN105097449B (zh
Inventor
杨喜超
吴昊
赵静
张臣雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201510312421.2A priority Critical patent/CN105097449B/zh
Publication of CN105097449A publication Critical patent/CN105097449A/zh
Priority to PCT/CN2016/081236 priority patent/WO2016197766A1/zh
Application granted granted Critical
Publication of CN105097449B publication Critical patent/CN105097449B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例公开了一种制作纳米线的方法，包括：在衬底上表面沉积生长第一牺牲物，沿第一牺牲物的N个外表面沉积生长第一隔离物，以第一隔离物为掩模各向异性刻蚀衬底，移除第一隔离物，得到第一组半导体鳍条，使用填充物填充衬底被刻蚀的部分，在被填充后的衬底的上表面沉积生长第二牺牲物，第二牺牲物的Y个外表面分别与第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度，沿第二牺牲物的Y个外表面沉积生长第二隔离物，以第二隔离物为掩模各向异性刻蚀被填充后的衬底，得到纳米线。这样，以隔离物为掩模对衬底进行刻蚀从而生成纳米线的方法，制作出具有高均匀性、低关键尺寸抖动以及高工艺稳定性的纳米线。

Description

一种制作纳米线的方法
技术领域
本发明涉及半导体器件设计及制造领域，尤其涉及一种制作纳米线的方法。
背景技术
随着半导体制作工艺的演进，晶体管的尺寸逐渐缩减，为芯片带来速度、集成度、功耗以及成本等方面的改善。但随着晶体管的尺寸接近物理极限，芯片的功率密度也随之提高，并且成为限制半导体工艺演进的瓶颈，其原因包括：(1)晶体管供电电压不能像关键尺寸缩减；(2)器件的短沟道效应等引起的泄露电流增加。为了能够继续获得新工艺节点对芯片特性的提升，器件的集成逐渐从平面的单栅MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金氧半场效晶体管)向立体的双栅或者三栅FinFET(FinFieldEffectTransistor，鳍式场效晶体管)变化，并向全栅环绕GAA(Gateallaround，环栅结构)的纳米线演进。但高均匀的竖直纳米线的制备在业界尚是个巨大挑战。纳米线是未来微纳电子学构建电路的基本单元。平面纳米线需要消耗较多的时间和成本来组装成功能电路，而竖直纳米线能够降低器件制备和组装成本，并且器件架构想三维方向的延伸利于更高密度的集成。
硅纳米线的化学制备方法主要有VLS(Vapor-liquid-solid，气相-液相-固相)的CVD(ChemicalVaporDeposition,化学气相沉积)生长方法。该化学方法可以在硅衬底上大量生长竖直的单晶纳米线，但制备出的纳米线在均匀性(纳米线直径、纳米线侧壁粗糙度等)、可控性(纳米线间距、纳米线的高度等)等存在缺陷，只能筛选特定区域的纳米线进行晶体管制备，无法满足大规模集成电路对衬底的高均匀性要求，导致而无法进行芯片级的功能电路集成和组装。因此，不适用于未来微纳电子学大规模集成的应用。
业界也采用光刻技术制备硅纳米线。即对单晶硅衬底表面利用光刻技术形成硅纳米线的硬掩模，然后利用刻蚀技术对衬底进行刻蚀形成硅纳米线结构，但由于光刻精度的限制，需要对纳米线进行裁剪或者应力限制的氧化工艺来减小纳米线的直径。这种制备方法受到光刻精度和波动性的限制，具体而言：(1)光刻技术的精度限制了纳米线的直径，直径分布为几十纳米甚至几百纳米，为“粗纳米线”，达不到GAA晶体管耗尽沟道的需求；(2)光刻波动性的限制，即由于光刻技术工作在极限附近，对图形的定义将不能精确控制，导致制作的纳米线硬掩模之间存在很大的波动性，进而使得以硬掩模为掩模刻蚀而成的纳米线之间也存在很大的波动性，达不到集成电路的均匀性要求。光刻技术和刻蚀技术直接制备的“粗纳米线”需要进行进一步裁剪，而这无疑会增加工艺的复杂度，并且会在工艺过程中进一步引入新的工艺波动。因此，这种纳米线制备技术存在工艺复杂、波动大、以及受到光刻技术限制的缺陷，不能满足未来微纳电子学大规模集成的需求。
发明内容
本发明实施例提供了一种制作纳米线的方法，可实现制作出具有高均匀性、低关键尺寸抖动以及高工艺稳定性的纳米线。
本发明实施例第一方面提供一种制作纳米线的方法，包括：
设置衬底；
在所述衬底上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述衬底垂直的外表面，所述M大于1；
在所述M个与所述衬底垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述衬底；
移除所述第一牺牲物；
以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述衬底；
移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；
使用填充物填充所述衬底被刻蚀的部分，使得被填充后的衬底与未被刻蚀时的衬底形状一样，所述填充物与所述衬底能够被同种预定刻蚀材料刻蚀；
在所述被填充后的衬底的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的衬底垂直的外表面，所述X大于1；
在所述X个与所述被填充后的衬底垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；
沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物，所述预设厚度的第二隔离物的下方仍有所述被填充后的衬底；
移除所述第二牺牲物；
以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的衬底；
移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；
移除所述填充物，得到纳米线。
结合本发明实施例第一方面，在本发明实施例第一方面的第一种实现方式中，所述衬底包括体硅衬底、SOI衬底、锗硅衬底、三五族材料衬底、或者多种半导体材料薄膜堆叠衬底其中任意一种半导体衬底。
结合本发明实施例第一方面或第一方面的第一种实现方式，在本发明实施例第一方面的第二种实现方式中，所述在所述衬底上表面沉积生长预设模板形状的第一牺牲物包括：
在所述衬底上表面沉积生长第一牺牲物薄膜，利用光刻和刻蚀技术将所述第一牺牲物薄膜定义成预设模板形状的第一牺牲物。
结合本发明实施例第一方面、第一方面的第一种实现方式以及第一方面的第二种实现方式中任意一种，在本发明实施例第一方面的第三种实现方式中，所述在被填充后的衬底上表面沉积生长预设模板形状的第二牺牲物包括：
在所述被填充后的衬底上表面沉积生长第二牺牲物薄膜，利用光刻和刻蚀技术将所述第二牺牲物薄膜定义成预设模板形状的第二牺牲物。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式以及第一方面的第三种实现方式中任意一种，在本发明实施例第一方面的第四种实现方式中，所述沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物包括：
沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物薄膜，所述第一隔离物薄膜的厚度用于限定所述第一组半导体鳍条的宽度，以使得所述第一组半导体鳍条的宽度与所述第一隔离物薄膜的厚度相等；
利用各向异性刻蚀技术将所述第一隔离物薄膜刻蚀形成预设厚度的第一隔离物。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式以及第一方面的第四种实现方式中任意一种，在本发明实施例第一方面的第五种实现方式中，所述沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物包括：
沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物薄膜，所述第二隔离物薄膜的厚度用于限定所述第二组半导体鳍条的宽度，以使得所述第二组半导体鳍条的宽度与所述第一隔离物薄膜的厚度相等；
利用各向异性刻蚀技术将所述第二隔离物薄膜刻蚀形成预设厚度的第二隔离物。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式、第一方面的第四种实现方式以及第一方面的第五种实现方式中任意一种，在本发明实施例第一方面的第六种实现方式中，在所述使用填充物填充所述衬底被刻蚀的部分之后，在所述在被填充后的衬底上表面沉积生长预设模板形状的第二牺牲物之前，所述方法还包括：
将所述被填充后的衬底抛光，以暴露出所述第一组半导体鳍条的顶部。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式、第一方面的第四种实现方式、第一方面的第五种实现方式以及第一方面的第六种实现方式中任意一种，在本发明实施例第一方面的第七种实现方式中，
所述第一可牺牲物的制成材料包括多晶硅、α硅以及光刻胶其中任意一种。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式、第一方面的第四种实现方式、第一方面的第五种实现方式、第一方面的第六种实现方式中以及第一方面的七种实现方式任意一种，在本发明实施例第一方面的第八种实现方式中，所述第二可牺牲物的制成材料包括多晶硅、α硅以及光刻胶其中任意一种。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式、第一方面的第四种实现方式、第一方面的第五种实现方式、第一方面的第六种实现方式中、第一方面的七种实现方式以及第一方面的第八种实现方式中任意一种，在本发明实施例第一方面的第九种实现方式中，所述第一隔离物的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式、第一方面的第四种实现方式、第一方面的第五种实现方式、第一方面的第六种实现方式中、第一方面的七种实现方式、第一方面的第八种实现方式以及第一方面的第九种实现方式中任意一种，在本发明实施例第一方面的第十种实现方式中，所述第二隔离物的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种。
结合本发明实施例第一方面、第一方面的第一种实现方式、第一方面的第二种实现方式、第一方面的第三种实现方式、第一方面的第四种实现方式、第一方面的第五种实现方式、第一方面的第六种实现方式中、第一方面的七种实现方式、第一方面的第八种实现方式、第一方面的第九种实现方式以及第一方面的第十种实现方式中任意一种，在本发明实施例第一方面的第十一种实现方式中，所述填充物包括体硅、SOI、锗硅、三五族材料、或者多种半导体材料薄膜堆叠材料其中任意一种。
本发明实施例第二方面提供一种制作纳米线的方法，包括：
设置半导体衬底；
在所述半导体衬底上表面沉积生长硬掩模层；
在所述硬掩模层上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述衬底垂直的外表面，所述M大于1；
在所述M个与所述硬掩模层垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述半导体衬底；
移除所述第一牺牲物；
以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述硬掩模层；
移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；
使用填充物填充所述硬掩模层被刻蚀的部分，使得被填充后的硬掩模层与未被刻蚀时的硬掩模层形状一样，所述填充物与所述硬掩模层能够被预定刻蚀材料刻蚀；
在所述被填充后的硬掩模层的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的硬掩模层垂直的外表面，所述X大于1；
在所述X个与所述被填充后的硬掩模层垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；
沿第二牺牲物的所述Y个外表面沉积生长预设厚度第二隔离物，所述预设厚度的第二隔离物的下方仍有所述被填充后的衬底；
移除所述第二牺牲物；
以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的硬掩模层；
移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；
移除所述填充物，得到硬掩模纳米线；
以所述硬掩模纳米线为掩模刻蚀所述半导体衬底；
移除所述硬掩模纳米线，得到半导体纳米线。
结合本发明实施例第二方面，在本发明实施例第二方面的第一种实现方式中，
所述硬掩模层的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种；
所述硬掩模层的制成材料与所述第一隔离物以及所述第二隔离物的制成材料均不同。
本发明实施例提供了一种制作纳米线的方法，包括：设置衬底；在所述衬底上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述衬底垂直的外表面，所述M大于1；在所述M个与所述衬底垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述衬底；移除所述第一牺牲物；以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述衬底；移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；使用填充物填充所述衬底被刻蚀的部分，使得被填充后的衬底与未被刻蚀时的衬底形状一样，所述填充物与所述衬底能够被预定刻蚀材料刻蚀；在所述被填充后的衬底的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的衬底垂直的外表面，所述X大于1；在所述X个与所述被填充后的衬底垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；沿第二牺牲物的所述Y个外表面沉积生长预设厚度第二隔离物，所述预设厚度的第二隔离物的下方仍有所述被填充后的衬底；移除所述第二牺牲物；以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的衬底；移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；移除所述填充物，得到纳米线。这样，通过牺牲物为模板形成隔离物，再以隔离物为掩模对衬底进行刻蚀从而生成纳米线的方法，突破了现有技术中纯粹通过光刻技术进行刻蚀限制，能够制作出具有高均匀性、低关键尺寸抖动以及高工艺稳定性的纳米线。
附图说明
图1为本发明实施例中制作纳米线的一个实施例示意图；
图2为本发明实施例中制作纳米线另一实施例的一个局部示意图；
图3为本发明实施例中制作纳米线另一实施例的另一个局部示意图；
图4为本发明实施例中制作纳米线另一实施例的一个示意图；
图5为本发明实施例中制作纳米线中包括硬掩模的实施例的一个示意图；
图6为本发明实施例中制作纳米线中以硬掩模纳米线制作半导体纳米线的实施例的一个示意图。
具体实施方式
本发明实施例提供了一种制作纳米线的方法，用于制作出具有高均匀性、低关键尺寸抖动以及高工艺稳定性的纳米线。
下面参照图1所示，本发明实施例中制作纳米线的方法的一个实施例包括如下步骤：
101、设置衬底；
102、在所述衬底上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述衬底垂直的外表面，所述M大于1；
由于现有技术是利用光刻技术直接对衬底进行刻蚀，而由于光刻技术的光刻精度的限制，无法刻蚀比较精细的纳米线，而且抖动较大，刻蚀出的纳米线不均匀，使得纳米线无法满足未来微纳电子学大规模集成的需求。而本发明为突破光刻精度的限制，通过以第一隔离物为掩模来对衬底进行刻蚀，然而由于第一隔离物的厚度直接影响了对衬底刻蚀所生成的第一组半导体鳍条的宽度，也影响了最后生成纳米线的尺寸，所以在设置第一隔离物之前，需要先在所述衬底上表面沉积生长预设模板形状的第一牺牲物，用于为沉积第一隔离物提供模板。
可选的，所述衬底可以为规则形状的实体，例如长方体、正方体、三角体等；可选的，所述第一牺牲物可以为规则形状的实体，例如长方体、正方体、三角体等；在本发明实施例中，所述第一牺牲物包括M个与所述衬底垂直的外表面，所述M大于1，由于所述第一牺牲物的与所述衬底垂直的外表面是用于生成第一隔离物，并以所述第一隔离物为掩模各向异性刻蚀所述衬底而得到半导体鳍条的，即在本发明实施例中，能够实现生产多组半导体鳍条。优选的，本发明实施例中第一牺牲物可以为实体长方体。
103、在所述M个与所述衬底垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
由于所述第一牺牲物会存在多个与所述衬底垂直的外表面，比如若所述第一牺牲物为长方体，则可能存在四个与所述衬底垂直的外表面；为了简化工艺制作，需要从所述第一牺牲物的M个外表面中选择N个外表面，用于为第一隔离物的生长提供模板。为了使得后续步骤的刻蚀更为方便，需要从所述M个外表面中根据预设规则选择所述N个外表面，所述预设规则包括优选所述第一牺牲物中互相平行且长度最长的与所述衬底垂直的外表面，比如从长方体中选择所述长方体的高与长所形成的两个平行的外表面。
104、沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述衬底；
第一隔离物的厚度为根据实际应用需求所设定的厚度，因为在刻蚀衬底时需要以所述预设厚度的第一隔离物为掩模进行刻蚀，从而生成半导体鳍条，所以第一隔离物的厚度则限定着所生成的半导体鳍条的宽度。由于所述第一隔离物是用于为刻蚀所述衬底提供掩模的，所以所述第一隔离物位于所述衬底上方。
105、移除所述第一牺牲物；
当第一隔离物生成时，则需要以所述第一隔离物为掩模对衬底进行刻蚀，此时，需要将第一牺牲物移除，以方便对所述衬底进行刻蚀。
106、以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述衬底；
需要说明的是，在对衬底进行刻蚀时，刻蚀的深度决定了所得到的半导体鳍条的高度，也决定了最后生成纳米线的高度，所以刻蚀所述衬底的深度需根据实际需求来决定，此处不做限定。
107、移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；
当第一组半导体鳍条生成时，则需要制作第二组半导体鳍条，以最后形成纳米线，所以在制作第二组半导体鳍条之前，需移除所述预设厚度的第一隔离物，以方便制作第二组半导体鳍条，在移除所述第一隔离物之后，所形成的条状物，则是第一组半导体鳍条。
108、使用填充物填充所述衬底被刻蚀的部分，使得被填充后的衬底与未被刻蚀时的衬底形状一样，所述填充物与所述衬底能够被同种预定刻蚀材料刻蚀；
由于衬底被刻蚀掉一部分，而凸显出第一组半导体鳍条，而本发明实施例还需要在所述第一组半导体鳍条上生长第二牺牲物以及第二隔离物，故需要使用填充物填充所述衬底被刻蚀的部分，以方便沉积生长第二牺牲物以及第二隔离物。为了方便对被填充后的衬底进行刻蚀，所以被填充后的衬底与为被刻蚀的衬底形状一样。所述填充物与所述衬底能够被同种预定刻蚀材料刻蚀，则所述填充物与所述衬底的制成材料相同或相近，比如，同为体硅材料，这样，避免了在对所述填充物与所述衬底同时刻蚀时导致波动大而影响刻蚀效果。
109、在所述被填充后的衬底的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的衬底垂直的外表面，所述X大于1；
可选的，所述第二牺牲物可以为规则形状的实体，例如长方体、正方体、三角体等；在本发明实施例中，所述第二牺牲物包括X个与所述衬底垂直的外表面，所述X大于1，由于所述第二牺牲物的与所述衬底垂直的外表面是用于生成第二隔离物，并以所述第二隔离物为掩模各向异性刻蚀所述衬底而得到半导体鳍条的，即在本发明实施例中，能够实现生产多组半导体鳍条。优选的，本发明实施例中第二牺牲物可以为与所述第一牺牲物同样形状的实体，即所述X可以与所述M相等。
110、在所述X个与所述被填充后的衬底垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；
由于所述第二牺牲物会存在多个与所述衬底垂直的外表面，比如若所述第二牺牲物为长方体，则可能存在四个与所述衬底垂直的外表面；为了简化工艺制作，需要从所述第二牺牲物的X个外表面中选择Y个外表面，用于为第二隔离物的生长提供模板。为了使得后续步骤的刻蚀更为方便，需要从所述X个外表面中根据预设规则选择所述Y个外表面，所述预设规则包括优选所述第二牺牲物中互相平行且长度最长的与所述衬底垂直的外表面，比如从长方体中选择所述长方体的高与长所形成的两个平行的外表面。优选的，所述Y与所述N可以相等，且从所述第二牺牲物中所选择的Y个外表面与所述从第一牺牲物中所选择的N个外表面可以均为平行且长度最长的外表面。
由于所述第二牺牲物是用于给生成第二隔离物提供模板的，而所述第二隔离物是用于作为掩模对所述被填充后的衬底进行刻蚀而得到第二组半导体鳍条的，只有所述第二组半导体鳍条所述所述第一组半导体鳍条存在相交，才能够得到纳米线，所以第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度，等同于所述第二隔离物与所述第一组半导体鳍条形成的角度，而所述第二隔离物与所述第一组半导体鳍条所形成的角度则决定了最后生成纳米线的横截面形状。比如，若所述第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条所形成的角度为90度，则最后所得到的纳米线的横截面则为长方形；否则，则最后得到的纳米线的横截面则为平行四边形。
111、沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物，所述预设厚度的第二隔离物下方仍有所述被填充后的衬底；
第二隔离物的厚度为根据实际应用需求所设定的厚度，因为在刻蚀衬底时需要以所述第二隔离物为掩模进行刻蚀，从而生成第二组半导体鳍条，所以第二隔离物的厚度则限定着所生成的第体半导体鳍条的宽度，也是最终生成纳米线的尺寸。若所述预设厚度的第一隔离物的厚度与所述预设厚度的第二隔离物的厚度相等，则最后形成的纳米线的横截面为等边四边形。由于所述预设厚度的第二隔离物是用于为刻蚀所述被填充后的衬底提供掩模的，所以所述预设厚度的第二隔离物位于所述被填充后的衬底上方。
112、移除所述第二牺牲物；
当第二隔离物生成时，则需要以所述第二隔离物为掩模对被填充后的衬底进行刻蚀，此时，需要将第二牺牲物移除，以方便对所述被填充后的衬底进行刻蚀。
113、以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的衬底；
需要说明的是，在对衬底进行刻蚀时，刻蚀的深度决定了半导体鳍条的高度，也决定了最后生成纳米线的高度，所以刻蚀所述衬底的深度需根据实际需求来决定，此处不做限定。优选的，所述第二组半导体鳍条的高度与所述第一组半导体鳍条的高度相等。
114、移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；
移除所述第二隔离物之后，所得到的第二组半导体鳍条中，所述半导体鳍条还包括填充物以及衬底。
115、移除所述填充物，得到纳米线；
移除所述第二组半导体鳍条中的填充物之后，剩下的衬底部分所呈现的凸起则为纳米线。需要说明的是，最后所得到的纳米线的数量与之前所选择的第一牺牲物的N个外表面以及第二牺牲物的Y个外表面有关，具体的，最后得到的纳米线的数量为所述N与所述Y的乘积。比如N与Y均为2，则得到的第一组半导体鳍条为一条，第二组半导体鳍条也是一条，最后得到的纳米线为四条。
本发明实施例中，第一牺牲物用于为沉积第一隔离物提供模板，以所述第一隔离物为掩模各向异性刻蚀所述衬底，得到第一组半导体鳍条；第二牺牲物用于为沉积第二隔离物提供模板，以所述第二隔离物为掩模各向异性刻蚀所述被填充后的衬底；移除所述第二隔离物，得到第二组半导体鳍条；移除所述填充物，得到纳米线。这样，通过牺牲物为模板形成隔离物，再以隔离物为掩模对衬底进行刻蚀从而生成纳米线的方法，突破了现有技术中纯粹通过光刻技术进行刻蚀限制，能够制作出具有高均匀性、低关键尺寸抖动以及高工艺稳定性的纳米线。
上述实施例描述了在衬底上设置牺牲物，沿牺牲物在衬底上设置隔离物，以隔离物为掩模各向异性刻蚀衬底；在实际应用中，隔离物可以通过薄膜沉积生长和各向异性刻蚀技术来实现，刻蚀衬底可以通过各向异性刻蚀技术来实现；下面进行具体说明，参照图2以及图3所示，本发明实施例中制作纳米线的方法的另一实施例包括如下步骤：
201、设置衬底；
202、在所述衬底10上表面沉积生长第一牺牲物薄膜，利用光刻和刻蚀技术将所述第一牺牲物薄膜定义成预设模板形状的第一牺牲物11，所述第一牺牲物11为实体且包括M个与所述衬底10垂直的外表面，所述M大于1；
由于在所述衬底上表面是无法直接沉积生长预设模板形状的第一牺牲物的，所以首先在所述衬底上表面沉积生长第一牺牲物薄膜，所述第一牺牲物薄膜是完全覆盖所述衬底的，再利用光刻和刻蚀技术将所述第一牺牲物薄膜定义成预设模板形状的第一牺牲物。
可选的，所述衬底包括体硅衬底、SOI衬底、锗硅衬底、三五族材料、或者多种半导体材料薄膜堆叠等任意一种半导体衬底。
可选的，所述第一牺牲物薄膜的制成材料包括多晶硅、α硅以及光刻胶其中任意一种。
203、在所述M个与所述衬底10垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
由于所述第一牺牲物会存在多个与所述衬底垂直的外表面，比如若所述第一牺牲物为长方体，则可能存在四个与所述衬底垂直的外表面；为了简化工艺制作，需要从所述第一牺牲物的M个外表面中选择N个外表面，用于为第一隔离物的生长提供模板。为了使得后续步骤的刻蚀更为方便，需要从所述M个外表面中根据预设规则选择所述N个外表面，所述预设规则包括优选所述第一牺牲物中互相平行且长度最长的与所述衬底垂直的外表面，比如从长方体中选择所述长方体的高与长所形成的两个平行的外表面。
204、沿第一牺牲物11的所述N个外表面沉积生长预设厚度的第一隔离物薄膜，所述第一隔离物薄膜的厚度用于限定所述第一组半导体鳍条的宽度，以使得所述第一组半导体鳍条的宽度与所述第一隔离物薄膜的厚度相等；
所述第一隔离物的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种。
205、利用各向异性刻蚀技术将所述第一隔离物薄膜刻蚀形成预设厚度的第一隔离物12，所述预设厚度的第一隔离物12下方仍有衬底；
通过各向异性刻蚀技术刻蚀后的第一隔离物薄膜则仅剩与所述第一牺牲物薄膜紧贴的隔离物。第一隔离物薄膜为根据实际应用需求所设定的厚度，因为在刻蚀衬底时需要以所述预设厚度的第一隔离物为掩模进行刻蚀，从而生成第一组半导体鳍条，所以第一隔离物薄膜的厚度则限定着所生成的半导体鳍条的宽度，也是最终生成半导体纳米线的宽度。
206、移除所述第一牺牲物11；
当第一隔离物生成时，则需要以所述第一隔离物为掩模对衬底进行刻蚀，此时，需要将第一牺牲物移除，以方便对所述衬底进行刻蚀。
207、以所述预设厚度的第一隔离物12为掩模各向异性刻蚀所述衬底10；
需要说明的是，在对衬底进行刻蚀时，刻蚀的深度决定了所得到的半导体鳍条的高度，也决定了最后生成纳米线的高度，所以刻蚀所述衬底的深度需根据实际需求来决定，此处不做限定。
208、移除所述预设厚度的第一隔离物12，得到第一组半导体鳍条13；
当第一组半导体鳍条生成时，则需要制作第二组半导体鳍条，以最后形成纳米线，所以在制作第二组半导体鳍条之前，需移除所述预设厚度的第一隔离物，以方便制作第二组半导体鳍条，在移除所述预设厚度的第一隔离物之后，所形成的条状物，则是第一组半导体鳍条。
209、使用填充物14填充所述衬底被刻蚀的部分，使得被填充后的衬底15与未被刻蚀时的衬底10形状一样，所述填充物14与所述衬底10能够被同种预定刻蚀材料刻蚀；
由于衬底被刻蚀掉一部分，而凸显出第一组半导体鳍条，而本发明实施例还需要在所述第一组半导体鳍条上生长第二牺牲物以及第二隔离物，故需要使用填充物填充所述衬底被刻蚀的部分，以方便沉积生长第二牺牲物以及第二隔离物。为了方便对被填充后的衬底进行刻蚀，所以被填充后的衬底与为被刻蚀的衬底形状一样。所述填充物与所述衬底能够被同种预定刻蚀材料刻蚀，则所述填充物与所述衬底的制成材料相同或相近，比如，同为体硅材料，这样，避免了在对所述填充物与所述衬底同时刻蚀时导致波动大而影响刻蚀效果。
210、将所述被填充后的衬底15抛光，以暴露出所述第一组半导体鳍条13的顶部；
由于在使用填充物填充所述衬底被刻蚀的部分时，可能会造成被填充后的衬底表面凹凸或掩盖了第一组半导体鳍条，从而影响了后续在被填充后的衬底上沉积生长第二牺牲物薄膜，所以可以先对所述被填充后的衬底进行抛光，使得所述第一组半导体鳍条的顶部暴露出来。
211、在所述被填充后的衬底15上表面沉积生长第二牺牲物薄膜，利用光刻和刻蚀技术将所述第二牺牲物薄膜定义成预设模板形状的第二牺牲物16，所述第二牺牲物16为实体且包括X个与所述被填充后的衬底垂直的外表面，所述X大于1；
由于在所述被填充后的衬底上表面是无法直接沉积生长预设模板形状的第二牺牲物的，所以首先在所述被填充后的衬底上表面沉积生长第二牺牲物薄膜，所述第二牺牲物薄膜是完全覆盖所述衬底的，再利用光刻和刻蚀技术将所述第二牺牲物薄膜定义成预设模板形状的第二牺牲物。
212、在所述X个与所述被填充后的衬底15垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物16的所述Y个外表面分别与所述第一组半导体鳍条13中各个半导体鳍条形成有预设交叉角度；
由于所述第二牺牲物是用于给生成第二隔离物提供模板的，而所述第二隔离物是用于作为掩模对所述被填充后的衬底进行刻蚀而得到第二组半导体鳍条的，只有所述第二组半导体鳍条所述所述第一组半导体鳍条存在相交，才能够得到纳米线，所以第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度，等同于所述第二隔离物与所述第一组半导体鳍条形成的角度，而所述第二隔离物与所述第一组半导体鳍条所形成的角度则决定了最后生成纳米线的横截面形状。比如，若所述第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条所形成的角度为90度，则最后所得到的纳米线的横截面则为长方形；否则，则最后得到的纳米线的横截面则为平行四边形。
213、沿第二牺牲物16的所述Y个外表面沉积生长预设厚度的第二隔离物薄膜，所述第二隔离物薄膜的厚度用于限定所述第二组半导体鳍条的宽度，以使得所述第二组半导体鳍条的宽度与所述第一隔离物薄膜的厚度相等；
所述第二隔离物的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种。
214、利用各向异性刻蚀技术将所述第二隔离物薄膜刻蚀形成预设厚度的第二隔离物17，所述预设厚度的第二隔离物下方仍有所述被填充后的衬底；
第二隔离物的厚度为根据实际应用需求所设定的厚度，因为在刻蚀衬底时需要以所述预设厚度的第二隔离物为掩模进行刻蚀，从而生成第二组半导体鳍条，所以第二隔离物的厚度则限定着所生成的第体半导体鳍条的宽度，也是最终生成纳米线的尺寸。若所述第一隔离物的厚度与所述第二隔离物的厚度相等，则最后形成的纳米线的横截面为等边四边形。可选的，所述第二可牺牲物薄膜的制成材料包括多晶硅、α硅以及光刻胶其中任意一种。
215、移除所述第二牺牲物16；
当第二隔离物生成时，则需要以所述第二隔离物为掩模对被填充后的衬底进行刻蚀，此时，需要将第二牺牲物薄膜移除，以方便对所述被填充后的衬底进行刻蚀。
216、以所述预设厚度的第二隔离物17为掩模利用各向异性刻蚀技术刻蚀所述被填充后的衬底15；
需要说明的是，在对衬底进行刻蚀时，刻蚀的深度决定了半导体鳍条的高度，也决定了最后生成半导体纳米线的高度，所以刻蚀所述衬底的深度需根据实际需求来决定，此处不做限定。优选的，所述第二组半导体鳍条的高度与所述第一组半导体鳍条的高度相等。
217移除所述预设厚度的第二隔离物17，得到第二组半导体鳍条18；
移除所述预设厚度的第二隔离物之后，所得到的第二组半导体鳍条中，所述半导体鳍条还包括填充物以及衬底。
218、移除所述填充物14，得到纳米线19；
移除所述第二组半导体鳍条中的填充物之后，剩下的衬底部分所呈现的凸起则为纳米线。需要说明的是，最后所得到的纳米线的数量与之前所选择的第一牺牲物的N个外表面以及第二牺牲物的Y个外表面有关，具体的，最后得到的纳米线的数量为所述N与所述Y的乘积。比如N与Y均为2，则得到的第一组半导体鳍条为一条，第二组半导体鳍条也是一条，最后得到的纳米线为四条。
本发明实施例中，以光刻技术刻蚀衬底，使得刻蚀所生成的半导体鳍条以及纳米线更为精细。
参照图4所示，本发明实施例中制作纳米线的方法的另一实施例包括如下步骤：
301、设置半导体衬底；
302、在所述半导体衬底上表面沉积生长硬掩模层；
上述实施例所描述的方法是通过直接在半导体衬底上沉积生长第一牺牲物、第一隔离物，得到第一组半导体鳍条，在被填充后的半导体衬底上沉积生长第二牺牲物、第二隔离物，得到第二组半导体鳍条；然而，在经过多次刻蚀、移除隔离物或填充物时，操作过程中有可能损坏半导体衬底，从而使得得到的半导体纳米线不均匀或不符合实用要求。本发明实施例中，则先在所述半导体衬底上沉积生长硬掩模层，使得后续刻蚀、移除等操作在所述硬掩模层上进行，从而先得到硬掩模纳米线，最后再以硬掩模纳米线为掩模对所述半导体刻蚀，从而得到均匀且符号使用要求的半导体纳米线。在所述半导体衬底22上沉积生长有硬掩模层21参照图5所示。
303、在所述硬掩模层上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述硬掩模层垂直的外表面，所述M大于1；
本发明为突破光刻精度的限制，通过以第一隔离物为掩模来对硬掩模层进行刻蚀，然而由于第一隔离物的厚度直接影响了对硬掩模层刻蚀所生成的第一组半导体鳍条的宽度，也影响了最后生成纳米线的尺寸，所以在设置第一隔离物之前，需要先在所述硬掩模层上表面沉积生长预设模板形状的第一牺牲物，用于为沉积第一隔离物提供模板。
可选的，所述硬掩模层可以为规则形状的实体，例如长方体、正方体、三角体等；可选的，所述第一牺牲物可以为规则形状的实体，例如长方体、正方体、三角体等；在本发明实施例中，所述第一牺牲物包括M个与所述硬掩模层垂直的外表面，所述M大于1，由于所述第一牺牲物的与所述硬掩模层垂直的外表面是用于生成第一隔离物，并以所述第一隔离物为掩模各向异性刻蚀所述硬掩模层而得到半导体鳍条的，即在本发明实施例中，能够实现生产多组半导体鳍条。优选的，本发明实施例中第一牺牲物可以为实体长方体。
304、在所述M个与所述硬掩模层垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
由于所述第一牺牲物会存在多个与所述硬掩模层垂直的外表面，比如若所述第一牺牲物为长方体，则可能存在四个与所述硬掩模层垂直的外表面；为了简化工艺制作，需要从所述第一牺牲物的M个外表面中选择N个外表面，用于为第一隔离物的生长提供模板。为了使得后续步骤的刻蚀更为方便，需要从所述M个外表面中根据预设规则选择所述N个外表面，所述预设规则包括优选所述第一牺牲物中互相平行且长度最长的与所述硬掩模层垂直的外表面，比如从长方体中选择所述长方体的高与长所形成的两个平行的外表面。
305、沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述硬掩模层；
第一隔离物的厚度为根据实际应用需求所设定的厚度，因为在刻蚀硬掩模层时需要以所述预设厚度的第一隔离物为掩模进行刻蚀，从而生成半导体鳍条，所以第一隔离物的厚度则限定着所生成的半导体鳍条的宽度。由于所述第一隔离物是用于为刻蚀所述硬掩模层提供掩模的，所以所述第一隔离物位于所述硬掩模层上方。
306、移除所述第一牺牲物；
当第一隔离物生成时，则需要以所述第一隔离物为掩模对硬掩模层进行刻蚀，此时，需要将第一牺牲物移除，以方便对所述硬掩模层进行刻蚀。
307、以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述硬掩模层；
需要说明的是，在对硬掩模层进行刻蚀时，刻蚀的深度决定了所得到的半导体鳍条的高度，也决定了最后生成纳米线的高度，所以刻蚀所述硬掩模层的深度需根据实际需求来决定，此处不做限定。
308、移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；
当第一组半导体鳍条生成时，则需要制作第二组半导体鳍条，以最后形成纳米线，所以在制作第二组半导体鳍条之前，需移除所述预设厚度的第一隔离物，以方便制作第二组半导体鳍条，在移除所述第一隔离物之后，所形成的条状物，则是第一组半导体鳍条。
309、使用填充物填充所述硬掩模层被刻蚀的部分，使得被填充后的硬掩模层与未被刻蚀时的硬掩模层形状一样，所述填充物与所述硬掩模层能够被同种预定刻蚀材料刻蚀；
由于硬掩模层被刻蚀掉一部分，而凸显出第一组半导体鳍条，而本发明实施例还需要在所述第一组半导体鳍条上生长第二牺牲物以及第二隔离物，故需要使用填充物填充所述硬掩模层被刻蚀的部分，以方便沉积生长第二牺牲物以及第二隔离物。为了方便对被填充后的硬掩模层进行刻蚀，所以被填充后的硬掩模层与为被刻蚀的硬掩模层形状一样。所述填充物与所述硬掩模层能够被同种预定刻蚀材料刻蚀，则所述填充物与所述硬掩模层的制成材料相同或相近，比如，同为体硅材料，这样，避免了在对所述填充物与所述硬掩模层同时刻蚀时导致波动大而影响刻蚀效果。
310、在所述被填充后的硬掩模层的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的硬掩模层垂直的外表面，所述X大于1；
可选的，所述第二牺牲物可以为规则形状的实体，例如长方体、正方体、三角体等；在本发明实施例中，所述第二牺牲物包括X个与所述硬掩模层垂直的外表面，所述X大于1，由于所述第二牺牲物的与所述硬掩模层垂直的外表面是用于生成第二隔离物，并以所述第二隔离物为掩模各向异性刻蚀所述硬掩模层而得到半导体鳍条的，即在本发明实施例中，能够实现生产多组半导体鳍条。优选的，本发明实施例中第二牺牲物可以为与所述第一牺牲物同样形状的实体，即所述X可以与所述M相等。
311、在所述X个与所述被填充后的硬掩模层垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；
由于所述第二牺牲物会存在多个与所述硬掩模层垂直的外表面，比如若所述第二牺牲物为长方体，则可能存在四个与所述硬掩模层垂直的外表面；为了简化工艺制作，需要从所述第二牺牲物的X个外表面中选择Y个外表面，用于为第二隔离物的生长提供模板。为了使得后续步骤的刻蚀更为方便，需要从所述X个外表面中根据预设规则选择所述Y个外表面，所述预设规则包括优选所述第二牺牲物中互相平行且长度最长的与所述硬掩模层垂直的外表面，比如从长方体中选择所述长方体的高与长所形成的两个平行的外表面。优选的，所述Y与所述N可以相等，且从所述第二牺牲物中所选择的Y个外表面与所述从第一牺牲物中所选择的N个外表面可以均为平行且长度最长的外表面。
由于所述第二牺牲物是用于给生成第二隔离物提供模板的，而所述第二隔离物是用于作为掩模对所述被填充后的硬掩模层进行刻蚀而得到第二组半导体鳍条的，只有所述第二组半导体鳍条所述所述第一组半导体鳍条存在相交，才能够得到纳米线，所以第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度，等同于所述第二隔离物与所述第一组半导体鳍条形成的角度，而所述第二隔离物与所述第一组半导体鳍条所形成的角度则决定了最后生成纳米线的横截面形状。比如，若所述第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条所形成的角度为90度，则最后所得到的纳米线的横截面则为长方形；否则，则最后得到的纳米线的横截面则为平行四边形。
312、沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物，所述预设厚度的第二隔离物下方仍有所述被填充后的硬掩模层；
第二隔离物的厚度为根据实际应用需求所设定的厚度，因为在刻蚀硬掩模层时需要以所述第二隔离物为掩模进行刻蚀，从而生成第二组半导体鳍条，所以第二隔离物的厚度则限定着所生成的第体半导体鳍条的宽度，也是最终生成纳米线的尺寸。若所述预设厚度的第一隔离物的厚度与所述预设厚度的第二隔离物的厚度相等，则最后形成的纳米线的横截面为等边四边形。由于所述预设厚度的第二隔离物是用于为刻蚀所述被填充后的硬掩模层提供掩模的，所以所述预设厚度的第二隔离物位于所述被填充后的硬掩模层上方。
313、移除所述第二牺牲物；
当第二隔离物生成时，则需要以所述第二隔离物为掩模对被填充后的硬掩模层进行刻蚀，此时，需要将第二牺牲物移除，以方便对所述被填充后的硬掩模层进行刻蚀。
314、以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的硬掩模层；
需要说明的是，在对硬掩模层进行刻蚀时，刻蚀的深度决定了半导体鳍条的高度，也决定了最后生成纳米线的高度，所以刻蚀所述硬掩模层的深度需根据实际需求来决定，此处不做限定。优选的，所述第二组半导体鳍条的高度与所述第一组半导体鳍条的高度相等。
315、移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；
移除所述第二隔离物之后，所得到的第二组半导体鳍条中，所述半导体鳍条还包括填充物以及硬掩模层。
316、移除所述填充物，得到硬掩模纳米线；
移除所述第二组半导体鳍条中的填充物之后，剩下的硬掩模层部分所呈现的凸起则为硬掩模纳米线。需要说明的是，最后所得到的硬掩模纳米线的数量与之前所选择的第一牺牲物的N个外表面以及第二牺牲物的Y个外表面有关，具体的，最后得到的硬掩模纳米线的数量为所述N与所述Y的乘积。比如N与Y均为2，则得到的第一组半导体鳍条为一条，第二组半导体鳍条也是一条，最后得到的硬掩模纳米线为四条。
317、以所述硬掩模纳米线为掩模刻蚀所述半导体衬底；
得到了所述硬掩模纳米线后，则通过以所述硬掩模为纳米线刻蚀所述半导体衬底，则能够生成半导体纳米线。以硬掩模纳米线23为掩模刻蚀所述半导体衬底22生成的半导体纳米线24参照图6所示。
318、移除所述硬掩模纳米线，得到半导体纳米线；
在通过以所述硬掩模纳米线为掩模刻蚀所述半导体衬底后，则需移除所述硬掩模纳米线，则得到半导体纳米线。
可选的，所述的硬掩模层的制成材料可以包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种；所述硬掩模层的制成材料与所述第一隔离物以及所述第二隔离物的制成材料均不同。
本发明实施例中，首先在所述半导体衬底上沉积生长硬掩模层，再使得后续的刻蚀、填充、移除等操作在所述硬掩模层上进行，在得到硬掩模纳米线后，再以所述硬掩模纳米线为掩模对所述半导体衬底刻蚀，以得到半导体纳米线。这样，所述硬掩模可以防止所述半导体衬底在经过多次刻蚀、移除等工艺操作后生成半导体纳米线的部分被破坏，从而提高了半导体纳米线的完整性。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (14)

1.一种制作纳米线的方法，其特征在于，包括：
设置衬底；
在所述衬底上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述衬底垂直的外表面，所述M大于1；
在所述M个与所述衬底垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述衬底；
移除所述第一牺牲物；
以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述衬底；
移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；
使用填充物填充所述衬底被刻蚀的部分，使得被填充后的衬底与未被刻蚀时的衬底形状一样，所述填充物与所述衬底能够被同种预定刻蚀材料刻蚀；
在所述被填充后的衬底的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的衬底垂直的外表面，所述X大于1；
在所述X个与所述被填充后的衬底垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；
沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物，所述预设厚度的第二隔离物的下方仍有所述被填充后的衬底；
移除所述第二牺牲物；
以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的衬底；
移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；
移除所述填充物，得到纳米线。
2.根据权利要求1所述的方法，其特征在于，所述衬底包括体硅衬底、SOI衬底、锗硅衬底、三五族材料衬底、或者多种半导体材料薄膜堆叠衬底其中任意一种半导体衬底。
3.根据权利要求1或2所述的方法，其特征在于，所述在所述衬底上表面沉积生长预设模板形状的第一牺牲物包括：
在所述衬底上表面沉积生长第一牺牲物薄膜，利用光刻和刻蚀技术将所述第一牺牲物薄膜定义成预设模板形状的第一牺牲物。
4.根据权利要求1至3其中任意一项所述的方法，其特征在于，所述在被填充后的衬底上表面沉积生长预设模板形状的第二牺牲物包括：
在所述被填充后的衬底上表面沉积生长第二牺牲物薄膜，利用光刻和刻蚀技术将所述第二牺牲物薄膜定义成预设模板形状的第二牺牲物。
5.根据权利要求1至4其中任意一项所述的方法，其特征在于，所述沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物包括：
沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物薄膜，所述第一隔离物薄膜的厚度用于限定所述第一组半导体鳍条的宽度，以使得所述第一组半导体鳍条的宽度与所述第一隔离物薄膜的厚度相等；
利用各向异性刻蚀技术将所述第一隔离物薄膜刻蚀形成预设厚度的第一隔离物。
6.根据权利要求1至5其中任意一项所述的方法，其特征在于，所述沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物包括：
沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物薄膜，所述第二隔离物薄膜的厚度用于限定所述第二组半导体鳍条的宽度，以使得所述第二组半导体鳍条的宽度与所述第一隔离物薄膜的厚度相等；
利用各向异性刻蚀技术将所述第二隔离物薄膜刻蚀形成预设厚度的第二隔离物。
7.根据权利要求1至6其中任意一项所述的方法，其特征在于，在所述使用填充物填充所述衬底被刻蚀的部分之后，在所述在被填充后的衬底上表面沉积生长预设模板形状的第二牺牲物之前，所述方法还包括：
将所述被填充后的衬底抛光，以暴露出所述第一组半导体鳍条的顶部。
8.根据权利要求1至7其中任意一项所述的方法，其特征在于，
所述第一可牺牲物的制成材料包括多晶硅、α硅以及光刻胶其中任意一种。
9.根据权利要求1至8其中任意一项所述的方法，其特征在于，所述第二可牺牲物的制成材料包括多晶硅、α硅以及光刻胶其中任意一种。
10.根据权利要求1至9其中任意一项所述的方法，其特征在于，所述第一隔离物的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种。
11.根据权利要求1至10其中任意一项所述的方法，其特征在于，所述第二隔离物的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种。
12.根据权利要求1至11其中任意一项所述的方法，其特征在于，所述填充物包括体硅、SOI、锗硅、三五族材料、或者多种半导体材料薄膜堆叠材料其中任意一种。
13.一种制作纳米线的方法，其特征在于，包括：
设置半导体衬底；
在所述半导体衬底上表面沉积生长硬掩模层；
在所述硬掩模层上表面沉积生长预设模板形状的第一牺牲物，所述第一牺牲物为实体且包括M个与所述衬底垂直的外表面，所述M大于1；
在所述M个与所述硬掩模层垂直的外表面中按照预定规则选择N个外表面用于为第一隔离物的生长提供模板，所述N大于1且小于等于M；
沿第一牺牲物的所述N个外表面沉积生长预设厚度的第一隔离物，所述预设厚度的第一隔离物的下方仍有所述半导体衬底；
移除所述第一牺牲物；
以所述预设厚度的第一隔离物为掩模各向异性刻蚀所述硬掩模层；
移除所述预设厚度的第一隔离物，得到第一组半导体鳍条；
使用填充物填充所述硬掩模层被刻蚀的部分，使得被填充后的硬掩模层与未被刻蚀时的硬掩模层形状一样，所述填充物与所述硬掩模层能够被预定刻蚀材料刻蚀；
在所述被填充后的硬掩模层的上表面沉积生长预设模板形状的第二牺牲物，所述第二牺牲物为实体且包括X个与所述被填充后的硬掩模层垂直的外表面，所述X大于1；
在所述X个与所述被填充后的硬掩模层垂直的外表面中按照预定规则选择Y个外表面用于为第二隔离物的生长提供模板，所述Y大于1且小于等于X；第二牺牲物的所述Y个外表面分别与所述第一组半导体鳍条中各个半导体鳍条形成有预设交叉角度；
沿第二牺牲物的所述Y个外表面沉积生长预设厚度的第二隔离物，所述预设厚度的第二隔离物的下方仍有所述被填充后的衬底；
移除所述第二牺牲物；
以所述预设厚度的第二隔离物为掩模各向异性刻蚀所述被填充后的硬掩模层；
移除所述预设厚度的第二隔离物，得到第二组半导体鳍条；
移除所述填充物，得到硬掩模纳米线；
以所述硬掩模纳米线为掩模刻蚀所述半导体衬底；
移除所述硬掩模纳米线，得到半导体纳米线。
14.根据权利要求13所述的方法，其特征在于，
所述硬掩模层的制成材料包括氮化硅、二氧化硅、氮化钛、氮化钽或者其他耐刻蚀材料中的至少一种；
所述硬掩模层的制成材料与所述第一隔离物以及所述第二隔离物的制成材料均不同。
CN201510312421.2A 2015-06-09 2015-06-09 一种制作纳米线的方法 Active CN105097449B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510312421.2A CN105097449B (zh) 2015-06-09 2015-06-09 一种制作纳米线的方法
PCT/CN2016/081236 WO2016197766A1 (zh) 2015-06-09 2016-05-06 一种制作纳米线的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510312421.2A CN105097449B (zh) 2015-06-09 2015-06-09 一种制作纳米线的方法

Publications (2)

Publication Number Publication Date
CN105097449A true CN105097449A (zh) 2015-11-25
CN105097449B CN105097449B (zh) 2018-07-31

Family

ID=54577622

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510312421.2A Active CN105097449B (zh) 2015-06-09 2015-06-09 一种制作纳米线的方法

Country Status (2)

Country Link
CN (1) CN105097449B (zh)
WO (1) WO2016197766A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016197766A1 (zh) * 2015-06-09 2016-12-15 华为技术有限公司 一种制作纳米线的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1772773A1 (en) * 2005-10-06 2007-04-11 STMicroelectronics S.r.l. Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould
CN101752225A (zh) * 2008-12-04 2010-06-23 上海华虹Nec电子有限公司 超深沟槽的多级刻蚀与填充方法
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法
US20140024215A1 (en) * 2012-07-23 2014-01-23 International Business Machines Corporation Double patterning method
CN104377232A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有一个或多个半导体柱形件的半导体布置
CN104599948A (zh) * 2014-12-24 2015-05-06 上海集成电路研发中心有限公司 量子点的制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192533B2 (en) * 2002-03-28 2007-03-20 Koninklijke Philips Electronics N.V. Method of manufacturing nanowires and electronic device
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
CN103311123B (zh) * 2012-03-14 2016-06-08 中国科学院微电子研究所 半导体器件制造方法
CN105097449B (zh) * 2015-06-09 2018-07-31 华为技术有限公司 一种制作纳米线的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1772773A1 (en) * 2005-10-06 2007-04-11 STMicroelectronics S.r.l. Method for realizing a multispacer structure, use of said structure as a mould and method for producing circuital architectures using said mould
CN101752225A (zh) * 2008-12-04 2010-06-23 上海华虹Nec电子有限公司 超深沟槽的多级刻蚀与填充方法
CN103456606A (zh) * 2012-06-04 2013-12-18 中芯国际集成电路制造(上海)有限公司 一种用于形成硬掩膜层的方法
US20140024215A1 (en) * 2012-07-23 2014-01-23 International Business Machines Corporation Double patterning method
CN104377232A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有一个或多个半导体柱形件的半导体布置
CN104599948A (zh) * 2014-12-24 2015-05-06 上海集成电路研发中心有限公司 量子点的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016197766A1 (zh) * 2015-06-09 2016-12-15 华为技术有限公司 一种制作纳米线的方法

Also Published As

Publication number Publication date
WO2016197766A1 (zh) 2016-12-15
CN105097449B (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
JP3854731B2 (ja) 微細構造の製造方法
Liu et al. Needlelike bicrystalline GaN nanowires with excellent field emission properties
CN102105963B (zh) 生长薄膜的方法以及形成结构的方法和器件
KR101651123B1 (ko) 측면 성장 반도체 나노와이어 제조 방법 및 상기 방법에 의해 얻어진 트랜지스터
CN103311305B (zh) 硅基横向纳米线多面栅晶体管及其制备方法
CN103681356A (zh) 以碳纳米管为掩膜制备FinFET的方法
CN104124272A (zh) 集成非极性GaN纳米线高电子迁移率晶体管及其制备方法
CN105742156B (zh) 形成石墨烯结构的方法
CN105655406A (zh) 碳纳米管薄膜晶体管及其制作方法
CN103633123B (zh) 一种纳米线衬底结构及其制备方法
CN105590845A (zh) 堆叠围栅纳米线制造方法
US10128371B2 (en) Self-aligned nanostructures for semiconductor devices
CN108369960A (zh) 隧穿场效应晶体管及其制造方法
CN108242470A (zh) 形成水平纳米线的方法以及由水平纳米线制备的器件
CN103560157B (zh) 应变结构及其制作方法
CN105097449A (zh) 一种制作纳米线的方法
CN103779182B (zh) 纳米线的制造方法
CN102129981B (zh) 一种纳米线及纳米线晶体管的制作方法
JP2013128107A (ja) ナノワイヤのシードを横方向に結晶化することにより生成される単結晶シリコンの薄膜トランジスタ（ｔｆｔ）
US11860541B2 (en) Silicon-based nanowire, preparation method thereof, and thin film transistor
CN100367467C (zh) 常温下构筑高密度均匀分布硅纳米点、纳米线的方法
Ng et al. A new approach to fabricate vertically stacked single-crystalline silicon nanowires
CN105529242A (zh) 一种制备珠串形单晶硅纳米线的方法
CN110246888A (zh) 超结器件结构及其制备方法
JP2006278529A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant