CN105047650A - 功率半导体模块及其制造方法 - Google Patents
功率半导体模块及其制造方法 Download PDFInfo
- Publication number
- CN105047650A CN105047650A CN201410670054.9A CN201410670054A CN105047650A CN 105047650 A CN105047650 A CN 105047650A CN 201410670054 A CN201410670054 A CN 201410670054A CN 105047650 A CN105047650 A CN 105047650A
- Authority
- CN
- China
- Prior art keywords
- power semiconductor
- substrate
- tellite
- passive device
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
根据本公开的示例性实施方式,功率半导体模块可以包括:基板,该基板通过堆叠多个陶瓷绝缘层形成;至少一个无源器件,所述无源器件被插入并嵌入在所述陶瓷绝缘层之间;以及至少一个功率半导体器件,所述功率半导体器件安装在所述基板的一个表面,并通过粘合线与所述基板电连接。
Description
相关申请的交叉引用
该申请要求于2014年4月17日向韩国知识产权局提交的申请号为No.10-2014-0045798的韩国专利的权利,该专利的公开内容通过引用并入本申请。
技术领域
本发明涉及一种被嵌入陶瓷基板的电子元件及该电子元件的制造方法,以及一种包括该电子元件的功率半导体模块。
背景技术
驱动功率半导体器件时,可能产生大量的热量。因此,由于在功率半导体模块中使用一般的印刷电路板(PCB)可能是困难的,具有优异的热辐射效应的陶瓷基板被主要地应用于此。
此外,一般地,各种无源器件和有源器件与功率半导体器件一起被安装到基板上。因此,由于器件被二维地放置在所述基板的单面,在减少模块尺寸上存在限制。
【相关技术文献】
(专利文献1)韩国专利公开号为No.10-2008-0052081
发明内容
根据本公开的示例性实施方式,功率半导体模块可以包括:基板,该基板通过堆叠多个陶瓷绝缘层形成;至少一个无源器件,所述无源器件被插入并嵌入在所述陶瓷绝缘层之间;以及至少一个功率半导体器件,所述功率半导体器件安装在所述基板的一个表面,并通过粘合线与所述基板电连接。
这里,所述功率半导体器件可以仅通过所述粘合线电连接至所述基板,以及仅所述功率半导体器件可以被安装在所述基板上。
根据本公开的另一个示例式实施方式,功率半导体模块的制造方法可以包括:准备基板,在该基板中无源器件被嵌入在多个绝缘层之间;以及在所述基板上安装功率半导体器件。
所述基板的准备可以包括:准备第一印刷电路基板和第二印刷电路基板(greensheet);在所述第一印刷电路基板上安装至少一个无源器件;在所述第一印刷电路基板上堆叠所述第二印刷电路基板;以及烧制所堆叠的第一和第二印刷电路基板。
附图说明
结合附图,根据下文的详细描述,本发明的上述及其他方面、特征和其他优势将更清楚地得到理解,其中:
图1是根据本公开的示例性实施方式的功率半导体模块的截面图;
图2是图1示出的功率半导体模块的部分剖视透视图;
图3至图6是根据本示例性实施方式的功率半导体模块的制造方法的示意图;以及
图7是根据本公开的另一个示例性实施方式的功率半导体模块的截面图。
具体实施方式
下文中,将参照附图对本公开的实施方式进行详细描述。
但是,本公开可以以许多不同的形式来实施,且不应该解释为局限于本文阐述的实施方式。相反,提供了这些实施方式以使本公开是充分、完整的,并将本发明的范围充分地传达给本领域技术人员。
在附图中,元件的形状和尺寸可以被放大以使其清楚,并且相同的附图标记将始终用于表示相同或相似的元件。
图1是根据本公开的示例性实施方式的功率半导体模块的截面图;以及图2是图1示出的功率半导体模块的部分剖视透视图。
参考图1和图2,根据本示例性实施方式,功率半导体模块100可以包括至少一个功率半导体器件1、基板10以及成型部件(moldingpart)80,其中所述功率半导体1被安装在所述基板10的一个表面。
功率半导体器件1可以是绝缘栅双极晶体管(IGBT),以及根据需要可以被进一步配置为包括快速恢复二极管(FRD)。
也就是说,根据本示例性实施方式,在所述功率半导体模块100中,连接在IGBT的电流输入电极和电流输出电极之间的FRD和IGBT均被安装在所述基板10的一个表面,或者所述IGBT和所述FRD中的至少一个被安装于此。
同时,根据本公开,功率半导体模块100不被限制于上述配置,但根据需要,可以进一步包括另外的电子元件,例如集成电路(IC)等。
此外,根据本示例性实施方式,功率半导体器件1可以通过粘合线90电连接到所述基板10。
粘合线90可以由金属形成。例如,可以使用铝(Al)、金(Au)或者它们的合金。此外,为了粘合所述粘合线90至所述功率半导体器件1和所述基板10,所述粘合线可被粘合到的电极可以形成在所述半导体器件1和所述基板10的表面。
上述的功率半导体器件1可以通过下述的粘附构件(adhesionmember)粘附至基板10的一个表面。这里,所述粘附构件可以是导电或非导电的。例如,焊锡、金属环氧树脂、金属膏、树脂型环氧树脂、具有优异的耐热性的粘附带等可以作为粘附构件被使用。
根据本示例性实施方式,所述基板10可以是烧制的陶瓷基板。例如,所述基板10可以是低温共烧陶瓷(LTCC)基板。
所述基板10可以包括第一绝缘层10a和第二绝缘层10b。所述第一绝缘层10a和第二绝缘层10b可以彼此堆叠在一起,以构成单个基板10。
在本示例性实施方式中,所述第一绝缘层10a和第二绝缘层10b可以彼此以相同材料形成。例如,所述第一绝缘层10a和第二绝缘层10b均可以由所述低温共烧陶瓷(LTCC)形成。
多个电极13和16可以形成在所述基板10的一个表面或者两面。这里,所述电极13和16可以包括多个用于安装所述功率半导体器件1的安装电极13和用于电连接所述基板10至外部的多个外部连接电极16。所述外部连接电极16可以通过外部端子(例如凸块或焊料球等)电连接到主板等类似设备。
使所述安装电极13或所述外部连接电极16相互电连接的电路图案15可以形成在所述基板10的两个面上,且所述基板10可以包括层间电路14,该层间电路14用于使所述电极13和16与所述电路图案彼此电连接。这里,所述层间电路14可以被实施为导电通孔(via)。
进一步,根据本示例性实施方式,所述基板10中可以包括至少一个无源器件2。这里,所述无源器件2可以包括电容、电感、电阻等,以及可以是与印刷电路基板(或绝缘层)独立地制造的芯片型器件。所述无源器件2可以通过形成在所述基板10中的电路图案15或层间电路14电连接到安装在所述基板10一个表面上的功率半导体器件1。
根据本示例性实施方式,所述基板10可以按照如下被制造:通过在具有低介电常数(permittivity)的陶瓷印刷电路基板上形成电路图案15和层间电路14,在所述电路图案15上放置所述无源器件2,以及堆叠另一个印刷电路基板并覆盖所述无源器件2。制造方法的细节描述将在下文被提供。
所述成型部件80可以密封所述功率半导体器件1和所述基板10的一个表面,并暴露所述基板10的另一个表面。
所述成型部件80可以以该成型部件80覆盖并密封所述功率半导体器件1和所述粘合线90的形状形成,从而保护所述半导体器件1不受外部环境影响。
此外,所述功率半导体器件1可以被嵌入在所述成型部件80中,以使所述功率半导体器件1可以被安全地保护、免受影响。
在本示例性实施方式中,所述成型部件80被完全地形成在所述基板10的一个表面的情形通过举例的方式描述,但是本发明的配置并不限制于此。例如,所述成型部件80可以仅在一个表面的部分形成,或者以所述基板10的端面或其他表面也被嵌入成型部件的形状形成。
如上所述的成型部件80可以由绝缘材料形成。特别地,例如具有高导热性的硅凝胶、热传导性环氧树脂、聚酰亚胺等类似材料可以被使用。
尽管没有示出,为了有效地散发热量,散热器可以被附着在所述成型部件80的外表面或者所述基板10的其他表面。所述散热器可以通过高温胶带、高温焊料等被附着。
同时,根据本示例式实施方式,所述成型部件80可以在使用例如盖子等替换结构的情形下被省略,或者可以在为了散发热量,使所述功率半导体器件1暴露于外部的情形下被省略。
根据本示例性实施方式,如上所述配置的所述功率半导体模块100中,所述无源器件2不是被安装在所述基板10的一个表面或其他表面,而是被放置在所述基板10上。因此,由于所述基板10的安装区域可以被显著地减小,所述功率半导体模块100的尺寸也可以被显著地减小。
此外,由于在所述基板10的安装区域有空间,该空间可以被用于其他用途。例如,该空间可以被用于另外的器件的安装或者具有大体积的功率半导体器件1的使用。
此外,使用具有高散热效果的陶瓷基板10,以使在功率半导体器件1中产生的热量可以被有效地散发,且由热量引起的变形可以被显著地减小。
同时,在本示例性实施方式中,所述基板10仅由两个绝缘层10a和10b组成的情形通过举例的方式描述,但是本发明的配置并不限制于此。如果必要,本公开可以有各种变形。例如,所述绝缘层可以由三层或更多层堆叠。可替代地,仅仅单个绝缘层被使用,而在该绝缘层内形成腔体,且无源器件2被放置在腔体中。
然后,根据本示例性实施方式,功率半导体模块100的制造方法将被描述。
图3至图6是根据本示例性实施方式的功率半导体模块的制造方法的示意图。
首先,如图3所示,根据本示例性实施方式,功率半导体模块100的制造方法中,至少两个陶瓷印刷电路基板10a和10b可以被准备。
两个印刷电路基板10a和10b可以被分成向下放置的第一印刷电路基板10a和堆叠在所述第一印刷电路基板10a上的第二印刷电路基板10b,且各自通过烧制形成上述第一绝缘层10a和第二绝缘层10b。
所述第一印刷电路基板10a和第二印刷电路基板10b均可以由陶瓷材料形成,且由能在低温被烧制的材料形成。例如,所述第一印刷电路基板10a和第二印刷电路基板10b可以由制备的混合玻璃和陶瓷的浆体(slurry)形成。
此外,电极13和16、电路图案15、层间电路14等可以各自在所述第一印刷电路基板10a和第二印刷电路基板10b中形成。在本示例性实施方式中,所述功率半导体模块可以被配置,以使所述第一印刷电路基板10a的下表面被安装在主板上(未示出),且功率半导体器件1被安装在所述第二印刷电路基板10b的上表面。因此,外部连接电极16可以被放置在所述第一印刷电路基板10a的下表面,且安装电极13可以被放置在所述第一印刷电路基板10a和第二印刷电路基板10b的上表面。但是,本发明的配置并不限制于此。
然后,如图4所示,至少一个无源器件2被安装在所述第一印刷电路基板10a上。这里,所述无源器件2可以是如上所述的芯片型器件。根据本示例性实施方式,所述无源器件2可以是由高温共烧陶瓷(HTCC)形成的器件。但是,本公开并不限制于此,而是任何无源器件2可以被简单地应用,只要该无源器件在低温共烧陶瓷(LTCC)的烧制温度下不变形或损坏。
所述无源器件2可以被安装在所述安装电极或电路图案15上,该电路图案15通过导电粘附剂(例如焊料)形成于所述第一印刷电路基板10a上。
例如,无源器件2可以按照如下被安装:通过在所述第一印刷电路基板10a的安装电极上全部应用焊膏,在该焊膏上放置所述无源器件2,再熔化并固化所述焊膏。
如图5所示,当所述无源器件2被安装,随后,所述第二印刷电路基板10b可以被堆叠在安装有所述无源器件2的第一印刷电路基板10a上。因此,所述无源器件2可以被插入并嵌入所述第一印刷电路基板10a和第二印刷电路基板10b之间。
当堆叠完成,所堆叠的第一印刷电路基板10a和第二印刷电路10b可以被烧制,从而形成陶瓷基板10。该过程可以在600至800℃的低烧制温度下进行,但并不限制于此。
进一步地,在这个过程中,由于所述无源器件2被嵌入在由HTCC形成的第一印刷电路基板10a和第二印刷电路10b之间,该无源器件2不被低烧制温度显著影响。因此,所述基板10的烧制可以在所述无源器件2被嵌入的状态下容易地进行。
随后,如图6所示,所述功率半导体器件1可以被安装在受烧制过程形成的所述基板10上。该过程可以包括安置(seating)所述功率半导体器件1在所述基板10上的过程和使用粘合线90使所述功率半导体器件1与所述基板10的安装电极相互连接的过程。
这里,所述功率半导体器件1可以包括IGBT或FRD。此外,所述功率半导体器件1可以包括能通过粘合线90被电连接至所述基板10的集成电路(IC)器件。
当所述功率半导体器件1被安装,随后,成型部件80可以被形成在所述基板10的一个表面,以使根据本示例性实施方式的图1示出的所述功率半导体模块100可以被完成。
根据本示例性实施方式,如上所述配置的功率半导体模块100的制造方法中,所有无源器件2可以被安装在所述第一绝缘层10a上,且使用粘合线90的所有功率半导体器件1可以被安装在所述第二绝缘层10b上。
因此,所述无源器件2可以一次通过使用焊膏的丝网印刷方法被安装在所述第一绝缘层10a上,且所述功率半导体器件1可以使用粘合线90一次被安装在所述第二绝缘层10b上。
在所述功率半导体器件1和所述无源器件2均被安装在所述第二绝缘层10b上(即不同于本示例性实施方式,安装在所述基板10的另一个表面)的情形中,安装所述无源器件2的过程和安装所述功率半导体器件1的过程均需要在所述基板10的烧制完成后进行。因此,由于在由烧制过程形成的基板10上进行丝网印刷过程和焊料固化过程之后,需要在所述基板10上进行线粘合过程,该过程可能变得很复杂,且制造时间可能增加。
但是,根据本示例性实施方式,在制造方法的情形中,由于在所述基板10的制造过程中,所述无源器件2被嵌入至所述基板10中,在所述基板10被烧制后,仅有线粘合过程可以被执行。
因此,由于嵌入所述无源器件2的过程(例如,基板制造过程)和安装所述功率半导体器件1的过程可以在同一时间各自进行,制造时间可以被减少。
同时,在本示例性实施方式中,所述无源器件2被完全地安装在所述第一印刷电路基板10a上后,所述第二印刷电路基板10b被堆叠的情形以举例的方式描述,但是本公开并不限制于此。本公开可以是各种变形。例如,当处于所述无源器件2被安装在所述第一印刷电路基板10a上的状态时,所述第二印刷电路基板10b没有用熔化/固化焊膏被堆叠后,焊膏可以在烧制过程中同时被熔化/固化。
此外,根据本公开,所述功率半导体模块可以有各种变形。
图7是根据本公开的另一个示例性实施方式的功率半导体模块的截面图。
参考图7,根据本示例性实施方式,除基板10的配置外,所述功率半导体模块200与上述示例性实施方式相似。
根据本示例性实施方式,所述功率半导体模块200的基板10可以包括使用第一印刷电路基板形成的第一绝缘层10c和使用第二印刷电路基板形成的第二绝缘层10b。
特别地,根据本示例性实施方式,所述第一绝缘层10c可以由高温共烧陶瓷(HTCC)形成,且所述第二绝缘层10b可以由低温共烧陶瓷(LTCC)形成。此外,与上述示例性实施方式相似,无源器件可以由高温共烧陶瓷(HTCC)形成。
根据本示例性实施方式,如上所述配置的基板10的制造方法将被简要地描述。首先,HTCC材料形成的印刷电路基板可以被烧结,从而形成第一绝缘层10c。
随后,无源器件2可以被安装在所述第一绝缘层10c上,且LTCC材料形成的印刷电路基板可以被堆叠在所述第一绝缘层10c上。然后,所堆叠的印刷电路基板可以被烧制,从而形成第二绝缘层10b。
在这种情形下,由于所述第二绝缘层10b由所述LTCC材料形成,以与所述HTCC相比低温的烧制被执行。因此,在低温烧制过程中,由所述HTCC形成的所述第一绝缘层10c和所述无源器件2可以不被显著地影响。
如上所述,根据本公开,只要陶瓷基板可以被使用,且单独的无源器件可以被嵌入,所述功率半导体模块可以有各种变形。
如上所述,根据本公开的示例性实施方式,在所述功率半导体模块中,所述无源器件可以不安装在所述基板的一个表面或者其他表面,而被放置在所述基板中。因此,由于所述基板的安装区域可以被显著地减小,所述功率半导体模块的尺寸也可以被显著地减小。
进一步,由于所述基板的安装区域有空间,该空间可以被用于其他用途。例如,该空间可以被用于另外的器件的安装或者具有大体积的功率半导体器件的使用。
此外,使用了具有高散热性的陶瓷基板,以使在功率半导体器件中产生的热量可以被有效地散发,且由热量引起的变形可以被显著地减小。
更进一步,根据本公开的示例性实施方式,由于在所述基板的制造过程中,所述无源器件被嵌入至所述基板中,在所述基板被烧制后,仅有线粘合过程可以被执行。因此,由于嵌入所述无源器件的过程(例如,基板制造过程)和安装所述功率半导体器件的过程可以各自进行,制造时间可以被减少。
尽管在上文示出并描述了示例性实施方式,但对本领域技术人员来说,在不背离如所附权利要求限定的本发明的范围的情况下进行修改及变更是显而易见的。
Claims (19)
1.一种功率半导体模块,该功率半导体模块包括:
基板,该基板包括多个堆叠的陶瓷绝缘层;
至少一个无源器件,所述无源器件被插入并嵌入在所述陶瓷绝缘层之间;以及
至少一个功率半导体器件,所述功率半导体器件被安装在所述基板的一个表面,且通过粘合线与所述基板电连接。
2.根据权利要求1所述的功率半导体模块,其中所述基板由低温共烧陶瓷(LTCC)形成。
3.根据权利要求1所述的功率半导体模块,其中所述基板包括:
第一绝缘层,在该第一绝缘层上形成外部连接电极;以及
第二绝缘层,该第二绝缘层堆叠在所述第一绝缘层上,
所述无源器件被插入至所述第一绝缘层与所述第二绝缘层之间。
4.根据权利要求3所述的功率半导体模块,其中所述第一绝缘层由高温共烧陶瓷(HTCC)形成,且所述第二绝缘层由低温共烧陶瓷(LTCC)形成。
5.根据权利要求3所述的功率半导体模块,其中所述第一绝缘层和所述第二绝缘层由LTCC形成。
6.根据权利要求5所述的功率半导体模块,其中所述无源器件由HTCC形成。
7.一种功率半导体模块的制造方法,该制造方法包括:
准备基板,在该基板中无源器件被嵌入至多个绝缘层之间;以及
在所述基板上安装功率半导体器件。
8.根据权利要求7所述的制造方法,其中所述基板的准备包括:
准备第一印刷电路基板和第二印刷电路基板;
在所述第一印刷电路基板上安装至少一个无源器件;
在所述第一印刷电路基板上堆叠所述第二印刷电路基板;以及
烧制所堆叠的第一印刷电路基板和第二印刷电路基板。
9.根据权利要求8所述的制造方法,其中所述第二印刷电路基板由LTCC形成。
10.根据权利要求9所述的制造方法,其中所述无源器件的安装包括在所述第一印刷电路基板上安装单独制造的芯片型无源器件。
11.根据权利要求9所述的制造方法,其中所述无源器件的安装包括在所述第一印刷电路基板上安装由HTCC形成的无源器件。
12.根据权利要求8所述的制造方法,其中所述第一印刷电路基板由LTCC形成。
13.根据权利要求8所述的制造方法,其中所述第一印刷电路基板由HTCC形成。
14.根据权利要求13所述的制造方法,其中所述无源器件的安装在烧制所述第一印刷电路基板后被执行。
15.根据权利要求8所述的制造方法,其中所述功率半导体器件的安装包括:
在所述基板上安置至少一个功率半导体器件;以及
使用粘合线将所述功率半导体器件和所述基板相互电连接。
16.根据权利要求7所述的制造方法,该方法还包括形成成型部件,该成型部件将所述功率半导体器件嵌入在所述基板上。
17.一种功率半导体模块,该功率半导体模块包括:
基板,该基板包括多个堆叠的陶瓷绝缘层;以及
至少一个功率半导体器件,该功率半导体器件安装在所述基板的一个表面,且仅通过粘合线电连接至所述基板,
其中,仅所述功率半导体器件被安装在所述基板上。
18.根据权利要求17所述的功率半导体模块,该功率半导体模块还包括至少一个无源器件,该无源器件被插入并嵌入在所述陶瓷绝缘层之间。
19.根据权利要求18所述的功率半导体模块,其中所述无源器件是单独制造的芯片型无源器件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140045798A KR20150120080A (ko) | 2014-04-17 | 2014-04-17 | 전력 반도체 모듈 및 그 제조 방법 |
KR10-2014-0045798 | 2014-04-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105047650A true CN105047650A (zh) | 2015-11-11 |
Family
ID=54428398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410670054.9A Pending CN105047650A (zh) | 2014-04-17 | 2014-11-20 | 功率半导体模块及其制造方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR20150120080A (zh) |
CN (1) | CN105047650A (zh) |
-
2014
- 2014-04-17 KR KR1020140045798A patent/KR20150120080A/ko not_active Application Discontinuation
- 2014-11-20 CN CN201410670054.9A patent/CN105047650A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20150120080A (ko) | 2015-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9456503B2 (en) | Module and method of manufacturing the same | |
JP4329884B2 (ja) | 部品内蔵モジュール | |
JP4915058B2 (ja) | Led部品およびその製造方法 | |
JP4111239B2 (ja) | 複合セラミック基板 | |
WO2009122835A1 (ja) | 電子部品モジュール及び該電子部品モジュールの製造方法 | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
US9510461B2 (en) | Electric component module and method of manufacturing the same | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
CN103928445A (zh) | 芯片装置和用于形成芯片装置的方法 | |
CN105814682A (zh) | 半导体装置 | |
JP2005209881A (ja) | セラミック積層基板および高周波電子部品 | |
CN104113981A (zh) | 多层布线基板以及具备该多层布线基板的模块 | |
JP4158798B2 (ja) | 複合セラミック基板 | |
CN104701280A (zh) | 元器件内置模块 | |
KR101394964B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2021005674A (ja) | 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法 | |
CN104145538B (zh) | 多层式电子组件和用于将电路部件嵌入三维模块的方法 | |
JP6680521B2 (ja) | 電子装置 | |
JP2019523545A (ja) | 多層素子及び多層素子を製造するための方法 | |
CN105047650A (zh) | 功率半导体模块及其制造方法 | |
JP6959785B2 (ja) | 回路基板、電子部品および電子モジュール | |
JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009277940A (ja) | 半導体パッケージ、実装用回路基板および実装構造体 | |
JP7025845B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2004281473A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151111 |
|
WD01 | Invention patent application deemed withdrawn after publication |