KR20150120080A

KR20150120080A - 전력 반도체 모듈 및 그 제조 방법

Info

Publication number: KR20150120080A
Application number: KR1020140045798A
Authority: KR
Inventors: 이석호; 조준형; 박성근
Original assignee: 삼성전기주식회사
Priority date: 2014-04-17
Filing date: 2014-04-17
Publication date: 2015-10-27
Also published as: CN105047650A

Abstract

본 발명은 전력 반도체 모듈과 그 제조 방법에 관한 것이다. 본 발명의 실시예에 따른 전력 반도체 모듈은, 다수의 세라믹 절연층이 적층되어 형성되는 기판; 상기 세라믹 절연층들 사이에 개재되며 매립되는 적어도 하나의 수동 소자; 및 상기 기판의 일면에 실장되며 본딩 와이어를 통해 상기 기판과 전기적으로 연결되는 적어도 하나의 전력 반도체 소자;를 포함할 수 있다.

Description

전자 부품 내장 세라믹 기판과 그 제조방법, 및 이를 구비하는 전력 반도체 모듈{CERAMINC SUBSTRATE, METHOD OF MANUFACTURING THEREOF, SEMICONDUCTOR MODULE USING THE SAME}

본 발명은 전자 부품 내장 세라믹 기판과 그 제조방법, 및 이를 구비하는 전력 반도체에 관한 것이다.

전력용 반도체 소자는 구동 시 대량의 열이 발생한다. 따라서 전력 반도체 모듈은 일반적인 인쇄회로기판(PCB)를 이용하기 어렵기 때문에 방열 효과가 좋은 세라믹 재질의 기판이 주로 이용되고 있다.

또한 일반적으로 기판 상에는 전력용 반도체 소자와 더불어, 다양한 수동 및 능동 소자들이 실장된다. 이로 인해 소자들이 기판의 일면에 평면적으로 배치되기 때문에, 모듈의 크기를 줄이는 데에 한계가 있다.

한국특허공개공보 제10-2008-0052081호

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 인쇄회로기판을 구비하지 않는 마이크로폰 패키지를 제공하는데 그 목적이 있다.

본 발명의 실시예에 따른 전력 반도체 모듈은, 다수의 세라믹 절연층이 적층되어 형성되는 기판; 상기 세라믹 절연층들 사이에 개재되며 매립되는 적어도 하나의 수동 소자; 및 상기 기판의 일면에 실장되며 본딩 와이어를 통해 상기 기판과 전기적으로 연결되는 적어도 하나의 전력 반도체 소자;를 포함하여 구성될 수 있다.

여기서, 전력 반도체 소자는 본딩 와이어를 통해서만 기판과 전기적으로 연결될 수 있으며, 기판 상에는 전력 반도체 소자만 실장될 수 있다.

또한 본 발명의 실시예에 따른 전력 반도체 모듈 제조 방법은, 다수의 절연층 사이에 수동 소자가 매립된 기판을 준비하는 단계; 및 상기 기판 상에 전력 반도체 소자를 실장하는 단계;를 포함할 수 있다.

여기서, 기판을 준비하는 단계는, 제1, 제2 그린 시트를 준비하는 단계; 상기 제1 그린 시트 상에 적어도 하나의 수동 소자를 실장하는 단계; 상기 제1 그린 시트 상에 상기 제2 그린 시트를 적층하는 단계; 및 상기 적층된 제1, 제2 그린 시트를 소성하는 단계; 를 포함할 수 있다.

본 발명에 따른 전력 반도체 모듈은 수동 소자들이 기판의 일면이나 타면에 실장되지 않고, 기판의 내부에 배치된다. 따라서 기판의 실장 영역을 최소화할 수 있으므로 전력 반도체 모듈의 크기도 최소화할 수 있다.

또한 기판의 실장 영역에 여유가 있으므로 다른 소자를 실장하거나 용량이 큰전력 반도체 소자를 이용하는 등 다른 용도로의 활용이 가능하다.

더하여, 방열 효과가 높은 세라믹 기판을 이용함으로, 전력 반도체 소자에서 발생하는 열을 효과적으로 방출할 수 있으며, 열에 의한 변형도 최소화할 수 있다.

또한 본 발명에 따른 기판의 제조 과정에서 수동 소자들이 기판 내에 매립되므로, 기판이 소결된 후에는 전력 반도체 소자를 실장하는 본딩 와이어 공정만이 수행된다. 따라서, 수동 소자를 매립하는 공정(예컨대 기판 제조 공정)과 전력 반도체 소자를 실장하는 공정이 각각 별도로 진행될 수 있으므로 제조 시간을 단축시킬 수 있다.

도 1은 본 발명의 실시예에 따른 전력 반도체 모듈을 개략적으로 도시한 단면도.
도 2는 도 1에 도시된 전력 반도체 모듈의 부분 절단 사시도.
도 3 내지 도 6은 본 실시예에 따른 전력 반도체 모듈의 제조 방법을 설명하기 위한 도면.
도 7은 본 발명의 다른 실시예에 따른 전력 반도체 모듈을 개략적으로 도시한 단면도.

이하, 본 발명의 바람직한 실시 예를 첨부된 예시도면에 의거하여 상세히 설명한다.

아래에서 본 발명을 설명함에 있어서, 본 발명의 구성요소를 지칭하는 용어들은 각각의 구성요소들의 기능을 고려하여 명명된 것이므로, 본 발명의 기술적 구성요소를 한정하는 의미로 이해되어서는 안 될 것이다.

도 1은 본 발명의 실시예에 따른 전력 반도체 모듈을 개략적으로 도시한 단면도이고, 도 2는 도 1에 도시된 전력 반도체 모듈의 부분 절단 사시도이다.

도 1 및 도 2를 참조하면, 본 실시예에 따른 전력 반도체 모듈(100)은 적어도 하나의 전력 반도체 소자(1)와, 상기 전력 반도체 소자(1)가 일면에 실장되는 기판(10), 그리고 몰딩부(80)를 포함할 수 있다.

전력 반도체 소자(1)는 절연된 게이트 바이폴라 트랜지스터(Insulated - gate bipolar Transistor; IGBT)일 수 있으며, 필요에 따라 고속 회복 다이오드(Fast Recovery Diode; FRD)를 더 포함하여 구성될 수 있다.

즉, 본 실시예에 따른 전력 반도체 모듈(100)은 IGBT와 IGBT의 전류 입력 전극 및 전류 출력 전극간에 접속되는 FRD가 모두 기판(10)의 일면에 실장되거나, 적어도 어느 하나가 실장된다.

한편 본 발명에 따른 전력 반도체 모듈(100)은 상기한 구성으로 한정되지 않으며, 필요에 따라 IC 등의 다른 전자 부품을 더 포함할 수 있다.

또한 본 실시예에 따른 전력 반도체 소자(1)는 본딩 와이어(90)를 통해 기판(10)과 전기적으로 연결된다.

본딩 와이어(90)는 금속 재질일 수 있고, 예를 들어 알루미늄(Al), 금(Au), 또는 이들의 합금이 이용될 수 있다. 또한 본딩 와이어(90)를 전력 반도체 소자(10)와 기판(10)에 접합하기 위해, 전력 반도체 소자(1)의 표면과 기판(10)에는 본딩 와이어(90)가 접합될 수 있는 전극들이 형성될 수 있다.

이러한 전력 반도체 소자들(1)은 접착 부재를 매개로 후술되는 기판(10)의 일면에 부착될 수 있다. 여기서 접착 부재는 도전성이거나 비도전성일 수 있다. 예를 들어, 접착 부재는 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시(resin-based epoxy), 또는 내열성이 우수한 접착 테이프 등이 이용될 수 있다.

본 실시예에 따른 기판(10)은 세라믹 소성 기판으로 이루어지며, 예를 들어 저온동시소성 세라믹(Low Temperature Co-firing Ceramic: LTCC) 기판일 수 있다.

기판(10)은 제1 절연층(10a)과 제2 절연층(10b)을 포함할 수 있다. 제1 절연층(10a)과 제2 절연층(10b)은 상호 적층되어 하나의 기판(10)을 구성한다.

본 실시예에 있어서 제1 절연층(10a)과 제2 절연층(10b)은 동일한 재질로 형성된다. 예를 들어, 제1 절연층(10a)과 제2 절연층(10b)은 모두 저온동시소성 세라믹(LTCC)으로 이루어질 수 있다.

기판(10)의 일면 또는 양면에는 다수의 전극들(13, 16)이 형성될 수 있다. 여기서 전극(13, 16)은 전력 반도체 소자(1)를 실장하기 위한 다수의 실장용 전극(13), 그리고 기판(10)을 외부와 전기적으로 연결하는 다수의 외부 접속용 전극(16)을 포함할 수 있다. 외부 접속용 전극(16)에는 범프나 솔더 볼과 같은 외부 단자를 통해 메인 기판(10) 등에 전기적으로 연결될 수 있다.

또한 기판(10)의 양면에는 실장용 전극들(13)이나 외부 접속용 전극들(16) 상호 간을 전기적으로 연결하는 회로 패턴(15)이 형성될 수 있으며, 전극들(13, 16)과 회로 패턴들을 전기적으로 연결하는 층간 회로(14)를 포함할 수 있다. 여기서 층간 회로(14)는 도전성 비아로 구현될 수 있다.

이에 더하여, 본 실시예에 따른 기판(10)은 내부에 적어도 하나의 수동 소자(2)를 포함한다. 여기서, 수동 소자(2)는 커패시터, 인덕터, 레지스터 등을 포함할 수 있으며, 그린 시트(또는 절연층)와는 별도로 제조된 칩형 소자일 수 있다. 수동 소자들(2)은 기판(10)에 형성된 층간 회로(14)나 회로 패턴(15)을 통해 기판(10)의 일면에 실장된 전력 반도체 소자(1)와 전기적으로 연결된다.

이러한 본 실시예에 따른 기판(10)은 저유전율을 갖는 세라믹 그린 시트에 회로 패턴(15)과 층간 회로(14)를 형성한 후, 회로 패턴(15) 상에 수동 소자(2)를 배치하고, 수동 소자(2)를 덮으며 다른 그린 시트를 적층하여 제조할 수 있다. 제조 방법에 대한 상세한 설명은 후술하기로 한다.

몰딩부(80)는 기판(10)의 타면을 노출시키며 기판(10)의 일면과 전력 반도체 소자(1)를 봉지한다.

몰딩부(80)는 전력 반도체 소자(1)와 본딩 와이어(90)를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 전력 반도체 소자(1)를 보호한다.

또한 내부에 전력 반도체 소자(1)를 매립하여 충격으로부터 전력 반도체 소자(1)를 안전하게 보호한다.

본 실시예에서는 몰딩부(80)가 기판(10)의 일면 전체에 형성되는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들어 일면의 일부분에만 형성될 수도 있으며, 기판(10)의 측면이나 타면도 내부에 매립하는 형태로 형성될 수도 있다.

이러한 몰딩부(80)는 절연성 재료로 형성될 수 있다. 특히 열 전도도가 높은 실리콘 겔(Silicone Gel)이나 열전도성 에폭시(Epoxy), 폴리이미드(ployimide) 등의 재료가 이용될 수 있다.

도시되어 있지 않으나, 몰딩부(80)의 외부면이나 기판(10)의 타면에는 효과적인 열 방출을 위해 히트 싱크(heat sink)가 부착될 수 있다. 히트 싱크는 고온 테이프(high temperature tape)나 고온용 솔더 등에 의해 부착될 수 있다.

한편, 본 실시예에 따른 몰딩부(80)는 커버 등의 대체 구성을 이용하거나, 열방출을 위해 전력 반도체 소자(1)를 외부로 노출하는 경우, 생략될 수 있다.

이상과 같이 구성되는 본 실시예에 따른 전력 반도체 모듈(100)은 수동 소자들(2)이 기판(10)의 일면이나 타면에 실장되지 않고, 기판(10)의 내부에 배치된다. 따라서 기판(10)의 실장 영역을 최소화할 수 있으므로 전력 반도체 모듈(100)의 크기도 최소화할 수 있다.

또한 기판(10)의 실장 영역에 여유가 있으므로 다른 소자를 실장하거나 용량과 부피가 큰 전력 반도체 소자(1)를 이용하는 등 다른 용도로의 활용이 가능하다.

더하여, 방열 효과가 높은 세라믹 기판(10)을 이용함으로, 전력 반도체 소자(1)에서 발생하는 열을 효과적으로 방출할 수 있으며, 열에 의한 변형도 최소화할 수 있다.

한편 본 실시예에서는 기판(10)이 2개의 절연층(10a, 10b)으로만 이루어지는 경우를 예로 들었으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들어, 절연층을 3층 이상으로 적층하거나, 하나의 절연층만을 이용하고 내부에 캐비티를 형성하여 수동 소자(2)를 배치하는 등 필요에 따라 다양한 변형이 가능하다.

이어서, 본 실시예에 따른 전력 반도체 모듈(100)의 제조 방법을 설명한다.

도 3 내지 도 6은 본 실시예에 따른 전력 반도체 모듈의 제조 방법을 설명하기 위한 도면이다.

먼저 도 3에 도시된 바와 같이, 본 실시예에 따른 전력 반도체 모듈(100)의 제조 방법은 적어도 2장의 세라믹 그린 시트(10a, 10b)를 마련하는 단계가 수행된다.

2장의 그린 시트(10a, 10b)는 하부에 배치되는 제1 그린 시트(10a)와, 제1 그린 시트(10a)의 상부에 적층되는 제2 그린 시트(10b)로 구분될 수 있으며, 소성을 거쳐 각각 전술한 제1 절연층(10a)과 제2 절연층(10b)로 형성된다.

제1, 제2 그린 시트(10a, 10b)는 모두 세라믹 재질로 형성될 수 있으며 저온소성이 가능한 재질로 형성된다. 예를 들어 제1, 제2 그린 시트(10a, 10b)는 글래스(glass)와 세라믹을 혼합하여 형성한 슬러리를 통해 제조될 수 있다.

또한 제1, 제2 그린 시트(10a, 10b)에는 각각 전극(13, 16)과 회로 패턴(15), 층간 회로(14) 등이 형성될 수 있다. 본 실시예의 경우, 제1 그린 시트(10a)의 하부면이 메인 기판(도시되지 않음)에 실장되고, 제2 그린 시트(10b)의 상부면에 전력 반도체 소자(1)가 실장되도록 구성된다. 따라서 제1 그린 시트(10a)의 하부면에는 외부 접속용 전극(16)이 배치되며, 제1 그린 시트(10a)와 제2 그린 시트(10b)의 상부면에는 실장용 전극(13)이 배치될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.

이어서 도 4에 도시된 바와 같이 제1 그린 시트(10a) 상에 적어도 하나의 수동 소자(2)를 실장한다. 여기서 수동 소자(2)는 전술한 바와 같이 칩(chip)형 소자일 수 있다. 특히, 본 실시예에 따른 수동 소자(2)는 고온 동시소성 세라믹 기판(High Temperature Co-fired Ceramics: HTCC) 으로 제조된 소자일 수 있다. 그러나 이에 한정되지 않으며 저온 동시소성 세라믹(LTCC)의 소성 온도에서 변형되거나 파손되지 않는 수동 소자(2)라면 용이하게 채용될 수 있다.

수동 소자(2)는 솔더와 같은 도전성 접착제를 통해 제1 그린 시트(10a) 상에 형성된 실장용 전극이나 회로 패턴(15)에 실장될 수 있다.

예를 들어 솔더 페이스트(solder paste)를 제1 그린 시트(10a)의 실장용 전극에 전체적으로 도포하고 그 위에 수동 소자들(2)을 배치한 후, 솔더 페이스트를 용융 및 경화시켜 수동 소자들(2)을 실장할 수 있다.

수동 소자(2)가 실장되면, 이어서 도 5에 도시된 바와 같이 수동 소자(2)가 실장된 제1 그린 시트(10a) 상에 제2 그린 시트(10b)를 적층한다. 이에 수동 소자들(2)은 제1 그린 시트(10a)와 제2 그린 시트(10b) 사이에 개재되며 매립된다.

적층이 완료되면 적층된 제1, 제2 그린 시트(10a, 10b)를 소성하여 세라믹 기판(10)을 형성한다. 이 과정은 저온 소성 온도인 600 ~ 800℃에서 수행될 수 있으나 이에 한정되는 것은 아니다.

또한 이 과정에서 제1, 제2 그린 시트(10a, 10b) 사이에 매립된 수동 소자들(2)은 HTCC 기판(10)으로 제조되었으므로, 상기한 저온 소성 온도에서는 큰 영향을 받지 않는다. 따라서 수동 소자(2)를 매립한 상태에서 기판(10)의 소성이 용이하게 수행될 수 있다.

이어서, 도 6에 도시된 바와 같이 소성이 완료된 기판(10) 상에 전력 반도체 소자(1)를 실장한다. 이 단계는 기판(10) 상에 전력 반도체 소자(1)를 안착시키는 과정과, 본딩 와이어(90)를 이용하여 전력 반도체 소자(1)와 기판(10)의 실장용 전극을 상호 연결하는 과정을 포함할 수 있다.

여기서, 전력 반도체 소자(1)는 IGBT나 FRD를 포함할 수 있으며, 그 외에 본딩 와이어(90)를 통해 기판(10)과 전기적인 연결이 가능한 집적 소자(IC)를 포함할 수 있다.

전력 반도체 소자(1)의 실장이 완료되면, 이어서 기판(10)의 일면에 몰딩부(80)를 형성하여 도 1에 도시된 본 실시예에 따른 전력 반도체 모듈(100)을 완성하게 된다.

이상과 같이 구성되는 본 실시예에 따른 전력 반도체 모듈(100)의 제조 방법은, 수동 소자들(2)이 제1 절연층(10a) 상에 모두 실장되고, 본딩 와이어(90)를 이용하는 전력 반도체 소자들(1)은 제2 절연층(10b) 상에 모두 실장된다.

따라서 솔더 페이스트를 이용한 스크린 프린팅 방식을 통해 수동 소자(2)를 일괄적으로 제1 절연층(10a) 상에 실장하고, 본딩 와이어(90)를 이용하여 제2 절연층(10b) 상에 전력 반도체 소자(1)를 일괄적으로 실장할 수 있다.

본 실시예와 다르게, 기판(10)의 일면인 제2 절연층(10b) 상에 전력 반도체 소자(1)와 수동 소자(2)를 모두 실장하는 경우, 기판(10)의 소성이 완료된 후 수동 소자(2)를 실장하는 공정과 전력 반도체 소자(1)를 실장하는 공정이 모두 진행되어야 한다. 따라서 소성이 완료된 기판(10)은 스크린 프린팅 공정과 솔더 경화 공정에 투입된 후, 다시 와이어 본딩 공정에 투입되어야 하므로 공정이 복잡해지며 제조 시간도 길어질 수 있다.

그러나 본 실시예에 따른 제조 방법의 경우, 기판(10)의 제조 과정에서 수동 소자들(2)이 기판(10) 내에 매립되므로, 기판(10)이 소결된 후에는 와이어 본딩 공정만이 수행된다.

따라서, 수동 소자(2)를 매립하는 공정(예컨대 기판 제조 공정)과 전력 반도체 소자(1)를 실장하는 공정이 각각 별도로 동시에 진행될 수 있으므로 제조 시간을 단축시킬 수 있다.

한편 본 실시예에서는 수동 소자(2)를 제1 그린 시트(10a) 상에 완전히 실장한 후, 제2 그린 시트(10b)를 적층하는 경우를 예로 들었으나, 본 발명은 이에 한정되지 않는다. 예를 들어 수동 소자(2)를 제1 그린 시트(10a)에 안착시킨 상태에서 솔더 페이스트를 용융/경화시키지 않고 제2 그린 시트(10b)를 적층한 후, 소결 과정에서 솔더 페이스트를 함께 용융/ 경화시키며 실장하는 등 다양한 변형이 가능하다.

또한 본 발명에 따른 전력 반도체 모듈은 다양하게 변형될 수 있다.

도 7은 본 발명의 다른 실시예에 따른 전력 반도체 모듈을 개략적으로 도시한 단면도이다.

도 7을 참조하면 본 실시예에 따른 전력 반도체 모듈(200)은 전술한 실시예와 유사하며 기판(10)의 구성에 있어서만 차이를 갖는다.

본 실시예에 따른 전력 반도체 모듈(200)의 기판(10)은 제1 그린 시트에 의해 형성되는 제1 절연층(10c), 그리고 제2 그린 시트에 의해 형성되는 제2 절연층(10b)을 포함한다.

특히 본 실시예에 따른 제1 절연층(10c)은 고온 소성 세라믹(HTCC)으로 형성되고, 제2 절연층(10b)은 저온 소성 세라믹(LTCC)으로 형성된다. 또한 수동 소자는 전술한 실시예와 마찬가지로 고온 소성 세라믹(HTCC)으로 형성될 수 있다.

이와 같이 구성되는 본 실시예에 따른 기판(10)의 제조 방법을 간략히 설명하면, 먼저 HTCC 재질의 그린 시트를 소성하여 제1 절연층(10c)을 형성한다.

이어서 제1 절연층(10c) 상에 수동 소자(2)를 실장하고 그 위에 LTCC 재질의 그린 시트를 적층한다. 그리고 적층된 그린 시트를 소성하여 제2 절연층(10b)을 형성한다.

이때, 제2 절연층(10b)은 LTCC 재질이므로, HTCC에 비해 낮은 온도에서 소성된다. 따라서 저온 소성 과정에서 HTCC로 이루어진 제1 절연층(10c)과, 수동 소자들(2)은 크게 영향을 받지 않는다.

이와 같이 본 발명에 따른 전력 반도체 모듈은 세라믹 기판을 이용하면서 별도의 수동 소자를 매립할 수 있다면 다양한 형태로 변형될 수 있다.

본 발명은 이상에서 설명되는 실시예에만 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 이하의 특허청구범위에 기재된 본 발명의 기술적 사상의 요지를 벗어나지 않는 범위에서 얼마든지 다양하게 변경하여 실시할 수 있을 것이다.

100, 200: 전력 반도체 모듈
1: 전력 반도체 소자
2: 수동 소자
10: 기판
10a, 10c: 제1 그린 시트, 제1 절연층
10b: 제2 그린 시트, 제2 절연층
80: 몰딩부
90: 본딩 와이어

Claims

다수의 세라믹 절연층이 적층되어 형성되는 기판;
상기 세라믹 절연층들 사이에 개재되며 매립되는 적어도 하나의 수동 소자; 및
상기 기판의 일면에 실장되며 본딩 와이어를 통해 상기 기판과 전기적으로 연결되는 적어도 하나의 전력 반도체 소자;
를 포함하는 전력 반도체 모듈.
제1항에 있어서, 상기 기판은,
LTCC로 형성되는 전력 반도체 모듈.
제1항에 있어서, 상기 기판은,
외부 접속용 전극이 형성된 제1 절연층; 및
상기 제1 절연층 상에 적층되는 제2 절연층;
을 포함하며,
상기 수동 소자는 상기 제1 절연층과 상기 제2 절연층 사이에 개재되는 전력 반도체 모듈.
제3항에 있어서,
상기 제1 절연층은 HTCC로 형성되고, 상기 제2 절연층은 LTCC로 형성되는 전력 반도체 모듈.
제3항에 있어서, 상기 제1, 제2 절연층은,
LTCC로 형성되는 전력 반도체 모듈.
제5항에 있어서, 상기 수동 소자는,
HTCC로 형성되는 전력 반도체 모듈.
다수의 절연층 사이에 수동 소자가 매립된 기판을 준비하는 단계; 및
상기 기판 상에 전력 반도체 소자를 실장하는 단계;
를 포함하는 전력 반도체 모듈 제조 방법.
제7항에 있어서, 상기 기판을 준비하는 단계는,
제1, 제2 그린 시트를 준비하는 단계;
상기 제1 그린 시트 상에 적어도 하나의 수동 소자를 실장하는 단계;
상기 제1 그린 시트 상에 상기 제2 그린 시트를 적층하는 단계; 및
상기 적층된 제1, 제2 그린 시트를 소성하는 단계;
를 포함하는 전력 반도체 모듈 제조 방법.
제8항에 있어서, 상기 제2 그린 시트는,
LTCC로 형성되는 전력 반도체 모듈 제조 방법.
제9항에 있어서, 상기 수동 소자를 실장하는 단계는,
별도로 제조된 칩형(chip-type) 수동 소자를 상기 제1 그린 시트에 실장하는 단계를 포함하는 전력 반도체 모듈 제조 방법.
제9항에 있어서, 상기 지지부는, 상기 수동 소자를 실장하는 단계는,
HTCC로 제조된 수동 소자를 상기 제1 그린 시트에 실장하는 단계를 포함하는 전력 반도체 모듈 제조 방법.
제8항에 있어서, 상기 제1 그린 시트는,
LTCC로 형성되는 전력 반도체 모듈 제조 방법.
제8항에 있어서, 상기 제1 그린 시트는,
HTCC로 형성되는 전력 반도체 모듈 제조 방법.
제13항에 있어서, 상기 수동 소자를 실장하는 단계는,
상기 제1 그린 시트를 소성한 후, 상기 수동 소자를 실장하는 단계인 전력 반도체 모듈 제조 방법.
제8항에 있어서, 상기 전력 반도체 소자를 실장하는 단계는,
적어도 하나의 전력 반도체 소자를 상기 기판에 안착하는 단계; 및
본딩 와이어를 이용하여 상기 전력 반도체 소자와 상기 기판을 전기적으로 연결하는 단계;
를 포함하는 전력 반도체 모듈 제조 방법.
제7항에 있어서,
상기 전력 반도체 소자를 매립하는 몰딩부를 상기 기판 상에 형성하는 단계를 더 포함하는 전력 반도체 모듈 제조 방법.
다수의 세라믹 절연층이 적층되어 형성되는 기판; 및
상기 기판의 일면에 실장되며 본딩 와이어를 통해서만 상기 기판과 전기적으로 연결되는 적어도 하나의 전력 반도체 소자;
를 포함하며,
상기 기판 상에는 상기 전력 반도체 소자만 실장되는 전력 반도체 모듈.
제17항에 있어서,
상기 세라믹 절연층들 사이에 개재되며 매립되는 적어도 하나의 수동 소자를 더 포함하는 전력 반도체 모듈.
제18항에 있어서, 상기 수동 소자는,
별도로 제조된 칩형(chip-type) 수동 소자인 전력 반도체 모듈.