CN105027265A - 用于半导体晶片的电化学沉积工艺 - Google Patents

用于半导体晶片的电化学沉积工艺 Download PDF

Info

Publication number
CN105027265A
CN105027265A CN201480010935.6A CN201480010935A CN105027265A CN 105027265 A CN105027265 A CN 105027265A CN 201480010935 A CN201480010935 A CN 201480010935A CN 105027265 A CN105027265 A CN 105027265A
Authority
CN
China
Prior art keywords
bath
wafer
voltage
anode
electroplating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480010935.6A
Other languages
English (en)
Inventor
丹尼尔·K.·加布雷格齐亚布泽尔
约翰·克洛克
查尔斯·沙尔博诺
尚德吕·坦比德吕雷
大卫·J·埃里克森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN105027265A publication Critical patent/CN105027265A/zh
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种电镀晶片的方法基于电压变化来检测电镀浴失效。所述方法对电镀具有TSV特征结构的晶片有用。可监测电镀处理器的每个阳极的电压。电压急剧下降表示由诸如SPS的加速剂转换成其副产物MPS所导致的浴失效。通过电流脉冲输送或电流递增输送延迟或避免浴失效。一种改良的电镀浴具有极低酸浓度的阴极电解质。

Description

用于半导体晶片的电化学沉积工艺
技术领域
本发明涉及用于电镀诸如半导体材料晶片的基板的处理器、系统和方法。更具体地,本发明提供对具有硅穿孔(through silicon vias,TSV)或类似特征结构的晶片特别有用的改良技术。
背景技术
诸如半导体装置的微电子装置通常是在基板或晶片上和/或基板或晶片中制造。在典型的制造工艺中,在电镀处理器中的晶片上形成一层或更多层金属或其它导电材料。处理器可具有容纳于容器或碗(bowl)中的电解质浴,在所述碗中具有一个或更多个阳极。可用头部中的转子固持晶片本身,所述头部可移动至碗中用于处理和可移动离开碗用于装卸。转子上的接触环一般具有很多接触指(contact finger),这些接触指与晶片电接触。
许多先进的微电子装置具有硅穿孔(TSV)。TSV是一种通常完全穿过晶片或芯片(die)的垂直电气互连,所述晶片或芯片实际上可为硅或可不为硅。TSV用于产生三维电子结构和封装。使用TSV允许极高密度的集成电路。亦改良了互连的电气特性,因为TSV通常比替代互连更短。这导致装置操作更快和来自互连的不良电感或电容特性的影响减少。
TSV倾向于具有高深宽比,因为TSV基本上为在硅或其它基板材料中的孔中所形成的金属(通常为铜)的高窄微型柱(micro-scale column)。TSV可由自下而上电镀铜形成。实现TSV的适当填充在技术上具有挑战性的若干原因包括TSV的微型尺寸、高深宽比和其它因素。
历史上,用于电镀填充TSV的工艺和化学品已随电镀浴老化表现出罕见的不稳定性,这种情况直接影响微电子制造工艺。由于电镀浴通常仍在规定范围内失效,因此浴失效的原因尚未得到很好的理解。需要对电镀TSV特征结构的改良的技术和理解。
附图说明
在附图中,相同的元件符号在每一视图中表示相同的元件。
图1是针对新鲜电镀浴和失效电镀浴的计时电位测定(chronopotentiometric)测量(电压对时间)的数据的曲线图,以及使用这些浴电镀的晶片的对应X射线图像。
图2是针对具有不同于图1的曲线图的化学成分(chemical makeup)的浴的计时电位测定测量的数据的曲线图。
图3是类似于图2但使用注射有MPS的浴和电流递增输送(currentramping)的数据的曲线图。
图4A是针对新鲜电解质的对照浴的电压的曲线图。
图4B是针对约30分钟后失效的浴的电压的曲线图。
图4C是70小时空闲时间后恢复的浴的电压的曲线图。
图5A是针对新鲜浴对比10轮(run)后浴的电压的曲线图。
图5B是实验室规模(bench scale)计时电位测定法老化试验中的电压的曲线图。
图6A至图6F是如所描述处理的晶片上的TSV的X射线图像。
图6G是计时电位测定法老化试验中的电压的曲线图。
图7是计时电位测定法对比晶片旋转速度的曲线图。
图8A和图8B示出如所描述处理的晶片的X射线图像。
图9是计时电位测定法对比浴老化的曲线图。
图10是现有技术电解质与新电解质的对照表。
图11是在以上附图中所示的数据中反映的运行测试中使用的Raider M处理器的透视图。
图12是图11中所示的处理器的剖视图。
具体实施方式
I.浴失效的检测
A.浴失效的实验室规模检测
浴失效的检测在TSV电镀浴中一直是一项挑战。可由特征结构中的未填满(under fill)沉积、接缝空隙(seam void)和夹断空隙(pinch off void)界定浴失效。存在一种常见趋向,即新鲜浴功能良好,但随着继续还原性电镀(至0.45AHr/L),所述浴失效。
检测浴失效的传统方式是在工具中电镀晶片和使用聚焦离子束(focusedion beam,FIB)实现X射线成像/截面成像来检测空隙。然而,晶片成像的可用性通常受限。此为昂贵且费时的工艺。直到现在,尚不存在真正且实际的方法可用以检测浴失效。
如下文所描述,现已发明计时电位测定法用于检测浴失效。发明人现已确定,此失效的原因在于,随着电镀时间推移,浴变成加速剂(accelerator)占主导且损失抑制。这导致过孔或沟槽中的保形成长(conformal growth)和空隙。
可在台式(bench top)电化学设置中或在工具或系统电平设置(level setup)中实施此方法。
在一种形式的台式方法中,使用具有长时间尺度(3600秒)的计时电位测定测量来检测浴失效。参照图1,一小时时间尺度允许将电镀步骤期间有机添加剂的吸附动力完全计算在内。大体而言,在TSV中电镀持续10分钟至180分钟之间(例如,对于3x 50至SO x 150特征结构)。如图1所示,浸没在3600秒时最终电位约-240毫伏的Cu电镀Pt电极后即刻,新鲜浴为高抑制性的。
有机添加剂传统上被包括于电镀浴中以改良TSV电镀中的结果。在有氯离子的情况下,抑制剂添加剂(通常为诸如PEG之类的高分子量聚烯烃乙二醇(polyalkene glycol))强有力地吸附于Cu阴极表面上以形成膜,所述膜急剧增加铜沉积的过电位(over-potential)。加速剂添加剂对抗抑制剂的抑制效应以提供自底向上填充所需要的沟槽和过孔内的加速沉积。已使用SPS(sodiumsulfopropyl disulfide,二硫丙烷磺酸钠)作为加速剂。MPS(3-巯基丙磺酸)是SPS的已知副产物或分解产物。亦在TSV电镀中使用诸如胺和杂环化合物之类的调平剂添加剂(leveler additive)。调平剂亦为强抑制剂。
图1中的浴样本的计时电位测定测量显示抑制剂和调平剂快速吸附到电极表面,接着由加速剂替代抑制剂和调平剂。随着连续还原性电镀(至多0.347A Hr/L),浴变得比新鲜浴抑制性小(减少约25毫伏)。此结果的原因在于SPS(加速剂)被还原成MPS或Cu(I)硫醇盐,该物质促进Cu沉积。当浴老化至0.45A Hr/L时,测试数据显示由加速剂取代抑制剂和调平剂的速率增加,还显示竞争吸附或振荡行为(oscillation behavior)。此振荡行为与浴的失效直接相关。
图1图示0Amp Hr./L时新鲜浴为抑制剂占高度主导和在随时间推移的还原性电镀下抑制剂占主导变少。图1中的底部X射线图像来自处理器中在0.34Amp Hr./L时电镀的晶片且显示无空隙。图1中的顶部X射线图像来自在0.45Amp Hr./L时电镀的晶片且在接近过孔的顶部的浅灰色区域处显示出空隙。在约-110毫伏时,将已形成的Cu(I)硫醇盐并入铜膜或从铜表面分离。随后浴又变成抑制剂占主导。台式测试中的电位振荡和失效模式在工具尺度测试中被证实。
描述为不稳定性的根源的氧化硫醇-二硫化物关系的关键化学反应为:
[1]2Cu(II)+2MPS→SPS2-+2Cu(I)+2H+
[2]4Cu(I)+SPS2-→2Cu(I)(MPS2-)+2Cu(II)
[3]4Cu(I)(MPS2-)n+O2+(4+4n)H+→4Cu(II)+4nMPS+2H2O
在实验台方法(bench method)中,从具有电解质总容积为约80L的处理器的浴中获取200毫升的浴样本。使用三电极稳压器(potentiostat)传递恒定电流穿过样本,同时监测随时间推移的电位。参照图1的顶部迹线,电位逐渐从约-250毫伏上升至约-180毫伏,直至约2000秒时电位到达峰值约-110毫伏时为止,随后快速下降,在约2400秒时降回至约-250毫伏。2400秒后用该浴电镀的TSV测试晶片显示出空隙。
B.浴失效的工具或系统尺度检测
在为TSV应用设计的现有电镀处理器中,电镀工艺倾向于不稳定,在新鲜浴中即便是运行相对较小数目的晶片后仍发生TSV未填满和/或空隙。发明人已确定,不稳定性与加速剂SPS及其副产物MPS相关,导致场去极化或抑制的损失,电流从过孔或沟槽偏移至晶片的场或顶表面。抑制指抑制剂与调平剂的组合抑制效应。
在工具或系统尺度设置中,可将具有铜覆盖种晶层的测试晶片装载至处理器中。可监测处理器中每个阳极的电位,以感测浴化学品的变化和可检测空隙或未填满发生。当表面抑制损失或减少时,将发生电池电压的振荡或下降。若此情况发生时TSV特征结构仍在填充,则将导致空隙化或未填满。空隙化是主要失效模式。可发生过量填充和未填满,此为次要失效模式,尤其是当已经很大程度上完成特征结构时,若在工艺快结束时发生失效,则可发生过量填充和未填满。在此情况中,可发生轻微未填满。
较小特征结构比较大特征结构填充更快。可在预测浴失效前电镀的晶片数目可受到每个晶片的电镀时间影响,所述电镀时间至少部分由特征结构大小决定。将累计电镀时间认定为预测浴失效的关键因素,而非电镀晶片的数目。
图4A至图4C图示具有四个阳极的处理器(Applied Materials Raider S电镀处理器)的电压曲线图。将阳极中每一个的电压测量标记为A1、A2、A3和A4,其中A1是内部阳极且A4是外部阳极。TSV为10微米X 100微米。图4A图示如所预期的具有稳定性能的新鲜浴的数据。图4A中的S射线图像显示TSV特征结构中无空隙。图4B图示在30分钟时浴失效,由电位突变指示该失效。图4B的X射线图像显示在TSV特征结构的底端的浅灰色区域处的空隙。图4C图示70小时的空闲时间后的电压曲线图。比较图4A与图4C,显示空闲时间恢复可将浴复原至原始新鲜状态,但只是在长时间恢复期后方可。
图5A图示来自使用覆盖铜种晶层300毫米晶片在2mA/cm2时运行60分钟的工具或处理器(Applied Materials Raptor-M处理器)尺度测试的数据。下迹线是使用新鲜浴的第1轮。上迹线是第10轮。在30分钟时上迹线的急剧下降(约95毫伏)指示浴失效。
图5B图示来自对应的实验台或烧杯尺度测试的类似数据。
图6A至图6G图示浴中具有变化的溶解氧(dissolved oxygen,DO)浓度的测试数据。现有处理器通常用具有7-8ppm的溶解氧的浴操作,该溶解氧为饱和水平。将浴中的溶解氧降低至3-5ppm可延长浴有效寿命。观察到以下内容:
A.]在0A Hr/L与0.5A Hr/L浴老化之间15-20毫伏去极化。
B.]外至2.6A Hr/L的固体10x100填充性能
C.]0.5A Hr/L与2.5A Hr/L之间的稳定(+/-5毫伏)抑制。
D.]3.2A Hr/L时晶片中央轻微未填满以及抑制的额外损失和电压振荡。
E.]来自取样的有效B&F为<3%
F.]通过在较低DO浓度(3-5ppm对比饱和)下操作,浴寿命可延长>300%
图7是计时电位测定法曲线图,左边曲线为使用1500rpm的晶片旋转速度,右边曲线为使用500rpm,其中再次使用Raptor M处理器。所有其它参数为相同的。较高rpm提供较高质量传递(mass transfer),且还图示为具有提前的浴失效。减少质量传递可延长浴寿命。以2mA/cm2和3.2A Hr./L对200毫升样本运行该测试。
上文所论述的结果大体适用于所有类型的处理器。一些处理器使用膜(membrane),所述膜将阳极与晶片分离,其中将膜上方的电解质称为阴极电解质,并将膜下方的电解质称为阳极电解质。图8A和图8B图示低度酸和低度加速剂阴极电解质与中度酸和中度加速剂阴极电解质相比的实验台测试的结果。图8A图示使用低度酸(10g/L硫酸)和低度加速剂(5ml/L)以0A Hr/L、5A Hr/L、10A Hr/L和15A Hr/L电镀的晶片的X射线图像,不存在空隙。图8B图示使用中度酸(50g/L硫酸)和中度加速剂(10ml/L)以0A Hr/L和1AHr/L电镀的晶片的X射线图像,以1A Hr/L电镀时存在空隙。
图9图示提供图8A所示结果的浴的台式数据的计时电位测定法曲线图。在低度酸和低度加速剂浓度情况下,在老化至24A Hr/L的浴样本上未观察到电位振荡。通过减小硫酸浓度,H+离子可用性降低。这可影响SPS分解速率。通过降低H+可用性和SPS两者,经由以下化学反应有效减小MPS的平衡浓度:
图10将用于在膜处理器中电镀铜TSV晶片的新电解质与现有设计比较。63.5/10/80的阴极电解质VMS为63.5克/升铜、10gm/升硫酸和80ppm氯化物浓度。浴寿命从小于2.5A Hr/L延长至超过20A Hr/L。图10中所列的新参数是通过实验确定的。产生改良的最初理论。随后经由变量筛选测试这些理论。这将浴稳定性的关键变量认定为硫酸浓度、加速剂浓度和电镀工艺设计。由此确定优化设定点。随后进行生产模拟,这表现出图10所示的结果。减少酸含量是较长浴寿命的主要因素。
II.浴失效的恢复
在还原性电镀期间,浴的不稳定性与MPS(强加速剂)的形成有关。这导致场中和沟槽中不良的自底向上填充、不良的抑制。很难或不可能维持在整个电镀工艺中的MPS的恒定浓度。然而,可以若干方式缓和MPS。
可利用排放(bleed)和馈送(feed)(30%)最小化MPS,此时浴不断被更新。这样不断从浴中移除MPS,使得MPS浓度保持大体稳定。然而,排放和馈送增加了电镀工艺的成本和复杂性。
亦可通过空闲时间恢复来控制MPS。通过允许浴处于空闲状态,MPS将氧化或转换回到SPS。然而,这可耗费数小时或数天。这种方法极为费时且毫无疑问将延迟处理。
净化(purging)浴亦移除MPS。这可通过使清洁干燥空气向上鼓泡(bubbling)穿过浴进行。除镀(deplating)或利用反极性进行电镀工艺亦移除MPS。这些技术通常也是低效且费时的。
A.电流脉冲输送(current pulsing)
用于延迟或避免MPS导致的浴失效的改良技术为电流脉冲输送。在标准电镀工艺中,电流为连续的。这通过将Cu(I)离子与MPS硫醇基团组合而导致连续形成MPS或Cu(I)硫醇盐(一种络合基团)。这种情况引起浴随时间推移变得加速剂高度占主导,导致因场上抑制减少而未填满。
通过在电镀工艺期间使用短脉冲或长脉冲脉冲输送电流来控制MPS的形成。脉冲输送可为负向,即可从正极或电镀电流脉冲输送电流至负电流,或脉冲输送可为正向,即脉冲输送电镀电流或行进至开路电位。亦可经由脉冲输送恒定电流和恒定电压使用交叉脉冲输送。在POR工艺中可以常规间隔实行脉冲输送。这可通过将MPS从铜表面敲落和增加浴抑制而帮助维持浴稳定性。
亦可在不存在晶片的情况下执行脉冲输送。
B.电流递增输送
可使用电流密度递增输送,以减少MPS的影响和复原浴稳定性。图2图示新鲜JCU浴(63/50/80-10/5/15)和注射有0.02ppmMPS的新鲜JCU浴(63/50/80-10/5/15)在-2mA/sq.cm的恒定电流密度和500rpm的旋转下的计时电位测定测量。如曲线图所示,注射有0.02ppmMPS的浴表现出与失效浴相关的电位振荡。亦在工具尺度实验中观察到这种行为,在该实验中未填满和/或空隙与电位振荡相关联。
图3图示注射有0.02ppmMPS的新鲜JCU(63/50/80-10/5/15)浴在电流密度经3600秒从2mA/sq.cm增加至3.2mA/sq.cm和500rpm的旋转下的计时电位测定测量。在恒定电流密度下观察到的电位振荡缓和且一些浴抑制得到复原。由于利用负电流密度增加铜表面上的氯化物覆盖度或抑制剂/调平剂吸附依赖性,因此递增输送的电流密度增加了浴抑制并使浴稳定。
III.处理器和系统
图11和图12图示可设置有浴失效检测系统的处理器20的实例。在该实例中,处理器20具有处于头部22中的转子24。可降低头部以将晶片40安置在转子24上,使晶片40与膜32上方的碗26中的阴极电解质接触。阳极电解质和一个或更多个阳极28处于膜32下方的碗26中。可选择性地在碗26中或碗26顶部设置搅拌器或搅拌桨(paddle)36。
在这种设计中,处理器控制器50监测每个阳极28的电压。在检测到电压急剧变化时,控制器确定已发生浴失效。随后控制器可发出声音警告或警报,并视情况关闭。大体而言,这种类型的大多数处理器已经具有执行此功能所需要的电气连接,使得可经由对控制器进行编程中所使用的软件将此功能添加至处理器。可在有或没有膜的处理器中使用上文所描述的方法。
如所描述的,用于处理具有TSV特征结构的晶片的电镀系统可包括用于容纳电解质浴的碗和碗中的一个或更多个阳极。晶片固持器具有与晶片电接触的接触环,阴极电气连接至接触环。电压监测器监测阳极中之一或更多者与接触环之间的电压。控制器连接至电压监测器,控制器基于电压变化而检测浴失效。

Claims (9)

1.一种用于电镀晶片的方法,所述方法包括:
将所述晶片放置成与具有加速剂、调平剂和抑制剂的电解质浴接触;
从一个或更多个阳极通过所述电解质和通过所述晶片上的导电层传递电流;
监测所述一个或更多个阳极的电压;
从所述电压的变化检测所述浴的失效。
2.如权利要求1所述的方法,进一步包括根据至少100毫伏的电压下降来检测所述浴的失效。
3.如权利要求1所述的方法,其中所述晶片具有TSV特征结构。
4.一种用于电镀晶片的方法,所述方法包括:
将所述晶片放置成与具有加速剂和抑制剂的电解质浴接触;
从一个或更多个阳极通过所述电解质和通过所述晶片上的导电层传递电流;和
脉冲输送所述电流以控制所述浴中MPS的形成。
5.如权利要求4所述的方法,进一步包括监测所述一个或更多个阳极的电压,以基于所述电压的下降或振荡来检测所述浴的失效。
6.如权利要求4所述的方法,其中所述晶片具有TSV特征结构。
7.一种用于电镀晶片的方法,所述方法包括:
将所述晶片放置成与具有加速剂和抑制剂的电解质浴接触;
从一个或更多个阳极通过所述电解质和通过所述晶片上的导电层传递电流;和
递增输送所述电流以控制所述浴中MPS的形成。
8.如权利要求7所述的方法,进一步包括监测所述一个或更多个阳极的电压,以基于所述电压的下降或振荡来检测所述浴的失效。
9.如权利要求7所述的方法,其中所述晶片具有TSV特征结构。
CN201480010935.6A 2013-03-15 2014-02-11 用于半导体晶片的电化学沉积工艺 Pending CN105027265A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/835,870 US20140262794A1 (en) 2013-03-15 2013-03-15 Electrochemical deposition processes for semiconductor wafers
US13/835,870 2013-03-15
PCT/US2014/015876 WO2014149245A1 (en) 2013-03-15 2014-02-11 Electrochemical deposition processes for semiconductor wafers

Publications (1)

Publication Number Publication Date
CN105027265A true CN105027265A (zh) 2015-11-04

Family

ID=51522611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010935.6A Pending CN105027265A (zh) 2013-03-15 2014-02-11 用于半导体晶片的电化学沉积工艺

Country Status (7)

Country Link
US (1) US20140262794A1 (zh)
KR (1) KR20150132464A (zh)
CN (1) CN105027265A (zh)
DE (1) DE112014001428T5 (zh)
SG (1) SG11201506364YA (zh)
TW (1) TW201442149A (zh)
WO (1) WO2014149245A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107794553A (zh) * 2017-10-27 2018-03-13 电子科技大学 一种电镀添加剂及其制备方法
CN111936673A (zh) * 2018-03-30 2020-11-13 朗姆研究公司 内衬钴的特征上的铜电沉积

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10154598B2 (en) * 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
JP7100571B2 (ja) * 2018-12-13 2022-07-13 株式会社荏原製作所 めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法
WO2021066412A1 (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법{measuring method for concentration of additive breakdown product in plating solution}
KR102223889B1 (ko) * 2019-09-30 2021-03-09 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정 장치
KR102445228B1 (ko) * 2019-09-30 2022-09-21 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877923B1 (ko) * 2001-06-07 2009-01-12 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨 전해 구리 도금법
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
US7291253B2 (en) * 2004-05-04 2007-11-06 Eci Technology, Inc. Detection of an unstable additive breakdown product in a plating bath
TWI328622B (en) * 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
US20070261963A1 (en) * 2006-02-02 2007-11-15 Advanced Technology Materials, Inc. Simultaneous inorganic, organic and byproduct analysis in electrochemical deposition solutions
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107794553A (zh) * 2017-10-27 2018-03-13 电子科技大学 一种电镀添加剂及其制备方法
CN111936673A (zh) * 2018-03-30 2020-11-13 朗姆研究公司 内衬钴的特征上的铜电沉积
CN111936673B (zh) * 2018-03-30 2023-12-08 朗姆研究公司 内衬钴的特征上的铜电沉积

Also Published As

Publication number Publication date
WO2014149245A1 (en) 2014-09-25
US20140262794A1 (en) 2014-09-18
SG11201506364YA (en) 2015-09-29
KR20150132464A (ko) 2015-11-25
TW201442149A (zh) 2014-11-01
DE112014001428T5 (de) 2015-12-24

Similar Documents

Publication Publication Date Title
CN105027265A (zh) 用于半导体晶片的电化学沉积工艺
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
KR102092416B1 (ko) 역전류 디플레이팅을 이용한 전기도금 기판 홀더의 클리닝
Sung et al. Bromide ion as a leveler for high-speed TSV filling
TW201510293A (zh) 利用場區與特徵部之對比的矽通孔電鍍浴的評估
TW201107540A (en) Pulse sequence for plating on thin seed layers
US6627052B2 (en) Electroplating apparatus with vertical electrical contact
US20030070941A1 (en) Apparatus and method for evaluating plating solution and apparatus and method for fabricating electronic device
US20050067297A1 (en) Copper bath for electroplating fine circuitry on semiconductor chips
JP3490993B2 (ja) めっき方法
TW201905245A (zh) 電鍍製程的檢測方法
US7223685B2 (en) Damascene fabrication with electrochemical layer removal
US20070227894A1 (en) Substrate plating method and apparatus
KR101725456B1 (ko) 도금액 내 감속제의 평균 분자량 측정방법
Park et al. Electrochemical Polishing of Cu Redistribution Layers for Fan-Out Wafer Level Packaging
KR20150076226A (ko) 도금욕 계측의 개선
US20230282485A1 (en) Electrolyte and Deposition of a Copper Barrier Layer in a Damascene Process
JP2008184681A (ja) 配線基板または半導体回路の電気銅めっき液のモニター方法
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
Pan et al. Effect of pretreatment on copper filling of high aspect ratio through-silicon via (TSV)
TWI287052B (en) Analysis method of accelerator for copper electroplating
JP2006291289A (ja) 半導体装置の製造装置及び製造方法
CN110073485A (zh) 无空隙间隙填充的电化学沉积方法
JP2003268590A (ja) めっき方法、及び半導体装置の製造方法
WO2014094810A1 (en) Method for monitoring the filling properties of a copper electrolyte

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151104