KR20150132464A - 반도체 웨이퍼들을 위한 전기화학 증착 프로세스들 - Google Patents

반도체 웨이퍼들을 위한 전기화학 증착 프로세스들 Download PDF

Info

Publication number
KR20150132464A
KR20150132464A KR1020157029505A KR20157029505A KR20150132464A KR 20150132464 A KR20150132464 A KR 20150132464A KR 1020157029505 A KR1020157029505 A KR 1020157029505A KR 20157029505 A KR20157029505 A KR 20157029505A KR 20150132464 A KR20150132464 A KR 20150132464A
Authority
KR
South Korea
Prior art keywords
bath
wafer
voltage
failure
electroplating
Prior art date
Application number
KR1020157029505A
Other languages
English (en)
Inventor
다니엘 케이. 겝레그지아비헤르
존 클록케
찰스 사르보노
찬드루 탐비두랄
데이비드 제이. 에릭슨
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150132464A publication Critical patent/KR20150132464A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

웨이퍼를 전기도금하기 위한 방법은, 전압 변화에 기초하여, 도금 배스 실패를 검출한다. 방법은 TSV 피처들을 갖는 웨이퍼들을 도금하는데 유용하다. 도금 프로세서의 각각의 애노드의 전압이 모니터링될 수 있다. 전압에서의 돌연한 강하는, SPS와 같은 가속제가 그 SPS의 부산물인 MPS로 변환되는 것으로부터 기인하는 배스 실패를 시그널링(signal)한다. 배스 실패는 전류 펄싱 또는 전류 램핑에 의해 방지되거나 또는 지연된다. 개선된 도금 배스는 매우 낮은 산 농도를 갖는 캐소드액을 갖는다.

Description

반도체 웨이퍼들을 위한 전기화학 증착 프로세스들{ELECTROCHEMICAL DEPOSITION PROCESSES FOR SEMICONDUCTOR WAFERS}
[0001] 본 발명은, 반도체 재료 웨이퍼들과 같은 기판들을 전기도금(electroplating)하기 위한 프로세서들, 시스템들, 및 방법들에 관한 것이다. 더 구체적으로, 본 발명은, TSV(through silicon vias) 또는 유사한 피처(feature)들을 갖는 웨이퍼들에 대해 특히 유용한 개선된 기법들을 제공한다.
[0002] 반도체 디바이스들과 같은 마이크로전자 디바이스들은 일반적으로, 기판들 또는 웨이퍼들 상에 그리고/또는 내에 제조된다. 전형적인 제조 프로세스에 있어서, 전기도금 프로세서에서 금속 또는 다른 전도성 재료들의 하나 또는 그 초과의 층들이 웨이퍼 상에 형성된다. 프로세서는 볼(bowl) 또는 베슬(vessel)에 보유된(held) 전해질의 배스(bath)를 가질 수 있고, 그 볼에는 하나 또는 그 초과의 애노드들이 있다. 프로세싱을 위해 볼 내로 그리고 로딩(loading) 및 언로딩(unloading)을 위해 볼로부터 벗어나게 이동가능한 헤드(head)에서의 로터(rotor)에 웨이퍼 그 자체가 보유될 수 있다. 로터 상의 접촉 링은 일반적으로, 웨이퍼와 전기적으로 접촉하는 다수의 접촉 핑거(contact finger)들을 갖는다.
[0003] 다수의 진보된 마이크로전자 디바이스들은 TSV(through silicon vias)를 갖는다. TSV는, 실제로 실리콘일 수 있거나 또는 그렇지 않을 수 있는 다이(die) 또는 웨이퍼를 일반적으로 완전히 관통하는 수직 전기 인터커넥션(interconnection)이다. TSV들은 삼차원 전자 구조들 및 패키지들을 생성하기 위해 사용된다. TSV들의 사용은 매우 높은 밀도의 집적 회로들을 허용한다. 일반적으로 TSV들이 대안적인 인터커넥션들보다 더 짧기 때문에, 인터커넥션들의 전기적 특성들이 또한 개선된다. 이는, 인터커넥션들의 바람직하지 않은 유도적 또는 용량적 특성들로부터의 영향들을 감소시키고, 디바이스 동작을 더 빠르게 한다.
[0004] TSV들은 높은 종횡비(aspect ratio)들을 갖는 경향이 있고, 이는, 이들이 본질적으로, 실리콘 또는 다른 기판 재료에서의 홀에 형성된, 일반적으로 구리인 금속의 높고 좁은 마이크로-스케일 기둥(column)들이기 때문이다. TSV들은 바닥으로부터 위로 구리를 전기도금함으로써 형성될 수 있다. TSV의 적절한 충전을 달성하는 것은, TSV의 마이크로-스케일 치수들, 높은 종횡비들, 및 다른 인자들을 포함하는 수개의 이유들로, 기술적으로 어렵다.
[0005] 전통적으로(historically), TSV의 도금 충전을 위해 사용되는 프로세스들 및 케미스트리들(chemistries)은, 도금 배스가 에이징(age)됨에 따라, 일반적이지 않은 불안정성(instability)을 보여 왔고, 이는, 마이크로전자 제조 프로세스에 직접적으로 영향을 미친다. 실패(failure) 시에, 일반적으로, 도금 배스가 여전히 사양(specification) 내에 있기 때문에, 배스 실패에 대한 이유가 잘 이해되지 않았다. TSV 피처들의 도금에 대한 개선된 기법들 및 이해가 요구된다.
[0006] 도면들에서, 동일한 엘리먼트 번호는 도면들 각각에서 동일한 엘리먼트를 표시한다.
[0007] 도 1은, 프레시(fresh) 도금 배스 및 실패한(failed) 도금 배스에 대한 크로노퍼텐쇼메트릭(chronopotentiometric) 측정들(전압 대 시간)의 데이터의 그래프와, 배스들을 사용하여 도금된 웨이퍼들의 대응하는 X-레이 이미지들이다.
[0008] 도 2는, 도 1의 그래프들과 상이한 화학적 구성을 갖는 배스에 대한 크로노퍼텐쇼메트릭 측정들의 데이터의 그래프이다.
[0009] 도 3은, 도 2와 유사하지만 배스에 MPS가 주입되고 전류가 램핑(ramping)되는 경우의 데이터의 그래프이다.
[0010] 도 4a는, 새로운 전해질의 제어 배스에 대한 전압의 그래프이다.
[0011] 도 4b는, 약 30 분 후에 실패하였던 배스에 대한 전압의 그래프이다.
[0012] 도 4c는, 70 시간의 유휴 시간 후에 회복된 배스에 대한 전압의 그래프이다.
[0013] 도 5a는, 프레시 배스 대 10회의 런(run)들 후의 배스에 대한 전압의 플롯(plot)이다.
[0014] 도 5b는, 벤치 스케일 크로노퍼텐쇼메트리 에이징 트라이얼(bench scale chronopotentiometry aging trial)로부터의 전압의 그래프들이다.
[0015] 도 6a 내지 도 6f는, 설명되는 바와 같이 프로세싱된 웨이퍼들 상의 TSV들의 X-레이 이미지들이다.
[0016] 도 6g는, 크로노퍼텐쇼메트리 에이징 트라이얼들로부터의 전압의 그래프이다.
[0017] 도 7은, 크로노퍼텐쇼메트리 대 웨이퍼 회전 속도의 그래프이다.
[0018] 도 8a 및 도 8b는, 설명되는 바와 같이 프로세싱된 웨이퍼들의 X-레이 이미지들을 도시한다.
[0019] 도 9는, 크로노퍼텐쇼메트리 대 베스 에이지의 그래프이다.
[0020] 도 10은, 프레시 전해질에 대한 종래 기술의 전해질의 비교 테이블이다.
[0021] 도 11은, 위의 도면들에서 도시된 데이터에 반영된 테스트들을 러닝하는데 사용된 레이더(Raider) M 프로세서의 투시도이다.
[0022] 도 12는, 도 11에서 도시된 프로세서의 단면도이다.
I. 배스 실패의 검출
A. 배스 실패의 벤치 스케일 검출
[0023] 배스 실패의 검출은 TSV 도금 배스들에서 난제였다. 배스 실패는, 피처들에서의 언더필(under fill) 증착, 심 공극(seam void)들, 및 핀치 오프(pinch off) 공극들에 의해 정의될 수 있다. 프레시 배스는 양호하게 수행하지만, (0.45 A Hr/L까지) 환원 도금이 계속되는 경우에 배스가 실패하는 일반적인 경향이 존재한다.
[0024] 배스 실패를 검출하기 위한 종래의 방식은, 툴에서 웨이퍼를 도금하고, 공극들을 검출하기 위해, 포커싱된 이온 빔(FIB)을 사용하여 X-레이 이미징/단면 이미징을 행하는 것이다. 그러나, 이미징에 대한 웨이퍼 이용가능성(availability)은 일반적으로 제한된다. 이는 고가이고 시간 소모적인 프로세스이다. 지금까지, 배스 실패를 검출하기 위해 이용가능한 실질적이고 실용적인 방법이 존재하지 않았다.
[0025] 아래에서 설명되는 바와 같이, 이제, 크로노퍼텐쇼메트릭 방법이 배스 실패를 검출하기 위해 고안되었다. 이제, 본 발명자들은, 이에 대한 이유가, 배스가 가속제 지배되고(accelerator dominated) 과 도금 시간에 대한 억제를 잃는 것이라고 결정하였다. 이는, 비아(via)들 또는 트렌치(trench)들에서 공극들 및 등각적(conformal) 성장을 초래한다.
[0026] 이러한 방법은, 벤치 탑(bench top) 전기화학 셋업에서, 또는 툴 또는 시스템 레벨 셋업에서 실시될 수 있다.
[0027] 벤치 탑 방법의 일 형태에서, 긴 시간 스케일(3600 초)에 대한 크로노퍼텐쇼메트릭 측정이 배스 실패를 검출하기 위해 사용된다. 도 1을 참조하면, 1 시간의 시간 스케일은, 도금 단계 동안의 유기 첨가제들에 대한 흡착 키네틱스(adsorption kinetics)가 충분히 고려되게 허용한다. 일반적으로, TSV에서의 도금은 (예컨대, 3x 50 내지 SOx 150 피처들에 대해) 10 내지 180 분 동안 지속된다. 도 1에서 도시된 바와 같이, 프레시 배스는, Cu-도금된 Pt 전극의 침지(immersion) 직후에 고도로 억제적이고, 3600s에서의 최종 전위는 대략 -240 mV이다.
[0028] TSV 도금에서 결과들을 개선하기 위해, 통상적으로, 도금 배스에 유기 첨가제들이 포함된다. 억제제(suppressor) 첨가제(일반적으로, PEG와 같은 고-분자-량 폴리알켄 글리콜)는, Cu 증착에 대한 과-전위를 급격하게 증가시키는 막을 형성하기 위해, 염화물 이온들의 존재 시에, Cu 캐소드 표면 상에 강하게 흡착한다. 가속제 첨가제는, 보텀 업(bottom up) 충전에 대해 요구되는, 비아들 및 트렌치들 내의 가속화된 증착을 제공하기 위해, 억제제의 억제 효과에 대항한다. SPS(sodiumsulfopropyl disulfide)가 가속제로서 사용되어 왔다. MPS(3-mercaptopropylsulfonic acid)는 SPS의 알려진 부산물 또는 분해 산물이다. 아민 및 헤테로사이클릭 화합물들과 같은 레벨러(leveler) 첨가제가 또한 TSV 도금에서 사용된다. 레벨러는 또한, 강한 억제제이다.
[0029] 도 1에서의 배스 샘플들의 크로노퍼텐쇼메트릭 측정들은, 가속제로의 레벨러 및 억제제의 대체가 후속되는, 전극 표면에 대한 레벨러 및 억제제의 신속한 흡착을 나타낸다. 0.347 A Hr/L까지 환원 도금이 계속되면서, 배스는 프레시 배스보다 덜(약 25 mV 덜) 억제적이게 된다. 이는, SPS(가속제)가, Cu 증착을 용이하게 하는 MPS 또는 Cu(I) 티올레이트(thiolate)로 환원되기 때문에 발생한다. 배스가 0.45 A Hr/L로 에이징되는 경우에, 테스트 데이터는, 가속제로의 레벨러 및 억제제의 치환의 증가된 레이트, 그리고 또한 경쟁적인(competitive) 흡착 또는 진동 거동을 나타낸다. 이러한 진동 거동은 배스의 실패와 직접적으로 상관된다.
[0030] 도 1은, 0 Amp Hr./L에서의 프레시 배스가 고도로 억제제 지배되고, 시간에 걸친 환원 도금에 의해, 덜 억제제 지배되게 되는 것을 나타낸다. 도 1에서의 아래의 X-레이 이미지는 0.34 Amp Hr./L에서의 프로세서에서 도금된 웨이퍼로부터 유래하고, 공극들을 나타내지 않는다. 도 1에서의 위의 X-레이 이미지는 0.45 Amp Hr./L에서 도금된 웨이퍼로부터 유래하고, 비아들의 상단을 향하는 라이트 그레이(light gray) 영역들에서 공극들을 나타낸다. 대략 -110 mV에서, 형성된 Cu(I) 티올레이트는 구리 막 내에 혼합(incorporate)되거나, 또는 그 형성된 Cu(I) 티올레이트는 구리 표면으로부터 분리된다. 그 후에, 배스는 다시 억제제 지배되게 된다. 벤치 탑 테스트에서의 전위 진동 및 실패 모드는 툴 스케일 테스트에서 확인되었다.
[0031] 불안정성의 근원이 되는 산화적인(oxidative) 티올-이황화물 관계를 나타내는 핵심적인 화학 반응들은 다음과 같다.
Figure pct00001
[0032] 벤치 방법에서, 약 80 L의 총 전해질 부피를 갖는 프로세서의 배스로부터 200 ml의 배스 샘플이 취해졌다. 3-전극 퍼텐쇼스탯(potentiostat)이, 시간에 걸쳐 전위를 모니터링하면서, 샘플을 통해 일정한 전류를 통과시키기 위해 사용되었다. 도 1에서 상단 트레이스를 참조하면, 전위는, 전위가 약 -110 mV까지 급등하는 약 2000 초까지, 약 -250 mV로부터 약 -180 mV로 점진적으로 상승하였고, 그 후에, 약 2400 초에서 약 -250 mV로 다시 급속하게 강하하였다. 2400 초 후의 이러한 배스로 도금된 TSV 테스트 웨이퍼는 공극들을 나타내었다.
B. 배스 실패의 툴 또는 시스템 스케일 검출
[0033] TSV 애플리케이션들에 대해 설계된 기존의 도금 프로세서들에서, 도금 프로세스는, 프레시 배스에서 심지어 비교적 소수의 웨이퍼들을 러닝한 후에 발생하는, TSV들에서의 공극들 및/또는 언더-필에 의해, 불안정하게 되는 경향이 있다. 본 발명자들은, 전류가 비아들 또는 트렌치들로부터 웨이퍼의 상단 표면 또는 필드로 시프팅(shift)되면서 억제의 손실 또는 필드 탈분극(depolarization)을 초래하는, 가속제 SPS 및 그 부산물 MPS에 불안정성이 연관된다고 결정하였다. 억제는 레벨러 및 억제제의 조합된 억제 효과를 나타낸다.
[0034] 툴 또는 시스템 스케일 셋업에서, 구리 블랭킷 시드 층을 갖는 테스트 웨이퍼가 프로세서 내로 로딩될 수 있다. 프로세서에서의 각각의 애노드의 전위는 배스 케미스트리에서의 변화들을 감지하기 위해 모니터링될 수 있고, 언더필 또는 공극들의 개시(onset)가 검출될 수 있다. 셀 전압에서의 강하 또는 진동은, 표면 억제가 상실되거나 또는 감소되는 경우에 발생할 것이다. TSV 피처가 여전히 충전되고 있으면서 이러한 것이 발생하는 경우에, 보이딩(voiding) 또는 언더필이 발생할 것이다. 보이딩은 주요한 실패 모드이다. 오버필(overfill) 및 언더필은, 특히, 피처가 이미 대부분 완성되는, 프로세스의 종료 근처에서 실패가 발생하는 경우에, 덜 주요한 실패 모드들로서 발생할 수 있다. 이러한 경우에, 약간의 언더필이 발생할 수 있다.
[0035] 더 작은 피처들은 더 큰 피처보다 더 빠르게 충전된다. 예측되는 배스 실패 전에 도금될 수 있는 웨이퍼들의 수는, 적어도 부분적으로 피처 사이즈에 의해 결정되는, 각각의 웨이퍼에 대한 도금 시간에 의해 영향을 받을 수 있다. 도금된 웨이퍼들의 수가 아니라, 누적 도금 시간이, 배스 실패를 예측하는데 있어서 핵심 인자로서 식별된다.
[0036] 도 4a 내지 도 4c는 4개의 애노드들을 갖는 프로세서(어플라이드 머티어리얼즈의 레이저 S 도금 프로세서)에 대한 전압 플롯들을 나타낸다. 애노드들 각각에 대한 전압 측정은 A1, A2, A3, 및 A4로 라벨링되고(labeled), A1은 내측 애노드이고, A4는 외측 애노드이다. TSV는 10 μm × 100 μm이다. 도 4a는, 예상된 바와 같이 안정적인 성능을 갖는 프레시 배스에 대한 데이터를 나타낸다. 도 4a에서의 S-레이 이미지는 TSV 피처에서 공극들을 나타내지 않는다. 도 4b는 30 분에서 배스 실패를 나타내고, 실패는 전위에서의 돌연한 변화에 의해 표시된다. 도 4b의 X-레이 이미지는, TSV 피처의 바닥 단부에서의 라이트 그레이 영역에서 공극들을 나타낸다. 도 4c는, 70 시간의 유휴 시간 후의 전압 플롯들을 나타낸다. 도 4c와 도 4a의 비교는, 유휴 시간 회복이, 비록 단지 긴 회복 기간 후이기는 하지만, 배스를 그 배스의 원래의 프레시 상태로 복원할 수 있는 것을 나타낸다.
[0037] 도 5a는, 60 분 동안 2 mA/cm2에서 러닝된 블랭킷 구리 시드 층 300 mm 웨이퍼를 사용한, 툴 또는 프로세서 스케일 테스트(어플라이드 머티어리얼즈의 랩터(Raptor)-M 프로세서)로부터의 데이터를 나타낸다. 하부의 트레이스는 프레시 배스를 사용한 런 1이다. 상부의 트레이스는 런 10이다. 30 분에서의 상부 트레이스의 갑작스러운 강하(약 95 mV)는 배스 실패를 표시한다.
[0038] 도 5b는, 대응하는 벤치 또는 비커 스케일 테스트로부터의 유사한 데이터를 나타낸다.
[0039] 도 6a 내지 도 6g는, 배스에서의 용존 산소(dissolved oxygen; DO) 농도들을 변화시킨 경우의 테스트 데이터를 나타낸다. 기존의 프로세서들은 일반적으로, 포화 레벨인, 7 내지 8 ppm의 용존 산소를 갖는 배스들을 이용하여 동작한다. 배스에서의 용존 산소를 3 내지 5 ppm으로 감소시키는 것은 유효 배스 수명을 연장시킬 수 있다. 다음의 것들이 관찰되었다.
[0040] A.] 0 내지 0.5 Ahr/L 배스 에이지에서의 15 내지 20 mV 탈분극.
[0041] B.] 2.6 AHr/L까지의 고체 10x100 충전 성능.
[0042] C.] 0.5 내지 2.5 Ahr/L에서의 안정적인(+/-5 mV) 억제.
[0043] D.] 3.2 Ahr/L에서의 부가적인 억제 손실 및 전압 진동에 부가하여, 웨이퍼의 중앙에서의 약간의 언더필.
[0044] E.] 샘플링으로부터의 유효 B&F가 < 3 %이다.
[0045] F.] 더 낮은 DO 농도(3 내지 5 ppm 대 포화)에서 동작함으로써, 배스 수명이 > 300 %만큼 연장될 수 있다.
[0046] 도 7은, 다시 랩터 M 프로세서를 이용한, 좌측 상의 플롯은 1500 rpm의 웨이퍼 회전 속도를 사용한 것이고, 우측 상의 플롯은 500 rpm을 사용한 것인 크로노퍼텐쇼메트리 그래프이다. 모든 다른 파라미터들은 동일하였다. 더 높은 rpm은 더 높은 물질 이동(mass transfer)을 제공하고, 또한, 더 이른 배스 실패를 갖는 것으로 나타난다. 물질 이동을 감소시키는 것은 배스 수명을 연장시킬 수 있다. 이러한 테스트는 3.2 AHr./L 및 2 mA/cm2에서 200 ml 샘플에 대해 러닝되었다.
[0047] 위에서 논의된 결과들은 일반적으로, 모든 타입들의 프로세서들에 대해 적용된다. 몇몇 프로세서들은 웨이퍼로부터 애노드들을 분리시키는 멤브레인(membrane)을 사용하고, 멤브레인 위의 전해질은 캐소드액(catholyte)이라고 지칭되고, 멤브레인 아래의 전해질은 애노드액(anolyte)이라고 지칭된다. 도 8a 및 도 8b는, 적당한(moderate) 산 및 적당한 가속제 캐소드액과 비교한, 낮은 산 및 낮은 가속제 캐소드액의 벤치 테스팅으로부터의 결과들을 나타낸다. 도 8a는, 공극들이 존재하지 않는, 0, 5, 10, 및 15 AHr/L에서의 낮은 산(10 g/L 황산) 및 낮은 가속제(5 ml/L)를 사용하여 도금된 웨이퍼들로부터의 X-레이 이미지들을 나타낸다. 도 8b는, 1 AHr/L에서 공극이 존재하는, 0 및 1 AHr/L에서의 적당한 산(50 g/L 황산) 및 적당한 가속제(10 ml/L)를 사용하여 도금된 웨이퍼들로부터의 X-레이 이미지들을 나타낸다.
[0048] 도 9는, 도 8a에서 나타낸 결과들을 제공하였던 배스들의 벤치 탑 데이터의 크로노퍼텐쇼메트리 플롯들을 나타낸다. 낮은 산 및 낮은 가속제 농도들을 갖는 24 AHr/L로 에이징된 배스 샘플들에 대해 전위 진동들이 관찰되지 않았다. 황산 농도를 감소시킴으로써, H+ 이온 이용가능성이 감소된다. 이는 SPS 분해 레이트에 영향을 미칠 수 있다. H+ 이용가능성 및 SPS 양자 모두를 감소시킴으로써, MPS의 평형 농도가 다음의 화학 반응을 통해 효과적으로 감소된다.
Figure pct00002
[0049] 도 10은, 기존의 설계들과 비교하여, 멤브레인 프로세서에서 TSV 웨이퍼들을 구리 도금하기 위한 새로운 전해질을 비교한다. 63.5/10/80의 캐소드액 VMS는, 63.5 그램/리터의 구리, 10 그램/리터의 황산, 및 80 ppm의 염화물 농도이다. 배스 수명은, 2.5 AHr/L 미만으로부터 20 AHr/L 초과로 연장된다. 도 10에서 나열된 새로운 파라미터들은 실험적으로 결정되었다. 초기에, 개선의 이론들이 생성되었다. 그 후에, 이론들은 변수들의 스크리닝(screening)을 통해 테스트되었다. 이는, 배스 안정성의 핵심 변수들을 황산 농도, 가속제 농도, 및 도금 프로세스 설계로서 식별하였다. 이로부터, 최적화된 세트 포인트들이 결정되었다. 그 후에, 도 10에서 나타낸 결과들을 나타낸 생산 시뮬레이션들이 실시되었다. 산 함유량을 감소시키는 것이, 더 긴 배스 수명에 대한 주요한 기여자이다.
II. 배스 실패로부터의 회복
[0050] 배스의 불안정성은, 환원 도금 동안의, 강한 가속제, MPS의 형성과 상관된다. 이는, 불량한(poor) 보텀 업 충전, 트렌치들에서의 그리고 필드에서의 불량한 억제를 초래한다. 도금 프로세스 전반에 걸쳐 일정한 농도의 MPS를 유지하는 것은 어렵거나 또는 불가능하다. 그러나, MPS는 수개의 방식들로 완화될 수 있다.
[0051] MPS는 블리드 및 피드(bleed and feed)로 최소화될 수 있고(30 %), 여기에서, 배스는 계속(constantly) 리프레시된다. 이는, MPS 농도가 대체로 안정적이게 유지되도록, 배스로부터 MPS를 계속 제거한다. 그러나, 블리드 및 피드는 도금 프로세스에 비용 및 복잡한 문제들을 부가한다.
[0052] MPS는 또한, 유휴 시간 회복에 의해 제어될 수 있다. 배스가 유휴 상태로 놓이게 허용함으로써, MPS는 산화되거나 또는 다시 SPS로 변환될 것이다. 그러나, 이는 수시간 또는 수일이 걸릴 수 있다. 이는 매우 시간 소모적이고, 당연히, 프로세싱을 지연시킨다.
[0053] 배스를 퍼징(purging)하는 것이 또한 MPS를 제거한다. 이는, 배스를 통해 위로 깨끗한 건성 공기를 버블링(bubbling)함으로써 수행될 수 있다. 디플레이팅(deplating), 또는 반대 극성으로 도금 프로세스를 러닝하는 것이 또한 MPS를 제거한다. 이러한 기법들은 일반적으로 비효율적이고, 또한 시간 소모적이다.
A. 전류 펄싱 (pulsing)
[0054] MPS로부터 기인하는 배스 실패를 방지하거나 또는 지연시키기 위한 개선된 기법은 전류 펄싱이다. 표준 도금 프로세스들에서, 전류는 연속적이다. 이는, MPS 티올레이트 기와 Cu(I) 이온들을 결합시킴으로써, MPS 또는 Cu(I) 티올레이트, 착기(complexing group)의 계속되는 형성을 초래한다. 이는, 배스가 시간에 걸쳐 고도로 가속제 재배되게 하여, 필드들 상에서의 감소된 억제로 인해 언더필을 초래한다.
[0055] 짧은 펄스들 또는 긴 펄스들을 사용하여, 도금 프로세스 동안에 전류를 펄싱함으로써, MPS의 형성이 제어된다. 펄싱은 네거티브일 수 있고, 즉, 전류가 포지티브 또는 도금 전류로부터 네거티브 전류로 펄싱될 수 있거나, 또는 펄싱이 포지티브일 수 있고, 즉, 도금 전류의 펄싱이 개방 회로 전위로 나아간다. 크로스-오버(cross-over) 펄싱이 또한, 일정한 전류 및 일정한 전압에 의한 펄싱을 통해 사용될 수 있다. 펄싱은 POR 프로세스에서 규칙적인 간격들로 행해질 수 있다. 이는, 구리 표면으로부터 MPS를 제거(knock off)하고, 배스 억제를 증가시킴으로써, 배스 안정성을 유지하는 것을 도울 수 있다.
[0056] 펄싱은 또한, 웨이퍼가 존재하지 않는 경우에 수행될 수 있다.
B. 전류 램핑
[0057] 전류 밀도 램핑이, MPS의 영향을 감소시키고, 배스 안정성을 복원하기 위해 사용될 수 있다. 도 2는, 500 rpm에서의 회전 및 -2 mA/sq.cm의 일정한 전류 밀도로 0.02 ppm의 MPS가 주입된 프레시 JCU 배스(63/50/80-10/5/15), 및 프레스 JCU 배스(63/50/80-10/5/15)의 크로노퍼텐쇼메트릭 측정들을 나타낸다. 플롯들에서 도시된 바와 같이, 0.02 ppm의 MPS가 주입된 배스는 실패한 배스와 연관된 전위 진동을 나타낸다. 이러한 거동은 또한, 언더필 및/또는 공극들이 전위 진동들과 연관되었던 툴 스케일 실험들 상에서 관찰되었다.
[0058] 도 3은, 500 rpm에서의 회전으로, 3600 초에 걸쳐, 2로부터 3.2 mA/sq.cm로 증가하는 전류 밀도로, 0.02 ppm의 MPS가 주입된 프레시 JCU(63/50/80-10/5/15) 배스의 크로노퍼텐쇼메트릭 측정을 나타낸다. 일정한 전류 밀도 하에서 관찰된 전위 진동이 완화되었고, 배스 억제의 일부가 복원되었다. 전류 밀도의 램핑은, 네거티브 전류 밀도에 대한 억제제/레벨러 흡착 종속성(dependency), 또는 구리 표면 상의 증가된 염화물 커버리지로 인해, 배스 억제를 증가시키고, 배스를 안정화시킨다.
III. 프로세서 및 시스템들
[0059] 도 11 및 도 12는, 배스 실패 검출 시스템이 제공될 수 있는 프로세서(20)의 예를 나타낸다. 이 예에서, 프로세서(20)는 헤드(22)에서의 로터(24)를 갖는다. 헤드는, 웨이퍼(40)를, 멤브레인(32) 위에서 볼(26)에서의 캐소드액과 접촉하도록 로터(24) 상에 위치시키기 위해 하강될 수 있다. 애노드액 및 하나 또는 그 초과의 애노드들(28)은 멤브레인(32) 아래에서 볼(26)에 있다. 교반기 또는 패들(36)이, 볼(26)에 또는 볼(26)의 상단에 선택적으로 제공될 수 있다.
[0060] 이러한 설계에서, 프로세서 제어기(50)는 각각의 애노드(28)의 전압을 모니터링한다. 전압에서의 돌연한 변화의 검출 시에, 제어기는, 배스 실패가 발생하였다고 결정한다. 그 후에, 제어기는 알람 또는 경보(alert)를 사운딩(sound)할 수 있고, 선택적으로 폐쇄(shut down)될 수 있다. 일반적으로, 이러한 타입의 대부분의 프로세서들은, 이러한 기능을 수행하는데 요구되는 전기 연결들을 이미 갖고 있고, 그에 따라, 이러한 기능은, 제어기를 프로그래밍하는데 사용되는 소프트웨어를 통해 프로세서에 부가될 수 있다. 위에서 설명된 방법들은, 멤브레인을 갖는 또는 갖지 않는 프로세서들에서 사용될 수 있다.
[0061] 설명된 바와 같이, TSV 피처들을 갖는 웨이퍼를 프로세싱하기 위한 전기도금 시스템은, 전해질의 배스를 보유하기 위한 볼, 및 볼에서의 하나 또는 그 초과의 애노드들을 포함할 수 있다. 웨이퍼 홀더는 웨이퍼와 전기적으로 접촉하는 접촉 링을 갖고, 캐소드가 접촉 링에 전기적으로 연결된다. 전압 모니터는 접촉 링과 애노드들 중 하나 또는 그 초과 사이의 전압을 모니터링한다. 제어기가 전압 모니터에 링크되고, 제어기는 전압에서의 변화에 기초하여 배스 실패를 검출한다.

Claims (9)

  1. 웨이퍼를 전기도금하기 위한 방법으로서,
    가속제(accelerator), 레벨러(leveler), 및 억제제(suppressor)를 갖는 전해질의 배스(bath)와 상기 웨이퍼를 접촉시키는 단계;
    하나 또는 그 초과의 애노드(anode)들로부터 상기 전해질을 통해 그리고 상기 웨이퍼 상의 전도성 층을 통해 전류를 통과시키는 단계;
    상기 하나 또는 그 초과의 애노드들의 전압을 모니터링하는 단계;
    상기 전압의 변화로부터 상기 배스의 실패(failure)를 검출하는 단계
    를 포함하는,
    웨이퍼를 전기도금하기 위한 방법.
  2. 제 1 항에 있어서,
    적어도 100 mV의 전압의 강하에 기초하여, 상기 배스의 실패를 검출하는 단계를 더 포함하는,
    웨이퍼를 전기도금하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 웨이퍼는 TSV 피처(feature)들을 갖는,
    웨이퍼를 전기도금하기 위한 방법.
  4. 웨이퍼를 전기도금하기 위한 방법으로서,
    가속제 및 억제제를 갖는 전해질의 배스와 상기 웨이퍼를 접촉시키는 단계;
    하나 또는 그 초과의 애노드들로부터 상기 전해질을 통해 그리고 상기 웨이퍼 상의 전도성 층을 통해 전류를 통과시키는 단계; 및
    상기 배스에서의 MPS의 형성을 제어하기 위해, 상기 전류를 펄싱(pulsing)하는 단계
    를 포함하는,
    웨이퍼를 전기도금하기 위한 방법.
  5. 제 4 항에 있어서,
    상기 전압의 진동 또는 강하에 기초하여, 상기 배스의 실패를 검출하기 위해, 상기 하나 또는 그 초과의 애노드들의 전압을 모니터링하는 단계를 더 포함하는,
    웨이퍼를 전기도금하기 위한 방법.
  6. 제 4 항에 있어서,
    상기 웨이퍼는 TSV 피처들을 갖는,
    웨이퍼를 전기도금하기 위한 방법.
  7. 웨이퍼를 전기도금하기 위한 방법으로서,
    가속제 및 억제제를 갖는 전해질의 배스와 상기 웨이퍼를 접촉시키는 단계;
    하나 또는 그 초과의 애노드들로부터 상기 전해질을 통해 그리고 상기 웨이퍼 상의 전도성 층을 통해 전류를 통과시키는 단계; 및
    상기 배스에서의 MPS의 형성을 제어하기 위해, 상기 전류를 램핑(ramping)하는 단계
    를 포함하는,
    웨이퍼를 전기도금하기 위한 방법.
  8. 제 7 항에 있어서,
    상기 전압의 진동 또는 강하에 기초하여, 상기 배스의 실패를 검출하기 위해, 상기 하나 또는 그 초과의 애노드들의 전압을 모니터링하는 단계를 더 포함하는,
    웨이퍼를 전기도금하기 위한 방법.
  9. 제 7 항에 있어서,
    상기 웨이퍼는 TSV 피처들을 갖는,
    웨이퍼를 전기도금하기 위한 방법.
KR1020157029505A 2013-03-15 2014-02-11 반도체 웨이퍼들을 위한 전기화학 증착 프로세스들 KR20150132464A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/835,870 US20140262794A1 (en) 2013-03-15 2013-03-15 Electrochemical deposition processes for semiconductor wafers
US13/835,870 2013-03-15
PCT/US2014/015876 WO2014149245A1 (en) 2013-03-15 2014-02-11 Electrochemical deposition processes for semiconductor wafers

Publications (1)

Publication Number Publication Date
KR20150132464A true KR20150132464A (ko) 2015-11-25

Family

ID=51522611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029505A KR20150132464A (ko) 2013-03-15 2014-02-11 반도체 웨이퍼들을 위한 전기화학 증착 프로세스들

Country Status (7)

Country Link
US (1) US20140262794A1 (ko)
KR (1) KR20150132464A (ko)
CN (1) CN105027265A (ko)
DE (1) DE112014001428T5 (ko)
SG (1) SG11201506364YA (ko)
TW (1) TW201442149A (ko)
WO (1) WO2014149245A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223889B1 (ko) * 2019-09-30 2021-03-09 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정 장치
KR20210038823A (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법
WO2021066412A1 (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법{measuring method for concentration of additive breakdown product in plating solution}

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10154598B2 (en) * 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
CN107794553B (zh) * 2017-10-27 2019-05-21 电子科技大学 一种电镀添加剂及其制备方法
US10648097B2 (en) * 2018-03-30 2020-05-12 Lam Research Corporation Copper electrodeposition on cobalt lined features
JP7100571B2 (ja) * 2018-12-13 2022-07-13 株式会社荏原製作所 めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1264918B1 (en) * 2001-06-07 2011-11-23 Shipley Co. L.L.C. Electrolytic copper plating method
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
US7291253B2 (en) * 2004-05-04 2007-11-06 Eci Technology, Inc. Detection of an unstable additive breakdown product in a plating bath
TWI328622B (en) * 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
US20070261963A1 (en) * 2006-02-02 2007-11-15 Advanced Technology Materials, Inc. Simultaneous inorganic, organic and byproduct analysis in electrochemical deposition solutions
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102223889B1 (ko) * 2019-09-30 2021-03-09 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정 장치
WO2021066413A1 (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정 장치
KR20210038823A (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법
WO2021066412A1 (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법{measuring method for concentration of additive breakdown product in plating solution}

Also Published As

Publication number Publication date
US20140262794A1 (en) 2014-09-18
CN105027265A (zh) 2015-11-04
SG11201506364YA (en) 2015-09-29
DE112014001428T5 (de) 2015-12-24
TW201442149A (zh) 2014-11-01
WO2014149245A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
KR20150132464A (ko) 반도체 웨이퍼들을 위한 전기화학 증착 프로세스들
KR102335508B1 (ko) 필드 대 피처 콘트라스트를 사용하는 ｔｓｖ 조 평가
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
JP6170938B2 (ja) 電気めっき溶液内のレベラー濃度の監視
JP2012132058A (ja) 電気めっき方法
US20150053565A1 (en) Bottom-up fill in damascene features
US8268155B1 (en) Copper electroplating solutions with halides
TW201905245A (zh) 電鍍製程的檢測方法
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
US7918983B2 (en) Substrate plating method and apparatus
JP2005126803A (ja) めっき方法
CN110073485B (zh) 无空隙间隙填充的电化学沉积方法
Park et al. Electrochemical Polishing of Cu Redistribution Layers for Fan-Out Wafer Level Packaging
JP2006131961A (ja) 基板のめっき方法および装置
JP2008184681A (ja) 配線基板または半導体回路の電気銅めっき液のモニター方法
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
Pan et al. Effect of pretreatment on copper filling of high aspect ratio through-silicon via (TSV)
Zhou et al. Low Cu electrolyte for advanced damascene plating
JP2003268590A (ja) めっき方法、及び半導体装置の製造方法
EP2244287B1 (en) A pre-treatment method to increase copper island density and to improve adhesion for Cu on barrier layers
Son et al. A study on through-silicon-via using tri-block copolymer and pulse electroplating
KR20150094726A (ko) 작은 피처들에서 금속 충전을 달성하기 위한 방법들
KR101016237B1 (ko) 전해연마의 종료시점 결정방법
Ghekiere et al. Optimizing TSV Fill Phases for Improved Fill Rate, Process Stability and Void Performance
JP2003129286A (ja) フェイスアップ式めっき装置及びその運転方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid