TW201442149A - 用於半導體晶圓之電化學沉積製程 - Google Patents

用於半導體晶圓之電化學沉積製程 Download PDF

Info

Publication number
TW201442149A
TW201442149A TW103105136A TW103105136A TW201442149A TW 201442149 A TW201442149 A TW 201442149A TW 103105136 A TW103105136 A TW 103105136A TW 103105136 A TW103105136 A TW 103105136A TW 201442149 A TW201442149 A TW 201442149A
Authority
TW
Taiwan
Prior art keywords
bath
wafer
voltage
failure
mps
Prior art date
Application number
TW103105136A
Other languages
English (en)
Inventor
Daniel K Gebregziabiher
John Klocke
Charles Sharbono
Chandru Thambidurai
David J Erickson
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201442149A publication Critical patent/TW201442149A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00Processes for servicing or operating cells for electrolytic coating
    • C25D21/12Process control or regulation
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種電鍍晶圓之方法基於電壓變化偵測電鍍浴失效。該方法對電鍍具有TSV特徵的晶圓有用。可監測電鍍處理器之每個陽極之電壓。急劇電壓下降指示自諸如SPS之加速劑轉換成副產物MPS所導致的浴失效。藉由電流脈衝輸送(current pulsing)或電流遞增輸送(current ramping)延遲或避免浴失效。一種改良的電鍍浴具有極低酸濃度的陰極電解質。

Description

用於半導體晶圓之電化學沉積製程
本發明係關於用於電鍍諸如半導體材料晶圓之基板的處理器、系統及方法。更具體言之,本發明提供對具有矽穿孔(through silicon vias;TSV)或類似特徵的晶圓特別有用之改良技術。
諸如半導體元件之微電子元件大體係在基板或晶圓上及/或基板或晶圓中製造。在典型製造製程中,在電鍍處理器中在晶圓上形成一或更多層金屬或其他導電材料。處理器可具有電解質浴容納於容器或碗中,該容器或碗中具有一或更多個陽極。可用頭部中之轉子固持晶圓本身,該頭部可移動至碗中用於處理及離開碗用於裝載與卸載。轉子上的接觸環大體上具有眾多接觸指,該等接觸指與晶圓電氣接觸。
許多先進的微電子元件具有矽穿孔(TSV)。TSV係一種通常完全穿過晶圓或晶粒之垂直電氣互連,該晶圓或晶粒實際上可為矽或可不為矽。TSV係用於產生三維電子結構及封裝。使用TSV允許極高密度之積體電路。亦改良了互連之 電氣特性,因為TSV大體上比替代互連更短。此導致元件操作更快及來自互連之不良電感或電容特性的影響減少。
TSV傾向於具有高深寬比,因為TSV基本上為在矽或其他基板材料中的孔中所形成之金屬(大體為銅)之高窄微尺度柱。TSV可由自下而上電鍍銅形成。實現適當填充TSV在技術上具有挑戰性之若干原因包括TSV之微尺度尺寸、高深寬比及其他因素。
歷史上,用於電鍍填充TSV的製程及化學品已隨電鍍浴老化展示出罕見的不穩定性,此情況直接影響微電子製造製程。由於電鍍浴大體上仍在規定範圍內失效,因此浴失效的原因尚未得到很好的理解。需要對電鍍TSV特徵之改良的技術及理解。
一種用於電鍍晶圓之方法,該方法包含:放置晶圓與具有加速劑、調平劑及抑制劑的電解質浴接觸;自一或更多個陽極經由電解質及經由晶圓上的導電層傳遞電流;監測一或更多個陽極之電壓;根據電壓之變化偵測浴之失效。
一種用於電鍍晶圓之方法,該方法包含:放置晶圓與具有加速劑及抑制劑的電解質浴接觸;自一或更多個陽極經由電解質及經由晶圓上的導電層傳遞電流;及脈衝輸送(pulsing)電流以控制浴中MPS之形成。
一種用於電鍍晶圓之方法,該方法包含:放置晶圓與具有加速劑及抑制劑的電解質浴接觸;自一或更多個陽極經由電解質及經由晶圓上的導電層傳遞電流;及遞增輸送電 流以控制浴中MPS之形成。
20‧‧‧處理器
22‧‧‧頭部
24‧‧‧轉子
26‧‧‧碗
28‧‧‧陽極
32‧‧‧薄膜
34‧‧‧接觸環
36‧‧‧攪拌器
40‧‧‧晶圓
50‧‧‧控制器
在圖式中,相同元件符號在每一視圖中表示相同元件。
第1圖係針對新鮮電鍍浴及失效電鍍浴的計時電位測定量測(電壓-時間)之資料之曲線圖,具有使用該等浴電鍍之晶圓之對應X射線影像。
第2圖係針對具有不同於第1圖之曲線圖之化學成分的浴之計時電位測定量測之資料之曲線圖。
第3圖係類似於第2圖但使用注射有MPS的浴及電流遞增輸送(current ramping)之資料之曲線圖。
第4A圖係針對新鮮電解質之對照浴的電壓之曲線圖。
第4B圖係針對約30分鐘後失效的浴之電壓之曲線圖。
第4C圖係70小時閒置時間後恢復的浴之電壓之曲線圖。
第5A圖係針對新鮮浴對比10輪後浴之電壓之曲線圖。
第5B圖係臺秤(bench scale)計時電位測定法老化試驗中的電壓之曲線圖。
第6A圖至第6F圖係如描述處理之晶圓上的TSV之X射線影像。
第6G圖係計時電位測定法老化試驗中的電壓之曲 線圖。
第7圖係計時電位測定法對比晶圓旋轉速度之曲線圖。
第8A圖及第8B圖圖示如描述處理之晶圓之X射線影像。
第9圖係計時電位測定法對比浴老化之曲線圖。
第10圖係先前技術電解質與新電解質之對照表。
第11圖係在上文圖式所示之資料中反映的執行測試中使用的Raider M處理器之透視圖。
第12圖係第11圖所示處理器之剖視圖。
I. 浴失效之偵測 A. 浴失效之臺秤偵測
浴失效之偵測在TSV電鍍浴中曾是一項挑戰。可由特徵中的未填滿沉積、接縫空隙及夾斷空隙界定浴失效。存在一種常見趨向,即新鮮浴功能良好,但隨著繼續還原性電鍍(至0.45安小時/公升),該浴失效。
偵測浴失效的習知方式係在工具中電鍍晶圓及使用聚焦離子束(focused ion beam;FIB)實現X射線成像/橫截面成像來偵測空隙。然而,晶圓成像的可用性通常受限。此為昂貴且費時的製程。直到現在,尚不存在真正且實際的方法可用以偵測浴失效。
如下文所描述,現已發明計時電位測定法用於偵測浴失效。發明者現已決定,此失效之原因在於,隨著電鍍時 間推移,浴變成加速劑佔主導且失去抑制。此導致通孔或溝槽中的保形成長及空隙。
可在實驗台頂(bench top)電化學設置中或在工具或系統位準設置中實施此方法。
在一種形式之實驗台頂方法中,使用具有長時間尺度(3600秒)的計時電位測定量測偵測浴失效。參看第1圖,一小時時間尺度允許將電鍍步驟期間有機添加劑之吸附動力完全計算在內。大體而言,在TSV中電鍍持續10分鐘至180分鐘之間(例如,對於3 x 50至50 x 150特徵)。如第1圖所示,浸沒在3600秒時最終電位約-240毫伏的Cu電鍍Pt電極後即刻,新鮮浴為高抑制性的。
有機添加劑習知地包括於電鍍浴中以改良TSV電鍍中的結果。在有氯離子參與的情況下,抑制劑添加劑(通常為諸如PEG之高分子量聚烯烴乙二醇)強有力地吸附於Cu陰極表面上以形成薄膜,該薄膜急劇增加銅沉積之過電位(over-potential)。加速劑添加劑對抗抑制劑之抑制效應以提供自底向上填充所需要的溝槽及通孔內部的加速沉積。已使用SPS(sodiumsulfopropyl disulfide;磺丙基二硫化鈉)作為加速劑。MPS(3-巰基丙磺酸)係SPS之已知副產物或分解產物。亦在TSV電鍍中使用諸如胺及雜環化合物之調平劑添加劑。調平劑亦為強抑制劑。
第1圖中的浴樣本之計時電位測定量測表現出抑制劑及調平劑快速吸附到電極表面,接著由加速劑替代抑制劑及調平劑。隨著連續還原性電鍍(至多0.347安小時/公升), 浴變得比新鮮浴抑制性更小(減少約25毫伏)。此結果的原因在於SPS(加速劑)被還原成MPS或Cu(I)硫醇鹽,該物質促進Cu沉積。當浴老化至0.45安小時/公升時,測試資料顯示由加速劑取代抑制劑及調平劑之速率增加及亦顯示競爭吸附或振盪行為。此振盪行為與浴之失效直接相關。
第1圖圖示0安培小時/公升時新鮮浴為抑制劑佔高度主導及在隨時間推移的還原性電鍍下抑制劑佔主導變少。第1圖中的底部X射線影像來自處理器中在0.34安培小時/公升時電鍍的晶圓且顯示無空隙。第1圖中的頂部X射線影像來自在0.45安培小時/公升時電鍍的晶圓且在接近通孔之頂部的淺灰色區域處顯示出空隙。在約-110毫伏時,將已形成之Cu(I)硫醇鹽併入銅薄膜或從銅表面分離。隨後浴又變成抑制劑佔主導。實驗台頂測試中的電位振盪及失效模式在工具尺度測試中被證實。
描述為不穩定性之根源的氧化硫醇-二硫化物關係的關鍵化學反應為:
[1]2Cu(II)+2MPS- → SPS2-+2Cu(I)+2H+
[2]4Cu(I)+SPS2- → 2Cu(I)(MPS2-)+2Cu(II)
[3]4Cu(I)(MPS2-)n+O2+(4+4n)H+ → 4Cu(II)+4nMPS-+2H2O
在實驗台方法中,從具有電解質總容積為約80公升的處理器之浴中獲取200毫升之浴樣本。使用三電極穩壓器傳遞恆定電流穿過樣本,同時監測隨時間推移的電位。參看第1圖之頂部跡線,電位逐漸從約-250毫伏上升至約-180毫 伏,直至約2000秒時電位到達峰值約-110毫伏時停止,及隨後快速下降,在約2400秒時降回至約-250毫伏。2400秒後用此浴電鍍的TSV測試晶圓顯示出空隙。
B. 浴失效之工具或系統尺度偵測
在為TSV應用設計的現有電鍍處理器中,電鍍製程傾向於不穩定,在新鮮浴中即便是執行相對較小數目之晶圓後仍發生TSV未填滿及/或空隙。發明者已決定,不穩定性與加速劑SPS及副產物MPS相關,導致場去極化或抑制之損失,電流自通孔或溝槽偏移至晶圓之場或頂表面。抑制指抑制劑與調平劑之組合抑制效應。
在工具或系統尺度設置中,可將具有銅毯覆晶種層的測試晶圓裝載至處理器中。可監視處理器中每個陽極之電位以感測浴化學品的變化及可偵測空隙或未填滿發生。當表面抑制損失或減少時,將發生電池電壓的振盪或下降。若此情況發生時TSV特徵仍在填充,則將導致空隙化或未填滿。空隙化係主要失效模式。可發生過量填充及未填滿,此為次要失效模式,尤其是當已經很大程度上完成特徵時,若在製程快結束時發生失效,則可發生過量填充及未填滿。在此情況中,可發生輕微未填滿。
較小特徵比較大特徵填充更快。可在預測浴失效前電鍍之晶圓數目可受到每個晶圓的電鍍時間影響,該電鍍時間至少部分由特徵大小決定。將累計電鍍時間識別為預測浴失效的關鍵因素,而非電鍍晶圓之數目。
第4A圖至第4C圖圖示具有四個陽極的處理器 (Applied Materials Raider S電鍍處理器)之電壓曲線圖。將陽極中之各者的電壓量測標記為A1、A2、A3及A4,其中A1係內部陽極及A4係外部陽極。TSV為10微米X 100微米。第4A圖圖示所預期具有穩定效能之新鮮浴的資料。第4A圖中的S射線影像圖示TSV特徵中無空隙。第4B圖圖示在30分鐘時浴失效,由電位突變指示該失效。第4B圖之X射線影像圖示在TSV特徵之底端的淺灰色區域處的空隙。第4C圖圖示70小時之閒置時間後的電壓曲線圖。比較第4A圖與第4C圖,圖示閒置時間恢復可將浴復原至原始新鮮狀態,但只是在長時間恢復期後方可。
第5A圖圖示來自使用毯覆銅晶種層300毫米晶圓在2毫安/平方公分時執行60分鐘的工具或處理器尺度測試(Applied Materials Raptor-M處理器)的資料。下跡線係使用新鮮浴的第1輪。上跡線係第10輪。在30分鐘時上跡線之急劇下降(約95毫伏)指示浴失效。
第5B圖圖示來自對應實驗台或燒杯尺度測試的類似資料。
第6A圖至第6G圖圖示浴中具有變化溶解氧(dissolved oxygen;DO)濃度的測試資料。現有處理器大體用具有7-8ppm之溶解氧的浴操作,該溶解氧為飽和水平。將浴中的溶解氧降低至3-5ppm可延長浴有效壽命。觀察到以下內容:
A.]在0安小時/公升與0.5安小時/公升浴年齡之間15-20毫伏去極化。
B.]外至2.6安小時/公升的固體10x100填充效能
C.]0.5安小時/公升與2.5安小時/公升之間的穩定(+/-5毫伏)抑制。
D.]3.2安小時/公升時晶圓中央輕微未填滿以及抑制額外損失及電壓振盪。
E.]來自取樣的有效B和F為<3%
F.]藉由在較低DO濃度(3-5ppm對比飽和)下操作,浴壽命可延長>300%
第7圖係計時電位測定法曲線圖,左邊曲線為使用1500rpm之晶圓旋轉速度及右邊曲線為使用500rpm,其中再次使用Raptor M處理器。所有其他參數為相同的。較高rpm提供較高質量轉移及亦圖示為具有提前浴失效。減少質量轉移可延長浴壽命。以2毫安/平方公分及3.2安小時/公升對200毫升樣本執行此測試。
上文所論述之結果大體適用於所有類型處理器。一些處理器使用薄膜,該薄膜將陽極與晶圓分離,其中薄膜上方的電解質稱為陰極電解質及薄膜下方的電解質稱為陽極電解質。第8A圖及第8B圖圖示低度酸及低度加速劑陰極電解質與中度酸及中度加速劑陰極電解質相比之實驗台測試的結果。第8A圖圖示使用低度酸(10公克/公升硫酸)及低度加速劑(5毫升/公升)以0安小時/公升、5安小時/公升、10安小時/公升及15安小時/公升電鍍之晶圓的X射線影像,不存在空隙。第8B圖圖示使用中度酸(50公克/公升硫酸)及中度加速劑(10毫升/公升)以0安小時/公升及1安小時/公升 電鍍之晶圓的X射線影像,以1安小時/公升電鍍時存在空隙。
第9圖圖示提供第8A圖所示結果的浴之實驗台頂資料之計時電位測定法曲線圖。在低度酸及低度加速劑濃度情況下,在老化至24安小時/公升的浴樣本上未觀察到電位振盪。藉由減小硫酸濃度,H+離子可用性降低。此可影響SPS崩潰速率。藉由降低H+可用性及SPS兩者,經由以下化學反應有效減小MPS之平衡濃度:2Cu++SPS+2H+ 2Cu2++2MPS
第10圖將用於在薄膜處理器中電鍍銅TSV晶圓的新電解質與現有設計比較。63.5/10/80之陰極電解質VMS為63.5公克/公升銅、10公克/公升硫酸及80ppm氯化物濃度。浴壽命從小於2.5安小時/公升延長至超過20安小時/公升。第10圖所列新參數係實驗決定。產生改良的最初理論。隨後經由變量篩選測試該等理論。此將浴穩定性之關鍵變數識別為硫酸濃度、加速劑濃度及電鍍製程設計。由此決定最佳化設置點。隨後進行生產模擬,此表現出第10圖所示之結果。減少酸含量係較長浴壽命的主要貢獻因素。
II. 浴失效之恢復
在還原性電鍍期間,浴之不穩定性與MPS(強加速劑)之形成有關。此導致場中及溝槽中不良的自底向上填充、不良的抑制。很難或不可能維持貫穿電鍍製程中的MPS之恆定濃度。然而,可以若干方式緩和MPS。
可利用排放及饋送(30%)最小化MPS,此時浴不斷被更新。此舉不斷從浴中移除MPS,使得MPS濃度保持大體穩 定。然而,排放及饋送增加了電鍍製程之成本及複雜性。
亦可藉由閒置時間恢復控制MPS。藉由允許浴閒置,MPS將氧化或轉換回到SPS。然而,此可耗費數小時或數天。此舉極為費時且毫無疑問將延遲處理。
淨化(purging)浴亦移除MPS。此可藉由使清潔乾燥空氣向上冒泡穿過浴執行。除鍍(deplating)或利用反極性執行電鍍製程亦移除MPS。該等技術大體亦低效且費時。
A. 電流脈衝輸送
用於延遲或避免MPS導致的浴失效之改良技術為電流脈衝輸送。在標準電鍍製程中,電流為連續的。此藉由將Cu(I)離子與MPS硫醇基團組合導致連續形成MPS或Cu(I)硫醇錯合物(一種錯合基團)。此情況引發浴隨時間推移變得加速劑高度佔主導,導致因場上抑制減少而未填滿。
藉由在電鍍製程期間使用短脈衝或長脈衝脈衝輸送電流控制MPS之形成。脈衝輸送可為負向,亦即可自正極或電鍍電流脈衝輸送電流至負電流,或脈衝輸送可為正向,亦即脈衝輸送電鍍電流或行進至開路電位。亦可經由脈衝輸送恆定電流及恆定電壓使用交越脈衝輸送。在POR製程中可以正常間隔實行脈衝輸送。此可藉由將MPS從銅表面敲落及增加浴抑制幫助維持浴穩定性。
亦可在不存在晶圓的情況下執行脈衝輸送。
B. 電流遞增輸送
可使用電流密度遞增輸送減少MPS之效應及復原浴穩定性。第2圖圖示新鮮JCU浴(63/50/80-10/5/15)及注射有 0.02ppm之MPS的新鮮JCU浴(63/50/80-10/5/15)在-2毫安/平方公分之恆定電流密度及500rpm之旋轉下的計時電位測定量測。如曲線圖所示,注射有0.02ppm之MPS的浴表現出與失效浴相關的電位振盪。亦在工具尺度實驗中觀察到此行為,在該實驗中未填滿及/或空隙與電位振盪相關聯。
第3圖圖示注射有0.02ppm之MPS的新鮮JCU(63/50/80-10/5/15)浴在電流密度經3600秒自2毫安/平方公分增加至3.2毫安/平方公分及500rpm之旋轉下之計時電位測定量測。在恆定電流密度下觀察到的電位振盪緩和及復原部分浴抑制。由於利用負電流密度增加銅表面上的氯化物覆蓋度或抑制劑/調平劑吸附依賴性,遞增輸送的電流密度增加了浴抑制及使浴穩定。
III. 處理器及系統
第11圖及第12圖圖示可提供浴失效偵測系統的處理器20之實例。在此實例中,處理器20具有處於頭部22中的轉子24。可降低頭部以將晶圓40安置在轉子24上與薄膜32上方的碗26中之陰極電解質接觸。陽極電解質及一或更多個陽極28處於薄膜32下方的碗26中。可選擇性地在碗26中或碗26頂部提供攪拌器或攪拌槳36。
在此設計中,處理器控制器50監測每個陽極28之電壓。在偵測到電壓急劇變化後,控制器決定已發生浴失效。控制器可隨後發出聲音告警或警報,並視情況關閉。大體而言,此類型的大多數處理器已經具有執行此功能所需要的電氣連接,使得可經由程式化控制器中所使用的軟體將此功能 添加至處理器。可在有或沒有薄膜的處理器中使用上文所描述之方法。
如所描述,用於處理具有TSV特徵的晶圓之電鍍系統可包括容納電解質浴的碗及碗中的一或更多個陽極。晶圓固持器具有與晶圓電氣接觸的接觸環,將陰極電氣連接至接觸環。電壓監測器監測陽極中之一或更多者與接觸環之間的電壓。將控制器連接至電壓監測器,控制器基於電壓變化偵測浴失效。

Claims (9)

  1. 一種用於電鍍一晶圓之方法,該方法包含以下步驟:放置該晶圓與具有一加速劑、一調平劑及一抑制劑的一電解質浴接觸;自一或更多個陽極經由該電解質及經由該晶圓上的一導電層傳遞電流;監測該一或更多個陽極之電壓;自該電壓之一變化偵測該浴之一失效。
  2. 如請求項1所述之方法,該方法進一步包含以下步驟:基於至少100毫伏之一電壓下降偵測該浴之一失效。
  3. 如請求項1所述之方法,其中該晶圓具有TSV特徵。
  4. 一種用於電鍍一晶圓之方法,該方法包含以下步驟:放置該晶圓與具有一加速劑及一抑制劑的一電解質浴接觸;自一或更多個陽極經由該電解質及經由該晶圓上的一導電層傳遞電流;以及脈衝輸送(pulsing)該電流以控制該浴中MPS之形成。
  5. 如請求項4所述之方法,該方法進一步包括以下步驟:監測該一或更多個陽極之電壓以基於該電壓之一下降或一振盪偵測該浴之一失效。
  6. 如請求項4所述之方法,其中該晶圓具有TSV特徵。
  7. 一種用於電鍍一晶圓之方法,該方法包含以下步驟:放置該晶圓與具有一加速劑及一抑制劑的一電解質浴接觸;自一或更多個陽極經由該電解質及經由該晶圓上的一導電層傳遞電流;以及遞增輸送(ramping)該電流以控制該浴中MPS之形成。
  8. 如請求項7所述之方法,該方法進一步包括以下步驟:監測該一或更多個陽極之電壓以基於該電壓之一下降或一振盪偵測該浴之一失效。
  9. 如請求項7所述之方法,其中該晶圓具有TSV特徵。
TW103105136A 2013-03-15 2014-02-17 用於半導體晶圓之電化學沉積製程 TW201442149A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/835,870 US20140262794A1 (en) 2013-03-15 2013-03-15 Electrochemical deposition processes for semiconductor wafers

Publications (1)

Publication Number Publication Date
TW201442149A true TW201442149A (zh) 2014-11-01

Family

ID=51522611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103105136A TW201442149A (zh) 2013-03-15 2014-02-17 用於半導體晶圓之電化學沉積製程

Country Status (7)

Country Link
US (1) US20140262794A1 (zh)
KR (1) KR20150132464A (zh)
CN (1) CN105027265A (zh)
DE (1) DE112014001428T5 (zh)
SG (1) SG11201506364YA (zh)
TW (1) TW201442149A (zh)
WO (1) WO2014149245A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10154598B2 (en) * 2014-10-13 2018-12-11 Rohm And Haas Electronic Materials Llc Filling through-holes
CN107794553B (zh) * 2017-10-27 2019-05-21 电子科技大学 一种电镀添加剂及其制备方法
US10648097B2 (en) * 2018-03-30 2020-05-12 Lam Research Corporation Copper electrodeposition on cobalt lined features
JP7100571B2 (ja) * 2018-12-13 2022-07-13 株式会社荏原製作所 めっき可能な基板の枚数を予測する予測モデルを構築する方法、不具合を引き起こす構成部材を予想するための選択モデルを構築する方法、およびめっき可能な基板の枚数を予測する方法
KR102445228B1 (ko) * 2019-09-30 2022-09-21 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법
WO2021066412A1 (ko) * 2019-09-30 2021-04-08 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정방법{measuring method for concentration of additive breakdown product in plating solution}
KR102223889B1 (ko) * 2019-09-30 2021-03-09 한국재료연구원 도금액에 포함된 첨가제 분해 산물 농도 측정 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1264918B1 (en) * 2001-06-07 2011-11-23 Shipley Co. L.L.C. Electrolytic copper plating method
JP4434013B2 (ja) * 2002-05-07 2010-03-17 ユニバーシティ オブ サザン カリフォルニア 適合接触マスクめっきを用いてめっき工程を行っている際に堆積の品質を測定する方法および装置
US7291253B2 (en) * 2004-05-04 2007-11-06 Eci Technology, Inc. Detection of an unstable additive breakdown product in a plating bath
TWI328622B (en) * 2005-09-30 2010-08-11 Rohm & Haas Elect Mat Leveler compounds
US20070261963A1 (en) * 2006-02-02 2007-11-15 Advanced Technology Materials, Inc. Simultaneous inorganic, organic and byproduct analysis in electrochemical deposition solutions
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
US20120024713A1 (en) * 2010-07-29 2012-02-02 Preisser Robert F Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte

Also Published As

Publication number Publication date
US20140262794A1 (en) 2014-09-18
KR20150132464A (ko) 2015-11-25
CN105027265A (zh) 2015-11-04
SG11201506364YA (en) 2015-09-29
DE112014001428T5 (de) 2015-12-24
WO2014149245A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
TW201442149A (zh) 用於半導體晶圓之電化學沉積製程
KR102335508B1 (ko) 필드 대 피처 콘트라스트를 사용하는 tsv 조 평가
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
JP6170938B2 (ja) 電気めっき溶液内のレベラー濃度の監視
US9376758B2 (en) Electroplating method
US10774438B2 (en) Monitoring electrolytes during electroplating
US20150053565A1 (en) Bottom-up fill in damascene features
CN116134182A (zh) 电镀纳米双晶和非纳米双晶铜特征
US10345254B2 (en) Detection method for electroplating process
US8268155B1 (en) Copper electroplating solutions with halides
US11603602B2 (en) Method for controlling electrochemical deposition to avoid defects in interconnect structures
US7918983B2 (en) Substrate plating method and apparatus
KR102020572B1 (ko) 도금욕 계측의 개선
JP4472673B2 (ja) 銅配線の製造方法及び銅めっき用電解液
JP2009132982A (ja) 銅配線の製造方法
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
Hwang et al. Study on Through Silicon Via (TSV) filling failures on various electroplating conditions
JP2006291289A (ja) 半導体装置の製造装置及び製造方法
TWI756968B (zh) 用於平滑拓樸的鈷化學品及電沉積鈷的方法
JP2003268590A (ja) めっき方法、及び半導体装置の製造方法
Buckalew Copper Electrodeposition for Advanced Packaging and Hybrid Bonding
EP2244287B1 (en) A pre-treatment method to increase copper island density and to improve adhesion for Cu on barrier layers
Ghekiere et al. Optimizing TSV Fill Phases for Improved Fill Rate, Process Stability and Void Performance
JP2009135336A (ja) 銅層エッチング方法、エッチング処理液及び銅配線の製造方法