CN110073485A - 无空隙间隙填充的电化学沉积方法 - Google Patents

无空隙间隙填充的电化学沉积方法 Download PDF

Info

Publication number
CN110073485A
CN110073485A CN201780076545.2A CN201780076545A CN110073485A CN 110073485 A CN110073485 A CN 110073485A CN 201780076545 A CN201780076545 A CN 201780076545A CN 110073485 A CN110073485 A CN 110073485A
Authority
CN
China
Prior art keywords
current
slow
during
steady
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780076545.2A
Other languages
English (en)
Other versions
CN110073485B (zh
Inventor
塞尔达·阿克苏
李政古
鲍尔特·萨克里
罗伊·夏维夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN110073485A publication Critical patent/CN110073485A/zh
Application granted granted Critical
Publication of CN110073485B publication Critical patent/CN110073485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种在具有至少一个次30纳米特征结构的工件上电镀的方法。此方法包括：施加第一电解质化学品至此工件，第一电解质化学品包括金属阳离子溶质物质及抑制剂，金属阳离子溶质物质具有在约50mM至约250mM的范围内的浓度，抑制剂造成大于0.75伏(V)的极化且在大于0.25伏/秒(V/s)的速度时达到0.75V的极化；以及施加电气波形，其中此电气波形包括电流缓升的期间(period of ramping up of current)及电流部分缓降的期间(period of partial ramping down of current)，其中电流部分缓降的期间在电流缓升的期间之后。

Description

无空隙间隙填充的电化学沉积方法
背景技术
集成电路是形成在半导体材料内和覆盖半导体材料表面的介电材料内的装置的互连整体。可形成在半导体内的装置包括MOS晶体管、双极型晶体管、二极管和扩散电阻器。可形成在介电材料内的装置包括薄膜电阻器和电容器。这些装置通过形成在介电材料内的导体路径互连。通常，具有由介电层分隔的连续阶层的两个或更多个阶层的导体路径用作互连结构。在现行应用中，铜和氧化硅通常分别用于导体和介电材料。
铜互连体中的沉积物(deposit)通常包括介电层、阻挡层、种晶层、铜填充和铜覆盖(cap)。一般的铜填充及覆盖的电化学沉积(ECD)是在特征结构(features)中使用酸性电镀化学品进行。铜的电化学沉积是已知沉积铜金属化层的最经济的方式。除了在经济上可行外，ECD沉积技术提供实质上由下而上(例如，非共形)的铜填充，而所述铜填充在机械上和电气上适用于互连结构。
一般的ECD铜酸性电镀化学品可包括例如硫酸铜、硫酸、盐酸和有机添加剂(例如，促进剂(accelerator)、抑制剂(suppressor)及调平剂(leveler))。这些添加剂经由添加剂的吸附和去吸附特性以及经由竞争反应而在特征结构中驱动无空隙、由下而上的填充，前述竞争反应例如是在加强特征结构的底部的电镀的同时，抑制在特征结构的上部和侧壁上的电镀。
互连特征结构的尺寸持续减小带来了新的挑战，这是由于特征尺寸(例如特征宽度和长宽比)妨碍并改变了普遍使用的添加剂的反应特性。在此方面，用于铜互连体的次30纳米特征结构具有足够小的体积且需要较少的铜原子，因而在一般的ECD铜酸性电镀化学品中，此些特征结构在电镀一开始的几秒内便被填充。这样的时间周期小于驱使传统的由下而上填充的镀液添加剂的吸附和去吸附动力学所需的时间周期。
因此，在小的特征结构(例如次30纳米特征结构)中，一般的ECD填充可能因为存在空隙而形成具有低质量的互连体。使用一般ECD沉积形成的一种空隙的例子中，特征结构的开口可能会发生夹断(pinch-off)。许多其他类型的空隙亦可因为在小特征结构中采用一般的ECD铜填充工艺而产生。此种空隙和其他采用一般的ECD铜填充工艺而产生的沉积物的固有的性质可增加互连体的电阻，从而使装置的速度减慢，且使得铜互连体的可靠性退化。
因此，需要提供一种由下而上填充次30纳米特征结构、并留下较少数量的空隙的电化学沉积方法。本公开内容的实施方式涉及满足此些和其他的需求。
发明内容
本发明内容以简化方式提供一系列选取的概念，更进一步的描述请参照以下的实施方式的内容。本发明内容并非用以界定所要求保护的的关键特征，也并非用以确定所要求保护的保护范围。
根据本揭露公开内容的一个实施例实施方式，提供一种在具有至少一个次30纳米特征结构的工件上电镀的方法。此方法包括：(a)施加第一电解质化学品至此工件，第一电解质化学品包括金属阳离子溶质物质及抑制剂，金属阳离子溶质物质具有约在50mM至约250mM的范围内的浓度，抑制剂造成大于0.75伏(V)的极化且在大于0.25伏/秒(V/s)的速度时达到0.75V的极化；以及(b)施加电气波形，其中此电气波形包括电流缓升的期间(periodof ramping up of current)及电流部分缓降的期间(period of partial ramping downof current)，其中电流部分缓降的期间在电流缓升的期间之后。
在本文所述的任意实施方式或方法中，所述金属阳离子可以是铜。
在本文所述的任意实施方式或方法中，所述电流缓升和所述电流部分缓降中的一个或两者可以选自由线性连续性缓升或缓降(ramping)、非线性连续性缓升或缓降、或脉冲式缓升或缓降所组成的组。
在本文所述的任意实施方式或方法中，电流部分缓降的期间可以紧接在(immediately following)电流缓升的期间之后，或者电流部分缓降的期间可以在电流缓升的期间之后的维持期间之后。
在本文所述的任意实施方式或方法中，电流缓升的期间可位于约50毫秒(ms)至约200毫秒的范围内。
在本文所述的任意实施方式或方法中，电流缓升的期间可立即开始或在初始延迟(initial delay)后开始。
在本文所述的任意实施例实施方式或方法中，电流缓升到达电流电平，此电流电平可以选自由约1安培(amp)至约15安培的范围和约7安培至约15安培的范围所组成的组。
在本文所述的任意实施方式或方法中，电流部分缓降的期间可以位于约50毫秒至5000毫秒的范围内。
在本文所述的任意实施方式或方法中，电流部分缓降可以从电流电平缓升所达到的电流电平至位于约2安培至约8安培的范围内的电流电平。
在本文所述的任意实施方式或方法中，电气波形可包括电流缓升的期间，紧接着电流部分缓降的期间。
在本文所述的任意实施方式或方法中，电气波形可包括电流缓升的期间，紧接着稳态电流的开始维持期间，紧接着电流部分缓降的期间。
在本文所述的任意实施方式或方法中，开始维持期间可以位于约0至约200毫秒的范围内。
在本文所述的任意实施方式或方法中，方法可进一步包括稳态电流的缓降维持期间，稳态电流的缓降维持期间紧接在电流部分缓降的期间之后，且稳态电流的缓降维持期间位于部分缓降完成时的电流电平。
在本文所述的任意实施方式或方法中，稳态电流的缓降维持期间的范围可以选自由约0秒至约1.0秒的范围和约大于0秒至约1.0秒的范围所组成的组。
在本文所述的任意实施方式或方法中，稳态电流的缓降维持期间可以维持在位于约2安培至约8安培的范围内的电流电平。
在本文所述的任意实施方式或方法中，方法可进一步包括稳态电流的第一期间，稳态电流的第一期间在稳态电流的缓降维持期间之后，用以填充工件上的一个或多个特征结构。
在本文所述的任意实施方式或方法中，稳态电流的第一期间可以位于约10秒至约240秒的范围内。
在本文所述的任意实施方式或方法中，稳态电流的第一期间可以维持在位于约2安培至约8安培的范围内的电流电平。
在本文所述的任意实施方式或方法中，方法可进一步包括稳态电流的第二期间，稳态电流的第二期间在稳态电流的第一期间之后，用以填充工件上的一个或多个特征结构。
在本文所述的任意实施方式或方法中，稳态电流的第二期间可以位于约0秒至约240秒的范围内。
在本文所述的任意实施方式或方法中，稳态电流的第二期间可以维持在位于约4安培至约8安培的范围内的电流电平。
在本文所述的任意实施方式或方法中，稳态电流的第二期间的电流电平可以高于稳态电流的第一期间的电流电平。
在本文所述的任意实施方式或方法中，方法可进一步包括用于工件的覆盖步骤。
在本文所述的任意实施方式或方法中，覆盖步骤的电流可具有位于约15安培至约25安培的范围内的电流电平。
在本文所述的任意实施方式或方法中，工件可以在开始期间以约35转数/分钟(rpm)至约175rpm的速度旋转。
附图说明
为了使此处所述的本公开内容的上述特征可详细地理解，简要摘录于上的本公开内容更特有的说明可参照实施方式。附图与本公开内容的实施方式相关且说明于下方：
图1为根据本公开内容的一些实施方式的用于电化学沉积工艺的一种例示波形方案的图。
图2为使用于如图1的波形方案的例示性数据的表格。
图3A至图3F为一系列透射式电子显微镜(TEM)图像，呈现根据本公开内容的一些实施方式的间隙填充能力的进展。
图4～图6为根据本公开内容的一些实施方式的用于电化学沉积工艺的一些其他例示波形方案的图。
图7为将根据本公开内容的一些实施方式的化学机械研磨后(post-CMP)的空隙分析的结果与控制结果进行比较的示意图。
图8和图9为根据本公开内容的一些实施方式的产率作为线长(line length，EM)的函数的化学机械研磨后的缺陷与控制结果进行比较的示意图。
图10为根据本公开内容的一些实施方式的常规波形和改进的波形之间的变化及导致的特征结构中的电镀的对应的扫描式电子显微镜(SEM)图像的示意图。
图11为包含具有抑制剂1和抑制剂2以及不同铜浓度的电解质在100rpm下以2.5毫安/平方厘米(mA/cm2)进行恒电流电镀(galvanostatic plating)时的极化曲线图。
具体实施方式
本公开内容的实施方式涉及用于金属的电化学沉积方法，以达到在小特征结构中的无空隙、由下而上的填充。根据本公开内容的一个实施方式中，一种方法包括提供物理驱动力以促进在小特征结构中的无空隙、由下而上的填充。合适的物理驱动力可以包括在电镀工艺开始时施加一特定的电镀电气波形。除了波形之外，具有低铜浓度的电镀电解质还可以帮助促进在小特征结构中的无空隙、由下而上的填充。
本文所述的小特征结构(small features)可包括次30纳米特征结构和次20纳米特征结构。
“无空隙填充(void-free fill)”的用语在本领域中被定义为特征结构具有减小的空隙填充，而不会明显增加互连体的电阻或明显影响互连体的产率或性能。尽管特征结构可以包括多个空隙，无论此些空隙是在电镀期间还是在稍后的工艺条件下生成，但此些空隙在“无空隙填充”中通常是无法检测到的。此处是指当用肉眼检查时，例如使用SEM影像图像或TEM影像图像，空隙是无法检测到的。此外，和已确定具有可达到业界可接受的性能的较大的特征结构相比，例如是45纳米结构特征，若较小的特征结构已经达到具有相当的性能数值(例如产率、电阻和可靠性数值)，则其空隙是无法检测到的。
电镀电解质
根据本公开内容的实施方式的在具有至少一个次30纳米特征结构的一工件上电镀的方法包括施加一第一电解质化学品至此工件，此化学品包括一金属阳离子溶质物质。本公开内容的一个实施方式中，金属阳离子是铜阳离子。
电镀化学品可以是酸性金属镶嵌电镀液，包括例如金属离子(例如硫酸铜形式的铜离子)，酸浓缩液(例如硫酸)，卤化物浓缩液(例如盐酸形式的氯离子浓缩液)和有机添加剂(例如促进剂，抑制剂和调平剂)。然而，应该理解的是，除了具有酸浓缩液的化学品和铜之外，本文所述的方法还可以应用于其他金属和其他类型的化学品。
本公开内容的一个实施方式中，电镀电解质中的铜浓度可以位于约50毫莫耳摩尔浓度(mM)至约250mM的范围内。本公开内容的另一实施方式中，电镀电解质中的铜浓度可以位于约50mM至约80mM的范围内(约3.2克/升(g/L)至约5g/L)。和普通的铜浓度范围约15g/L至约60g/L且其中的例示浓度为约40g/L相比，本文所述的范围是稀释的铜浓度。根据本公开内容的一些实施方式，较低的金属离子浓度有助于减慢电镀的动力学而防止小特征结构中产生夹断(pinch-off)，更详细的说明请参见本文后述。
本公开内容的另一实施方式中，电镀电解质中的卤元素浓度可以是位于约30ppm至约100ppm的范围内。在一个不限定的实例中，卤元素浓度可以是大约50ppm(大约1.4mM的氯)。本公开内容的一些实施方式中，卤离子可以选自由氯离子、溴离子和碘离子和它们的组合所组成的组。
本公开内容的另一实施方式中，电镀电解质中的硫酸浓度可以是位于约4g/L至约20g/L的范围内。本公开内容的另一实施方式中，电镀电解质中的硫酸浓度可以是位于约5g/L至约10g/L的范围内(约50mM至约100mM的硫酸)。
本公开内容的一个实施方式中，具有低铜浓度的电镀电解质包括3.2～15g/L的铜(50mM～250mM)、5～20g/L的酸和30～100ppm的氯。
取决于电镀液的操作条件，任选的有机添加剂可以选择性地以各种浓度存在。根据本公开内容的一些实施方式，由于一般的ECD铜酸电镀化学品中的有机添加剂(例如促进剂、抑制剂和调平剂)在用于小特征结构的电镀化学品中大部分无效，因此此些添加剂中的一些或全部可以是不需要的，因而可以从电镀液的成分中移除。然而，若是在电镀较大的特征结构时使用与用于较小特征结构的化学品电镀液相同的电镀液，则可将此些添加剂包含在电镀液中，以有利于较大特征结构中的无空隙电镀。
根据本公开内容的一些实施方式，电镀电解质包括强抑制剂以更好地保护种晶层免受腐蚀并且防止夹断。作为非限制性实例，抑制剂可以是市售可得的快速吸附的强抑制剂，例如来自MacDermidEthone的公司的产品，例如Next Generation或Next Gen。
根据本公开内容的一些实施方式的强抑制剂可以被归类为造成最大极化大于0.75伏(V)的抑制剂。并且根据本公开内容的一些实施方式的快速吸收抑制剂可以被归类为在大于0.25伏/秒(V/s)的速度时达到最大极化的抑制剂。参考图11中所示的实例，抑制剂1(根据本公开内容的一些实施方式，既是强抑制剂又是快抑制剂)的极化的速度为0.83/3伏/秒(V/s)＝0.28V/s。抑制剂2(也是强抑制剂，但比抑制剂1慢)的极化的速度为0.84/6V/s＝0.14V/s。因此，抑制剂1的极化是抑制剂2的两倍。
极化可取决于电解质中的铜浓度。举例而言，对于具有250mM的铜的电解质，极化为约0.75V。对于具有80mM的铜的电解质，极化大于0.80V。
由于电解质具有稀释的铜浓度，所以工件上每个特征结构中的铜的质量传输速度较低，因此沉积速度减慢。随着沉积速度减慢，抑制剂可被种晶层吸收，以保护小特征结构中的薄种晶层免受侧壁上的电解质蚀刻。如本文以下更详细讨论的内容，可以在电镀期间施加波形以操纵分子，其中波形的细节取决于所使用的抑制剂的特性。
电镀液亦可以包括调平剂化合物，用于减低堆积(mounding)。
工件在开始期间的旋转
工件在开始期间可以约35转数/分钟(rpm)至约175rpm的速度旋转。开始过程中工件的旋转导致更有效的润湿，并提供更佳的间隙填充和更均匀的镀膜的有利效果。
波形
电气波形的使用增加了化学电镀液的物理组分，以减缓动力学并减少夹断。波形在化学品本身不会影响的特征结构内的位置添加动能。由于特征尺寸非常小并且大致与电镀添加剂分子具有相同的规模或者相同的等级，所以电镀化学品不像预期的那样表现出在较大特征结构中会有的电镀行为。因此，波形的使用在电镀期间物理地操纵分子的行为。波形可以是电流波形或电位波形。
虽然不希望受理论所束缚，但发明人设计的波形在小特征结构中导致较慢的镀铜动力学和较快的抑制动力学，以帮助减少夹断。此外，波形可以减小添加剂(例如抑制剂)在小特征结构中的有效性的时间延迟。
波形可包括缓升(ramping up)，缓降(ramping down)和保持(hold)期间。波形中电流的缓升和部分缓降可以用来控制电流密度，因为工件的特征结构的表面积发生变化。例如，随着特征结构的填充，表面积逐渐减小，波形中的相应电流部分缓降。随着表面积减小，可以对晶片使用较低的电流来维持电流密度电平。在工件完全润湿并朝着沉积移动之后，在缓升和缓降期间之间的保持电流期间可用于成核(nucleation)。
请参照图1，根据本公开内容的一个实施方式，合适的电流波形包括升至点A的一电流缓升的期间，接着是从点A到点B的电流部分缓降的期间。在本公开内容一些实施方式中，波形的时间期间小于1秒。在一些实施方式中，波形的时间期间是开放式的并且可以基于填充率变化而改变。本公开内容的一些其他实施方式包括后续的稳态电流期间，例如，如图1中的C和F所示。用于例示波形的参数A、B、C、D、E和F的数值提供在图2，并如后述的实例1中更详细地描述。
请参照图3A～3F，提供部分电镀样品的例示TEM图像，以呈现根据本公开内容的一个实施方式的波形方案进行由下而上的填充的进展，其细节如本文后述的实例2中的内容。请参照图3A，其提供了在缓升的期间结束时的例示沉积。请参照图3B，提供了在部分缓降的期间结束时的例示沉积。请参照图3C，提供了在稳态电流的维持期间结束时的例示沉积。请参照图3D、图3E和图3F，提供了分别在2秒，6秒和10秒的填充结束时的例示沉积。TEM图像显示填充没有夹断和底部或中间的微孔(pinholes)。(比较图10)
缓升的期间
在本公开内容的一个实施方式中，缓升的期间在电镀开始时开始，例如如图1所示，从电流电平为0至电流电平到达点A、且从时间期间为0到点A。虽然如图1所示是在电镀开始时立即开始，电流缓升可以在一延迟期间后开始(例如请参照图5～6中的波形中呈现的延迟)。延迟的长度可能会有所不同，可能取决于电源何时被触发。
在本公开内容的一个实施方式中，使用进阶的开始流程(advanced entryprocess)用于无气泡润湿和电流与电压控制。
在触发的热开启(hot entry)中，电流是开路的，直到晶片接触化学品，由此闭合电路以启动默认波形的开始。由于整个工件不是立即全部湿润，所以在润湿阶段使用电流缓升来保持工件中的恒定电流密度。
电流的缓升或缓降(ramping)可以以一种或多种方式执行。请参照图1中的非限定实例，其中的缓升或缓降是稳定的线性缓升或缓降。非线性缓升或缓降也可以是在本公开内容的范围内。如图4所示的实施方式中，缓升可以是非线性“S”形的缓升形式。在本公开内容的一个实施方式中，缓升的期间可以在约50毫秒(ms)至约180毫秒的范围内。在本公开内容的另一实施方式中，缓升的期间可以在约50毫秒至约200毫秒的范围内。根据本公开内容的另一实施方式，缓升的期间的持续时间小于约0.2秒(200毫秒)。
作为非限定的实例，将整个工件浸入化学品需要大约150毫秒(从大约0到大约150毫秒)。请参照图5和图6中的非限定实例，稳定的缓升或缓降发生在一个短延迟之后然后保持恒定。延迟的长度可能取决于电源何时被触发。在本公开内容的一个实施方式中，延迟的长度可以在约0毫秒至约2毫秒的范围内。
请参照图5和图6中的非限定实施方式，稳定的缓升或缓降发生一段时间，然后保持恒定一段时间。在图5的非限定实施方式中，缓升的期间在70毫秒至160毫秒的范围内并达到4.5安培至20安培的范围内的电流，开始维持(entry hold)的期间维持在电流缓升的高度范围内且维持0到100毫秒的范围内。在图6的非限定实例中，缓升的期间是在101毫秒的范围内并达到14安培的电流电平，开始维持的期间维持在14安培的电流电平且维持100毫秒。
电流缓升可选自由线性连续性缓升、非线性连续性缓升、或脉冲式缓升所组成的组。虽然不希望受理论所束缚，但是发明人相信脉冲波形可以用于诠释当脉冲关闭时电流的瞬态效应。此处是指脉冲波形有助于对影响晶片附近的化学品的电压过冲的控制。
作为一些非限定的实例，电流缓升而达到在约1安培至约15安培的范围内的电流电平或者在约7安培至约15安培的范围内的电流电平。作为一些其他非限定的实例，电流缓升而达到在约1安培至约35安培的范围内的电流电平或者在约7安培至约35安培的范围内的电流电平。在本公开内容的一个实施方式中，电流缓升时维持恒定的电流密度。当工件的较大面积被润湿时，电流增加但电流密度保持恒定。在本公开内容的另一实施方式中，缓升的电流密度可以改变。
电流缓升的期间的一个有利效果是高电流成核。电流缓升的期间包括初始润湿缓升到高电流。高电流的引发在种晶层上提供良好的成核。
部分缓降的期间
请参照图1，部分缓降的期间在缓升的期间之后，例如从点A处的电流电平到时间期间B的电平C处的电流电平。
尽管图1中呈现从点A到点B的缓降是紧接在缓升的期间之后，但缓降的期间可以在进入开始维持期间之后或可以紧接在缓升的期间之后。例示的开始维持期间可以在0到1000毫秒的范围内。例示的电流方案包括开始维持期间如图5～6所示，且在本文后述的实例4和5中描述。
电流部分缓降可以选自由线性连续性缓降、非线性连续性缓降、或脉冲式缓降所组成的组。
根据本公开内容的一个实施方式，部分缓降的期间的持续时间位于约50毫秒至约1秒的范围内。根据本公开内容的另一实施方式，部分缓降的期间的持续期间位于约50毫秒至约500毫秒的范围内。根据本公开内容的另一实施方式，部分缓降的期间的持续期间位于约50毫秒至约100毫秒的范围内。根据本公开内容的另一实施方式，部分缓降的期间的持续期间位于约50毫秒至约3秒的范围内。作为非限定的实例，部分缓降的期间可以是100毫秒或500毫秒。缓降的时间取决于工件上的特征结构的填充时间。
作为非限定的实例，缓降是从电流缓升所达到的电流电平降至位于约2安培至约8安培的范围内的电流电平。
在图5的非限定实施方式中，缓降的期间的持续期间是位于50至5000毫秒的范围内而到达在2安培至10安培的范围内的填充电流电平。在图6的非限定实例中，缓降的期间的持续期间是100毫秒而从14安培的开始维持电流电平至2.7安培的填充电流电平。
比较图3A(缓升的期间)和图3B(缓降的期间)，缓降的期间具有减缓在缓升的期间中开始的填充动力学以减少夹断的效果。根据本公开内容的一些实施方式的电流缓降的一个有利效果包括较低的电流间隙填充。由于特征结构的填充使得表面积降低，降低电流缓降有助于控制填充工艺中的有效电流密度。因此，当工件上的表面积减小，施加至工件上的低电流在填充的期间保持大致恒定的电流密度。
稳态电流维持
在本公开内容的一些实施方式中，在电流缓降的期间可以继续填充。在本公开内容的一些实施方式中，选择性的稳态电流的维持期间可以在电流部分缓降的期间之后。请参照图1，在时间期间D，在电流电平C呈现稳态电流的维持期间，而电流电平C是缓降的期间的最低电流电平。
在本公开内容的一个实施方式中，维持期间的持续时间期间小于约0.1秒(100毫秒)。在本公开内容的一个实施方式中，维持期间的持续时间期间为0至约0.1秒(100毫秒)。在本公开内容的另一实施方式中，维持期间的持续时间期间为大于0至约0.1秒(100毫秒)。
在本公开内容的一些实施方式中，可以在维持期间开始填充(例如，请参见图3C)。虽然不希望受理论所束缚，但是发明人相信波形的缓升和部分缓降部分使得促进剂的分子可行进到特征结构的底部以保持添加剂在特征结构的底部的有效性，并且防止在特征结构的开口处发生夹断。在过往的技术中，抑制剂用来在电镀中抑制初始沉积并防止夹断。然而，这种抑制剂对于间隙的填充是不利的，会导致空隙产生。
在本公开内容的一些实施方式中，波形中不包含维持期间(例如参见图5和图6的波形)。
第一填充步骤
在缓升或缓降的期间以及选择性的维持期间之后，可以使用第一填充步骤以完成狭窄特征结构中的间隙填充。电流电平可以在约2安培至约8安培的范围内，并且可以与维持期间不同。稳态电流的第一期间可以位于约10秒至约240秒的范围内。
在图5的非限定实例中，在2安培到10安培的范围内的电流电平及45秒至180秒的范围内的时间期间进行填充。在图6的非限定实例中，在2.7安培的填充电流电平及60秒的时间期间进行填充。
第二填充步骤
在稳态电流的第一期间之后，可以使用选择性的第二填充步骤以完成宽特征结构中的间隙填充。稳态电流的第二期间可以位于约0秒至约240秒的范围内。稳态电流的第二期间可以维持在约4安培至约8安培的范围内的电流电平。稳态电流的第二期间的电流电平大于稳态电流的第一期间的电流电平。
常规的覆盖电镀(conventional overburden plating)
常规的覆盖电镀工艺用来沉积覆盖层。用于覆盖沉积物的电流可以具有位于15安培至约25安培的范围内的电流电平。
实例1：波形的例示四路分流(FOUR-WAY SPLITS)
请参照图1和图2，提供了使用Enthone稀释铜化学品的波形(WF)上的例示四路分流。化学品包括铜浓度为5g/L(80mM)的Enthone公司出产的化学试剂、10g/L(100mM)的酸、50ppm(1.4mM)的氯和9mL/L的促进剂、4mL/L抑制剂和3mL/L的调平剂。WF4是目前已知的方法。WF21和WF22通过促进更高的种晶层的成核密度以防止侧壁空隙。
实例2：TEM图像
请参照图3A～3F，其中取得部分电镀样品的密集的2x结构的TEM图像。电镀化学品包括5g/L(80mM)的铜、10g/L(100mM)的酸，50ppm(1.4mM)的氯、9ml/L的促进剂、4ml/L抑制剂和3ml/L的调平剂。这些特征结构在稳态的维持期间结束时被半填充，并且在填充2秒内达到几乎完全填充。在特征结构的底部或中间没有可见的微孔空隙。避免了夹断。
实例3：
请参照图4，提供了根据本公开内容的一些实施方式的三种不同晶片的例示波形：WF21，WF29和WF30。
对于WF21，晶片并没有很多小特征结构，因此缓升至8.5安培，与WF29和WF30相比是相对较低的电流。没有中间的维持期间而直接缓降，然后是两个稳态的维持期间。
对于WF29和WF30，晶片有许多具有薄种晶侧壁的小特征结构，因此缓升至34安培的高电流，维持期间是为了在缓降之前保持电镀速率。对于图案密度较低而且不具有很多小特征结构的工件，WF29在100毫秒内以高斜率缓降。对于具有较高图案密度的工件，WF30的缓降的斜率较小，因为填充此些特征结构需要较长的时间。
实例4：
请参照图5，提供了根据本公开内容的一些实施方式的例示波形。波形包括在开始时且在缓升之前的选择性的延迟。缓升的时间期间为在70毫秒至160毫秒的范围内，且升至位于4.5安培至20安培的范围内的电流。开始维持的期间维持在电流缓升的高度范围内且维持在0到100毫秒的范围内。缓降的期间为在50毫秒至5000毫秒的范围内，且降至位于2安培至10安培的范围内的填充电流电平。填充进行的时间期间为在45秒至180秒的范围内。
第一填充步骤FILL 1之后可以是选择性的第二填充步骤，第二填充步骤例如可以具有比第一填充步骤FILL 1的电流更大的电流，之后再进行覆盖步骤。第二填充步骤和覆盖步骤并未包含在图5所示的波形中。
实例5：
请参照图6，提供了根据本公开内容的一些实施方式的例示波形。波形包括在开始时且在缓升之前的选择性的延迟。缓升的时间期间为在101毫秒，且升至位于14安培的电流电平。开始维持的期间维持在14安培的电流电平且维持100毫秒。缓降的期间为100毫秒，且从14安培的开始维持电流电平降至2.7安培的填充电流电平。填充进行的时间期间为60秒。
第一填充步骤FILL 1之后可以是选择性的第二填充步骤，第二填充步骤例如可以具有比第一填充步骤FILL 1的电流更大的电流，之后再进行覆盖步骤。第二填充步骤和覆盖步骤并未包含在图6所示的波形中。
此外，第一填充步骤FILL 1可包含多个缓降，例如两个或更多缓降步骤。例如，开始保持后，可能会缓降到4.2安培，维持在4.2安培10毫秒，然后缓降到2安培，并维持在2安培以完成第一填充步骤FILL 1。
实例6：化学机械研磨后(post-CMP)的空隙分析
控制组(铜浓度为40g/L的高铜浓度)和下一代(铜浓度为5g/L的低铜浓度)的CMP后缺陷。如图7的结果所示，下一代的镀铜具有最低的空隙数量。
实例7：CMP后缺陷，产率作为线长(line length，EM)的函数
下一代的缺陷密度状况获得显著改善，空隙的数量下降约60％。长线产率显著提高，比控制组提高约20％。具有和控制组等效电迁移(EM)。请参见图8和图9中的结果。
实例8：堆积测试(MOUNDING TEST)
在晶片中心、中间和边缘测量超过65纳米、85纳米、100纳米和120纳米的沟槽的轮廓。根据本公开内容的一些实施方式生产的晶片的堆积情况远低于2000埃规范。
实例9：例示化学品电镀配方
电镀系统：Mustang
电镀化学品：低铜VMS加上Enthone化学试剂
化学品细节：
低铜VMS：3.2～15g/L的铜(50mM～250mM)、5～10g/L的酸和30～100ppm的氯
Enthone化学品：12ml/L的促进剂、2ml/L的抑制剂和2ml/L的调平剂(可根据结构尺寸而大幅改变上述浓度)。
当晶片进入电镀液时，进阶开始(Advanced Entry)的倾角从3.3度变化到0度。
进入角度：2.2°～3.5°(可根据工艺需求而改变)
电镀电流(安培)：1.8～20
电镀转速：40～160rpm
实例10：堆积测试
请参照TEM图像和对应的波形的图示。常规波形导致小特征结构中产生空隙，而根据本公开内容的一些实施方式的改进的波形则达到无空隙的沉积。
实例11
参考图11中所示的实施方式，抑制剂1(根据本公开内容的一些实施方式，既是强抑制剂又是快抑制剂)的极化的速度为0.83/3伏/秒(V/s)＝0.28V/s。抑制剂2(也是强抑制剂，但比抑制剂1慢)的极化的速度为0.84/6V/s＝0.14V/s。因此，抑制剂1的极化是抑制剂2的两倍。
极化可取决于电解质中的铜浓度。举例而言，对于具有250mM的铜的电解质，极化为约0.75V。对于具有80mM的铜的电解质，极化大于0.80V。
虽然已经图示和描述了说明性的实施方式，但将理解在不脱离本公开的精神和范围的情况下，可以对实施方式做出各种改变。

Claims (24)

1.要求保护专有的属性或特权的本公开的实施方式限定如下：
一种在具有至少一个次30纳米特征结构的工件上电镀的方法，所述方法包括：
(a)施加第一电解质化学品至所述工件，所述第一电解质化学品包括金属阳离子溶质物质及抑制剂，所述金属阳离子溶质物质具有在约50mM至约250mM的范围内的浓度，所述抑制剂造成大于0.75伏(V)的极化且在大于0.25伏/秒(V/s)的速度时达到0.75V的极化；以及
(b)施加电气波形，其中所述电气波形包括电流缓升的期间及电流部分缓降的期间，其中所述电流部分缓降的期间在所述电流缓升的期间之后。
2.如权利要求1所述的方法，其中所述金属阳离子为铜。
3.如权利要求1所述的方法，其中所述电流缓升和所述电流部分缓降中的一个或两者选自由线性连续性缓升或缓降、非线性连续性缓升或缓降、或脉冲式缓升或缓降所组成的组。
4.如权利要求1所述的方法，其中所述电流缓升的期间位于约50毫秒至约200毫秒的范围内。
5.如权利要求1所述的方法，其中所述电流缓升的期间立即开始或在初始延迟后开始。
6.如权利要求1所述的方法，其中所述电流缓升到达一电流电平，所述电流电平选自由约1安培至约15安培的范围和约7安培至约15安培的范围所组成的组。
7.如权利要求1所述的方法，其中所述部分缓降的期间位于约50毫秒至5000毫秒的范围内。
8.如权利要求1所述的方法，其中所述缓降是从缓升所达到的电流电平至位于约2安培至约8安培的范围内的电流电平。
9.如权利要求1所述的方法，其中所述电气波形包括电流缓升的期间，紧接着电流部分缓降的期间。
10.如权利要求1所述的方法，其中所述电气波形包括电流缓升的期间，紧接着稳态电流的开始维持期间，紧接着电流部分缓降的期间。
11.如权利要求10所述的方法，其中所述开始维持期间为于约0至约200毫秒的范围内的时间段。
12.如权利要求1所述的方法，所述方法进一步包括稳态电流的缓降维持期间，所述稳态电流的缓降维持期间紧接在所述电流部分缓降的期间之后，且所述稳态电流的缓降维持期间位于所述部分缓降完成的电流电平。
13.如权利要求12所述的方法，其中所述稳态电流的缓降维持期间的范围选自由约0秒至约1.0秒的范围和约大于0秒至约1.0秒的范围所组成的组。
14.如权利要求12所述的方法，其中所述稳态电流的缓降维持期间维持在位于约2安培至约8安培的范围内的电流电平。
15.如权利要求12所述的方法，所述方法进一步包括稳态电流的第一期间，所述稳态电流的第一期间在所述稳态电流的维持期间之后，用以填充所述工件上的一个或多个特征结构。
16.如权利要求15所述的方法，其中所述稳态电流的第一期间位于约10秒至约240秒的范围内。
17.如权利要求15所述的方法，其中所述稳态电流的第一期间维持在位于约2安培至约8安培的范围内的电流电平。
18.如权利要求15所述的方法，所述方法进一步包括稳态电流的第二期间，所述稳态电流的第二期间在所述稳态电流的第一期间之后，用以填充所述工件上的一个或多个特征结构。
19.如权利要求18所述的方法，其中所述稳态电流的第二期间位于约0秒至约240秒的范围内。
20.如权利要求18所述的方法，其中所述稳态电流的第二期间维持在位于约4安培至约8安培的范围内的电流电平。
21.如权利要求18所述的方法，其中所述稳态电流的第二期间的电流电平高于所述稳态电流的第一期间的电流电平。
22.如权利要求15所述的方法，所述方法进一步包括用于所述工件的覆盖步骤。
23.如权利要求22所述的方法，其中所述覆盖步骤的电流具有位于约15安培至约25安培的范围内的电流电平。
24.如权利要求1所述的方法，其中所述工件在开始期间以约35转数/分钟(rpm)至约175rpm的速度旋转。
CN201780076545.2A 2016-12-15 2017-12-12 无空隙间隙填充的电化学沉积方法 Active CN110073485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/380,771 US10000860B1 (en) 2016-12-15 2016-12-15 Methods of electrochemical deposition for void-free gap fill
US15/380,771 2016-12-15
PCT/US2017/065832 WO2018111883A1 (en) 2016-12-15 2017-12-12 Methods of electrochemical deposition for void-fee gap fill

Publications (2)

Publication Number Publication Date
CN110073485A true CN110073485A (zh) 2019-07-30
CN110073485B CN110073485B (zh) 2023-07-28

Family

ID=62554638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780076545.2A Active CN110073485B (zh) 2016-12-15 2017-12-12 无空隙间隙填充的电化学沉积方法

Country Status (6)

Country Link
US (1) US10000860B1 (zh)
EP (1) EP3555911A4 (zh)
KR (1) KR102590867B1 (zh)
CN (1) CN110073485B (zh)
TW (1) TWI756319B (zh)
WO (1) WO2018111883A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109385651A (zh) * 2018-12-05 2019-02-26 上海华力集成电路制造有限公司 铜填充的凹槽的方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605615A (en) * 1994-12-05 1997-02-25 Motorola, Inc. Method and apparatus for plating metals
EP1132500A2 (en) * 2000-03-08 2001-09-12 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
EP1160846A2 (en) * 2000-05-02 2001-12-05 Applied Materials, Inc. Method of application of electrical biasing to enhance metal deposition
US20030019755A1 (en) * 2001-07-26 2003-01-30 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
US20060046495A1 (en) * 2004-08-31 2006-03-02 Kai Frohberg Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches
US20070202686A1 (en) * 2005-11-09 2007-08-30 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US7799684B1 (en) * 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20100300888A1 (en) * 2009-05-27 2010-12-02 Ponnuswamy Thomas A Pulse sequence for plating on thin seed layers
WO2014030779A1 (ko) * 2012-08-22 2014-02-27 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
US20150053565A1 (en) * 2013-08-26 2015-02-26 Lam Research Corporation Bottom-up fill in damascene features
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
US20160355941A1 (en) * 2006-08-18 2016-12-08 Applied Materials, Inc. Method of forming metal and metal alloy features

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050095854A1 (en) * 2003-10-31 2005-05-05 Uzoh Cyprian E. Methods for depositing high yield and low defect density conductive films in damascene structures
TW200632147A (zh) * 2004-11-12 2006-09-16
US8372744B2 (en) * 2007-04-20 2013-02-12 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition
US8268155B1 (en) * 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
CN104838477A (zh) * 2012-12-13 2015-08-12 应用材料公司 用于实现小特征中金属填充的方法
EP3074552A1 (en) * 2013-11-25 2016-10-05 Enthone, Inc. Electrodeposition of copper
US9840788B2 (en) * 2014-05-30 2017-12-12 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film
US9828687B2 (en) * 2014-05-30 2017-11-28 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605615A (en) * 1994-12-05 1997-02-25 Motorola, Inc. Method and apparatus for plating metals
EP1132500A2 (en) * 2000-03-08 2001-09-12 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
EP1160846A2 (en) * 2000-05-02 2001-12-05 Applied Materials, Inc. Method of application of electrical biasing to enhance metal deposition
US20030019755A1 (en) * 2001-07-26 2003-01-30 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
US20060046495A1 (en) * 2004-08-31 2006-03-02 Kai Frohberg Technique for enhancing the fill capabilities in an electrochemical deposition process by edge rounding of trenches
US20070202686A1 (en) * 2005-11-09 2007-08-30 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US20160355941A1 (en) * 2006-08-18 2016-12-08 Applied Materials, Inc. Method of forming metal and metal alloy features
US7799684B1 (en) * 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20100300888A1 (en) * 2009-05-27 2010-12-02 Ponnuswamy Thomas A Pulse sequence for plating on thin seed layers
WO2014030779A1 (ko) * 2012-08-22 2014-02-27 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
US20150053565A1 (en) * 2013-08-26 2015-02-26 Lam Research Corporation Bottom-up fill in damascene features

Also Published As

Publication number Publication date
TW201837241A (zh) 2018-10-16
CN110073485B (zh) 2023-07-28
KR102590867B1 (ko) 2023-10-19
KR20190087634A (ko) 2019-07-24
US20180171502A1 (en) 2018-06-21
US10000860B1 (en) 2018-06-19
WO2018111883A1 (en) 2018-06-21
TWI756319B (zh) 2022-03-01
EP3555911A1 (en) 2019-10-23
EP3555911A4 (en) 2020-09-02

Similar Documents

Publication Publication Date Title
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
KR101306856B1 (ko) 전기도금 수용액 및 이의 제조 및 사용방법
US20050067297A1 (en) Copper bath for electroplating fine circuitry on semiconductor chips
EP2580375B1 (en) Copper-electroplating composition and process for filling a cavity in a semiconductor substrate using this composition
KR20160105808A (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
TW201139760A (en) Plating method and plating apparatus
US20040188260A1 (en) Method of plating a semiconductor structure
JP2020525654A (ja) 相互接続のコバルト充填
CN110073485A (zh) 无空隙间隙填充的电化学沉积方法
TWI276151B (en) Method and apparatus for electrochemical plating semiconductor wafers
Chen et al. Physicochemical effects of seed structure and composition on optimized TSV fill performance
US7229916B2 (en) Method of manufacturing a semiconductor device
WO2011018478A1 (en) Electrolyte and method for the electroplating of copper on a barrier layer, and semiconductor substrate obtained with said method
JP2023534558A (ja) 電解液、及びダマシンプロセスにおける銅バリア層の堆積
Nagai et al. Electroplating copper filling for 3D packaging
TWI756968B (zh) 用於平滑拓樸的鈷化學品及電沉積鈷的方法
JP4226994B2 (ja) 微細回路配線の形成方法並びにこれに用いるめっき液およびめっき装置
JP4934002B2 (ja) めっき方法
US20140174938A1 (en) Methods for achieving metal fill in small features
Dow et al. Studies of microvia filling mechanism and a novel Cu plating formula
EP2244287B1 (en) A pre-treatment method to increase copper island density and to improve adhesion for Cu on barrier layers
Lakhdari Control of nanometric Copper and Cobalt layers by electrodeposition for the metallization used in microelectronic interconnections
Li et al. Effect of different pretreatments on through silicon via copper filling
강정규 Superfilling of submicron trenches by Co electrodeposition with benzimidazole based single additive
Zavadil et al. Electrolyte Ion Effects on the Formation of Nanoscale Structure in Aluminum's Passive Oxide Prior to Pit Initiation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant