TW201837241A - 無空隙間隙充填的電化學沈積方法 - Google Patents

無空隙間隙充填的電化學沈積方法 Download PDF

Info

Publication number
TW201837241A
TW201837241A TW106143200A TW106143200A TW201837241A TW 201837241 A TW201837241 A TW 201837241A TW 106143200 A TW106143200 A TW 106143200A TW 106143200 A TW106143200 A TW 106143200A TW 201837241 A TW201837241 A TW 201837241A
Authority
TW
Taiwan
Prior art keywords
current
period
amps
ramp
range
Prior art date
Application number
TW106143200A
Other languages
English (en)
Other versions
TWI756319B (zh
Inventor
塞爾達 阿克蘇
李正九
巴特 薩克里
羅伊 夏維夫
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201837241A publication Critical patent/TW201837241A/zh
Application granted granted Critical
Publication of TWI756319B publication Critical patent/TWI756319B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/08—Electroplating with moving electrolyte e.g. jet electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一種在具有至少一個次30奈米特徵結構的一工件上電鍍的方法。此方法包括：施加一第一電解質化學品至此工件，第一電解質化學品包括一金屬陽離子溶質物質及一抑制劑，金屬陽離子溶質物質具有約在50 mM至約250 mM的範圍內的濃度，抑制劑造成大於0.75伏特（V）的極化且在大於0.25伏特/秒（V/s）的速度時達到0.75 V的極化；以及施加一電氣波形，其中此電氣波形包括一電流緩升的期間（period of ramping up of current）及一電流部分緩降的期間（period of partial ramping down of current），其中電流部分緩降的期間在電流緩升的期間之後。

Description

無空隙間隙充填的電化學沈積方法
本揭露內容的實施例涉及無空隙間隙充填（void-free gap fill）的電化學沈積方法。
積體電路是形成在半導體材料內和覆蓋半導體材料表面的介電材料內的裝置的互連整體。可形成在半導體內的裝置包括MOS電晶體、雙極型電晶體、二極體和擴散電阻器。可形成在介電材料內的裝置包括薄膜電阻器和電容器。此些裝置通過形成在介電材料內的導體路徑互連。通常，具有由介電層分隔的連續的兩個以上階層的導體路徑用作互連結構。在現行應用中，銅和氧化矽通常分別用於導體和介電材料。
銅互連體中的沈積物（deposit）通常包括介電層、阻障層、種晶層、銅充填和銅覆蓋（cap）。一般的銅充填及覆蓋的電化學沈積（ECD）是在特徵結構（features）中使用酸性電鍍化學品進行。銅的電化學沈積是已知沈積銅金屬化層之最經濟的方式。除了在經濟上可行外，ECD沈積技術提供實質上由下而上（例如，非共形）的銅充填，而所述銅充填在機械上和電氣上適用於互連結構。
一般的ECD銅酸性電鍍化學品可包括例如硫酸銅、硫酸、鹽酸和有機添加劑（例如，促進劑（accelerator）、抑制劑（suppressor）及調平劑（leveler））。此些添加劑經由其吸附和去吸附特性以及經由競爭反應而在特徵結構中驅動無空隙、由下而上的充填，前述競爭反應例如是在加強特徵結構的底部的電鍍的同時，抑制在特徵結構的上部和側壁上的電鍍。
互連特徵結構的尺寸持續減小帶來了新的挑戰，這是由於特徵尺寸（例如特徵寬度和長寬比）妨礙並改變了普遍使用的添加劑的反應特性。在此方面，用於銅互連體的次30奈米特徵結構具有足夠小的體積且需要較少的銅原子，因而在一般的ECD銅酸性電鍍化學品中，此些特徵結構在電鍍一開始的幾秒內便被充填。這樣的時間期間小於驅使一般由下而上充填的鍍液添加劑的吸附和去吸附動力學所需的時間期間。
因此，在小的特徵結構（例如次30奈米特徵結構）中，一般的ECD充填可能因為存在空隙而形成具有低品質的互連體。使用一般ECD沈積形成的一種空隙的例子中，特徵結構的開口可能會發生夾斷（pinch-off）。許多其他類型的空隙亦可因為在小特徵結構中採用一般的ECD銅充填製程而產生。此種空隙和其他採用一般的ECD銅充填製程而產生的沈積物之固有的性質可增加互連體的電阻，從而使裝置的速度減慢，且使得銅互連體的可靠性退化。
因此，需要提供一種由下而上充填次30奈米特徵結構、並留下較少數量的空隙的電化學沈積方法。本揭露內容的實施例涉及滿足此些和其他的需求。
本發明內容係以簡化方式提供一系列選取的概念，更進一步的描述請參照以下的實施方式之內容。本發明內容並非用以界定所請標的之關鍵特徵，也並非用以定義所請標的之保護範圍。
根據本揭露內容的一實施例，提供一種在具有至少一個次30奈米特徵結構的一工件上電鍍的方法。此方法包括：（a）施加一第一電解質化學品至此工件，第一電解質化學品包括一金屬陽離子溶質物質及一抑制劑，金屬陽離子溶質物質具有約在50 mM至約250 mM的範圍內的濃度，抑制劑造成大於0.75伏特（V）的極化且在大於0.25伏特/秒（V/s）的速度時達到0.75 V的極化；以及（b）施加一電氣波形，其中此電氣波形包括一電流緩升的期間（period of ramping up of current）及一電流部分緩降的期間（period of partial ramping down of current），其中電流部分緩降的期間在電流緩升的期間之後。
在本文所述的任意實施例或方法中，所述金屬陽離子溶質物質可以是銅離子。
在本文所述的任意實施例或方法中，所述電流緩升和所述電流部分緩降的其中之一或兩者可以係選自由線性連續性緩升或緩降（ramping）、非線性連續性緩升或緩降、或脈衝式緩升或緩降所組成的群組。
在本文所述的任意實施例或方法中，電流部分緩降的期間可以接續（immediately following）電流緩升的期間，或者電流部分緩降的期間可以在電流緩升的期間之後的一維持期間之後。
在本文所述的任意實施例或方法中，電流緩升的期間可位於約50毫秒（ms）至約200毫秒的範圍內。
在本文所述的任意實施例或方法中，電流緩升的期間可立即開始或在一初始延遲（initial delay）後開始。
在本文所述的任意實施例或方法中，電流緩升係到達一電流位準，此電流位準可以係選自由約1安培（amp）至約15安培的一範圍和約7安培至約15安培的一範圍所組成的群組。
在本文所述的任意實施例或方法中，電流部分緩降的期間可以係位於約50毫秒至5000毫秒的範圍內。
在本文所述的任意實施例或方法中，電流部分緩降可以係從電流緩升所達到的一電流位準至位於約2安培至約8安培的範圍內的一電流位準。
在本文所述的任意實施例或方法中，電流部分緩降的期間可以係接續電流緩升的期間。
在本文所述的任意實施例或方法中，電流部分緩降的期間係接續一穩態電流的開始維持期間，穩態電流的開始維持期間可以係接續電流緩升的期間。
在本文所述的任意實施例或方法中，穩態電流的開始維持期間可以係位於約0至約200毫秒的範圍內。
在本文所述的任意實施例或方法中，電氣波形可更包括一穩態電流的緩降維持期間，穩態電流的緩降維持期間係接續電流部分緩降的期間，且穩態電流的緩降維持期間位於電流部分緩降完成時的電流位準。
在本文所述的任意實施例或方法中，穩態電流的緩降維持期間的範圍可以係選自由約0秒至約1.0秒的一範圍和約大於0秒至約1.0秒的一範圍所組成的群組。
在本文所述的任意實施例或方法中，穩態電流的緩降維持期間可以係維持在位於約2安培至約8安培的範圍內的一電流位準。
在本文所述的任意實施例或方法中，電氣波形可更包括一穩態電流的第一期間，穩態電流的第一期間在穩態電流的緩降維持期間之後，用以充填工件上的一個或多個特徵結構。
在本文所述的任意實施例或方法中，穩態電流的第一期間可以係位於約10秒至約240秒的範圍內。
在本文所述的任意實施例或方法中，穩態電流的第一期間可以係維持在位於約2安培至約8安培的範圍內的一電流位準。
在本文所述的任意實施例或方法中，電氣波形可更包括一穩態電流的第二期間，穩態電流的第二期間在穩態電流的第一期間之後，用以充填工件上的一個或多個特徵結構。
在本文所述的任意實施例或方法中，穩態電流的第二期間可以係位於約0秒至約240秒的範圍內。
在本文所述的任意實施例或方法中，穩態電流的第二期間可以係維持在位於約4安培至約8安培的範圍內的一電流位準。
在本文所述的任意實施例或方法中，穩態電流的第二期間的一電流位準可以係高於穩態電流的第一期間的一電流位準。
在本文所述的任意實施例或方法中，一方法可更包括對工件進行一覆蓋步驟。
在本文所述的任意實施例或方法中，覆蓋步驟的電流可具有位於約15安培至約25安培的範圍內的一電流位準。
在本文所述的任意實施例或方法中，工件可以在開始時係以約35轉數/分鐘（rpm）至約175 rpm的速度旋轉。
本揭露內容的實施例涉及用於金屬的電化學沈積方法，以達到在小特徵結構中的無空隙、由下而上的充填。本揭露內容的一實施例中，係提供一種方法，其包括提供物理驅動力以促進在小特徵結構中的無空隙、由下而上的充填。合適的物理驅動力可以包括在電鍍製程開始時施加一特定的電鍍電氣波形。除了波形之外，具有低銅濃度的電鍍電解質可以幫助促進在小特徵結構中的無空隙、由下而上的充填。
本文所述的小特徵結構（small features）可包括次30奈米特徵結構和次20奈米特徵結構。
「無空隙充填（void-free fill）」之用語在本領域中被定義為特徵結構具有減小的空隙充填，而不會明顯增加互連體的電阻或明顯影響互連體的產率或性能。儘管特徵結構可以包括多個空隙，無論此些空隙是在電鍍期間還是在稍後的製程條件下生成，但此些空隙在「無空隙充填」中通常是無法檢測到的。此處是指當用肉眼檢查時，例如使用SEM影像或TEM影像，空隙是無法檢測到的。此外，和已確定具有可達到業界可接受的性能之較大的特徵結構相比，例如是45奈米結構特徵，若較小的特徵結構已經達到具有相當的性能數值（例如產率、電阻和可靠性數值），則其空隙是無法檢測到的。
電鍍電解質
根據本揭露內容的實施例之在具有至少一個次30奈米特徵結構的一工件上電鍍的方法包括施加一第一電解質化學品至此工件，此化學品包括一金屬陽離子溶質物質。本揭露內容的一實施例中，金屬陽離子是銅陽離子。
電鍍化學品可以是酸性金屬鑲嵌電鍍液，包括例如金屬離子（例如硫酸銅形式的銅離子），酸濃縮液（例如硫酸），鹵化物濃縮液（例如鹽酸形式的氯離子濃縮液）和有機添加劑（例如促進劑，抑制劑和調平劑）。然而，應該理解的是，除了具有酸濃縮液的化學品和銅之外，本文所述的方法還可以應用於其他金屬和其他類型的化學品。
本揭露內容的一實施例中，電鍍電解質中的銅濃度可以位於約50毫莫耳濃度（mM）至約250 mM的範圍內。本揭露內容的另一實施例中，電鍍電解質中的銅濃度可以位於約50 mM至約80 mM的範圍內（約3.2克/升（g/L）至約5 g/L）。和普通的濃度範圍約15 g/L至約60 g/L且其中的例示濃度為約40 g/L相比，本文所述的範圍是稀釋的銅濃度。根據本揭露內容的一些實施例，較低的金屬離子濃度有助於減慢電鍍的動力學而防止小特徵結構中產生夾斷（pinch-off），更詳細的說明請參見本文後述。
本揭露內容的另一實施例中，電鍍電解質中的鹵元素濃度可以是位於約30 ppm至約100 ppm的範圍內。在一不限定的實施例中，鹵元素濃度可以是大約50 ppm（大約1.4 mM的氯）。本揭露內容的一些實施例中，鹵離子可以選自由氯離子、溴離子和碘離子所組成的群組。
本揭露內容的另一實施例中，電鍍電解質中的硫酸濃度可以是位於約4 g/L至約20 g/L的範圍內。本揭露內容的另一實施例中，電鍍電解質中的硫酸濃度可以是位於約5 g/L至約10 g/L的範圍內（約50 mM至約100 mM的硫酸）。
本揭露內容的一實施例中，具有低銅濃度的電鍍電解質包括3.2～15 g/L的銅（50 mM～250 mM）、5～20 g/L的酸和30～100 ppm的氯。
根據電鍍液的操作條件，有機添加劑可以選擇性地以各種濃度存在。根據本揭露內容的一些實施例，由於一般的ECD銅酸電鍍化學品中的有機添加劑（例如促進劑、抑制劑和調平劑）在用於小特徵結構的電鍍化學品中大部分無效，因此此些添加劑中的一些或全部可以是不需要的，因而可以從電鍍液的成分中移除。然而，若是在電鍍較大的特徵結構時使用與用於較小特徵結構的化學品電鍍液相同的電鍍液，則可將此些添加劑包含在電鍍液中，以有利於較大特徵結構中的無空隙電鍍。
根據本揭露內容的一些實施例，電鍍電解質包括強抑制劑以更好地保護種晶層免受腐蝕並且防止夾斷。作為非限制性實施例，抑制劑可以是市售可得的快速吸附的強抑制劑，例如來自MacDermid Ethone的公司的產品，例如Next Generation或Next Gen。
根據本揭露內容的一些實施例的強抑制劑可以被歸類為造成最大極化大於0.75伏特（V）的抑制劑。並且根據本揭露內容的一些實施例的快速吸收抑制劑可以被歸類為在大於0.25伏特/秒（V/s）的速度時達到最大極化的抑制劑。參考第11圖中所示的實施例，抑制劑1（根據本揭露內容的一些實施例，其既是強抑制劑又是快抑制劑）的極化的速度為0.83/3伏特/秒（V/s）= 0.28 V/s。抑制劑2（也是強抑制劑，但比抑制劑1慢）的極化的速度為0.84/6 V/s = 0.14 V/s。因此，抑制劑1的極化是抑制劑2的兩倍。
極化可取決於電解質中的銅濃度。舉例而言，對於具有250 mM的銅的電解質，其極化為約0.75 V。對於具有80 mM的銅的電解質，其極化大於0.80 V。
由於電解質具有稀釋的銅濃度，所以工件上每個特徵結構中的銅的質量傳輸速度較低，因此沈積速度減慢。隨著沈積速度減慢，抑制劑可被種晶層吸收，以保護小特徵結構中的薄種晶層免受側壁上的電解質蝕刻。如本文以下更詳細討論的內容，可以在電鍍期間施加波形以操縱分子，其中波形的細節取決於所使用的抑制劑的特性。
電鍍液亦可以包括一調平劑化合物，其用於減低堆積（mounding）。
工件在開始時的旋轉
工件在製程開始時可以約35轉數/分鐘（rpm）至約175 rpm的速度旋轉。開始過程中工件的旋轉導致更有效的潤濕，並提供更佳的間隙充填和更均勻的鍍膜之有利效果。
波形
電氣波形的使用增加了化學電鍍液的物理組分，以減緩動力學並減少夾斷。波形在化學品本身不會影響的特徵結構內的位置添加動能。由於特徵尺寸非常小並且大致與電鍍添加劑分子具有相同的規模或者相同的等級，所以電鍍化學品不像預期的那樣表現出在較大特徵結構中會有的電鍍行為。因此，波形的使用在電鍍期間物理地操縱分子的行為。波形可以是電流波形或電位波形。
雖然不希望受理論所束縛，但發明人設計的波形在小特徵結構中導致較慢的鍍銅動力學和較快的抑制動力學，以幫助減少夾斷。此外，波形可以減小添加劑（例如抑制劑）在小特徵結構中之有效性的時間延遲。
波形可包括緩升（ramping up），緩降（ramping down）和保持（hold）期間。波形中電流的緩升和部分緩降可以用來控制電流密度，因為工件的特徵結構的表面積發生變化。例如，隨著特徵結構的充填，表面積逐漸減小，波形中的相應電流部分緩降。隨著表面積減小，可以對晶片使用較低的電流來維持電流密度位準。在工件完全潤濕並朝著沈積移動之後，在緩升和緩降期間之間的保持電流期間可用於成核（nucleation）。
請參照第1圖，根據本揭露內容的一實施例，合適的電流波形包括升至點A的一電流緩升的期間，接著是從點A開始的時間期間B的電流部分緩降的期間。在本揭露內容一些實施例中，波形的時間期間小於1秒。在一些實施例中，波形的時間期間是開放式的並且可以基於充填率變化而改變。本揭露內容的一些其他實施例包括後續的穩態電流期間，例如，如第1圖中的位準C和F所示。用於例示波形的參數A、B、C、D、E和F的數值係提供在第2圖，並如後述的實施例1中更詳細地描述。
請參照第3A～3F圖，其提供部分電鍍樣品的例示TEM影像，以呈現根據本揭露內容的一實施例的波形方案進行由下而上之充填的進展，其細節如本文後述之實施例2中的內容。請參照第3A圖，其提供了在緩升的期間結束時的例示沈積。請參照第3B圖，其提供了在部分緩降的期間結束時的例示沈積。請參照第3C圖，其提供了在穩態電流的維持期間結束時的例示沈積。請參照第3D、3E和3F圖，其提供了分別在2秒，6秒和10秒的充填結束時的例示沈積。TEM影像顯示充填沒有夾斷和底部或中間的微孔（pinholes）。（比較第10圖）
緩升的期間
在本揭露內容的一實施例中，緩升的期間在電鍍開始時開始，例如如第1圖所示，從電流位準為0至電流位準到達點A、且從時間期間為0到點A。雖然如第1圖所示是在電鍍開始時立即開始，電流緩升可以在一延遲期間之後開始（例如請參照第5～6圖中的波形中呈現的延遲）。延遲的長度可能會有所不同，可能取決於電源何時被觸發。
在本揭露內容的一實施例中，使用一進階開始流程（advanced entry process）用於無氣泡潤濕和電流與電壓控制。
在觸發的熱開啟（hot entry）中，電流是開路的，直到晶片接觸化學品，由此閉合電路以啟動預設波形的開始。由於整個工件不是立即全部濕潤，所以在潤濕階段使用電流緩升來保持工件中的恆定電流密度。
電流的緩升或緩降（ramping）可以以一種或多種方式執行。請參照第1圖中的非限定實施例，其中的緩升或緩降是穩定的線性緩升或緩降。非線性緩升或緩降也可以是在本揭露內容的範圍內。如第4圖所示的實施例中，緩升可以是非線性「S」形的緩升形式。在本揭露內容的一實施例中，緩升的期間可以在約50毫秒（ms）至約180毫秒的範圍內。在本揭露內容的另一實施例中，緩升的期間可以在約50毫秒至約200毫秒的範圍內。根據本揭露內容的另一實施例，緩升的期間的持續時間小於約0.2秒（200毫秒）。
作為非限定的一實施例，將整個工件浸入化學品需要大約150毫秒（從大約0到大約150毫秒）。請參照第5圖和第6圖中的非限定實施例，穩定的緩升或緩降發生在一個短延遲之後然後保持恆定。延遲的長度可能取決於電源何時被觸發。在本揭露內容的一實施例中，延遲的長度可以在約0毫秒至約2毫秒的範圍內。
請參照第5圖和第6圖中的非限定實施例，穩定的緩升或緩降發生一段期間，然後保持恆定一段期間。在第5圖的非限定實施例中，緩升的期間在70毫秒至160毫秒的範圍內並達到4.5安培至20安培的範圍內的電流，開始維持（entry hold）的期間係維持在電流緩升的高度範圍內且維持0到100毫秒的範圍內。在第6圖的非限定實施例中，緩升的期間是在101毫秒的範圍內並達到14安培的電流位準，開始維持的期間係維持在14安培的電流位準且維持100毫秒。
電流緩升可選自由線性連續性緩升、非線性連續性緩升、或脈衝式緩升所組成的群組。雖然不希望受理論所束縛，但是發明人相信脈衝波形可以用於詮釋當脈衝關閉時電流的瞬態效應。此處是指脈衝波形有助於對影響晶片附近的化學品的電壓過衝之控制。
作為一些非限定的實施例，電流緩升而達到在約1安培至約15安培的範圍內的電流位準或者在約7安培至約15安培的範圍內的電流位準。作為一些其他非限定的實施例，電流緩升而達到在約1安培至約35安培的範圍內的電流位準或者在約7安培至約35安培的範圍內的電流位準。在本揭露內容的一實施例中，電流緩升時維持恆定的電流密度。當工件的較大面積被潤濕時，電流增加但電流密度保持恆定。在本揭露內容的另一實施例中，緩升的電流密度可以改變。
電流緩升的期間之一個有利效果是高電流成核。電流緩升的期間包括初始潤濕緩升到高電流。高電流的引發在種晶層上提供良好的成核。
電流部分緩降的期間
請參照第1圖，部分緩降的期間在緩升的期間之後，例如從點A處的電流位準到時間期間B的位準C處的電流位準。
儘管第1圖中呈現從點A開始在時間期間B的緩降是接續在緩升的期間之後，但緩降的期間可以在進入開始維持期間之後或可以接續在緩升的期間之後。例示的開始維持期間可以在0到1000毫秒的範圍內。例示的電流方案包括開始維持期間係如第5～6圖所示，且在本文後述的實施例4和5中描述。
電流部分緩降可以選自由線性連續性緩降、非線性連續性緩降、或脈衝式緩降所組成的群組。
根據本揭露內容的一實施例，部分緩降的期間的持續時間位於約50毫秒至約1秒的範圍內。根據本揭露內容的另一實施例，部分緩降的期間的持續期間位於約50毫秒至約500毫秒的範圍內。根據本揭露內容的另一實施例，部分緩降的期間的持續期間位於約50毫秒至約100毫秒的範圍內。根據本揭露內容的另一實施例，部分緩降的期間的持續期間位於約50毫秒至約3秒的範圍內。作為非限定的實施例，部分緩降的期間可以是100毫秒或500毫秒。緩降的時間取決於工件上的特徵結構的充填時間。
作為非限定的一實施例，緩降是從電流緩升所達到的電流位準降至位於約2安培至約8安培的範圍內的一電流位準。
在第5圖的非限定實施例中，緩降的期間的持續期間是位於50至5000毫秒的範圍內而到達在2至10安培的範圍內的一充填電流位準。在第6圖的非限定實施例中，緩降的期間的持續期間是100毫秒而從14安培的開始維持電流位準至2.7安培的充填電流位準。
比較第3A圖（緩升的期間）和第3B圖（緩降的期間），緩降的期間具有減緩在緩升的期間中開始的充填動力學以減少夾斷的效果。根據本揭露內容的一些實施例的電流緩降的一個有利效果包括較低的電流間隙充填。由於特徵結構的充填使得其表面積降低，降低電流緩降有助於控制充填製程中的有效電流密度。因此，當工件上的表面積減小，施加至工件上的低電流在充填的期間保持大致恆定的電流密度。
穩態電流維持
在本揭露內容的一些實施例中，在電流緩降的期間可以繼續充填。在本揭露內容的一些實施例中，一選擇性的穩態電流的維持期間可以在電流部分緩降的期間之後。請參照第1圖，在時間期間D，在電流位準C呈現一穩態電流的維持期間，而電流位準C是緩降的期間的最低電流位準。
在本揭露內容的一實施例中，維持期間的持續時間期間小於約0.1秒（100毫秒）。在本揭露內容的一實施例中，維持期間的持續時間期間為0至約0.1秒（100毫秒）。在本揭露內容的另一實施例中，維持期間的持續時間期間為大於0至約0.1秒（100毫秒）。
在本揭露內容的一些實施例中，可以在維持期間開始充填（例如，請參見第3C圖）。雖然不希望受理論所束縛，但是發明人相信波形的緩升和部分緩降部分使得促進劑的分子可行進到特徵結構的底部以保持添加劑在特徵結構的底部的有效性，並且防止在特徵結構的開口處發生夾斷。在過往的技術中，抑制劑用來在電鍍中抑制初始沈積並防止夾斷。然而，這種抑制劑對於間隙的充填是不利的，會導致空隙產生。
在本揭露內容的一些實施例中，波形中不包含維持期間（例如參見第5圖和第6圖的波形）。
第一充填步驟
在緩升或緩降的期間以及選擇性的維持期間之後，可以使用第一充填步驟以完成狹窄特徵結構中的間隙充填。電流位準可以在約2安培至約8安培的範圍內，並且可以與維持期間不同。穩態電流的第一期間可以位於約10秒至約240秒的範圍內。
在第5圖的非限定實施例中，在2到10安培的範圍內的電流位準及45至180秒的範圍內的時間期間進行充填。在第6圖的非限定實施例中，在2.7安培的充填電流位準及60秒的時間期間進行充填。
第二充填步驟
在穩態電流的第一期間之後，可以使用選擇性的第二充填步驟以完成寬特徵結構中的間隙充填。穩態電流的第二期間可以位於約0秒至約240秒的範圍內。穩態電流的第二期間可以維持在約4安培至約8安培的範圍內的電流位準。穩態電流的第二期間的電流位準大於穩態電流的第一期間的電流位準。
常規的覆蓋電鍍（conventional overburden plating）
常規的覆蓋電鍍製程用來沈積覆蓋層。用於覆蓋沈積物的電流可以具有位於15安培至約25安培的範圍內的電流位準。
實施例1：波形的例示四路分流（FOUR-WAY SPLITS）
請參照第1圖和第2圖，提供了使用Enthone稀釋銅化學品的波形（WF）上的例示四路分流。化學品包括銅濃度為5 g/L（80 mM）的Enthone公司出產的化學試劑、10 g/L（100 mM）的酸、50 ppm（1.4 mM）的氯和9 mL/L的促進劑、4 mL/L抑制劑和3 mL/L的調平劑。WF4是目前已知的方法。WF21和WF22通過促進更高的種晶層之成核密度以防止側壁空隙。
實施例2：TEM影像
請參照第3A～3F圖，其中取得部分電鍍樣品的密集的2x結構的TEM影像。電鍍化學品包括5 g/L（80 mM）的銅、10 g/L（100 mM）的酸，50 ppm（1.4mM）的氯、9 ml/L的促進劑、4 ml/L抑制劑和3 ml/L的調平劑。這些特徵結構在穩態的維持期間結束時被半充填，並且在充填2秒內達到幾乎完全充填。在特徵結構的底部或中間沒有可見的微孔空隙，而避免了夾斷。
實施例3：
請參照第4圖，提供了根據本揭露內容的一些實施例的三種不同晶片的例示波形：WF21，WF29和WF30。
對於WF21，晶片並沒有很多小特徵結構，因此緩升至8.5安培，其與WF29和WF30相比是相對較低的電流。沒有中間的維持期間而直接接續緩降，然後是兩個穩態的維持期間。
對於WF29和WF30，晶片有許多具有薄種晶側壁的小特徵結構，因此緩升至34安培的高電流，維持期間是為了在緩降之前保持電鍍速率。對於圖案密度較低而且不具有很多小特徵結構的工件，WF29在100毫秒內以高斜率緩降。對於具有較高圖案密度的工件，WF30的緩降的斜率較小，因為充填此些特徵結構需要較長的時間。
實施例4：
請參照第5圖，其提供了根據本揭露內容的一些實施例的例示波形。波形包括在開始時且在緩升之前的一選擇性的延遲。緩升的時間期間為在70毫秒至160毫秒的範圍內，且升至位於4.5至20安培的範圍內的電流。開始維持的期間係維持在電流緩升的高度範圍內且維持在0到100毫秒的範圍內。緩降的期間為在50毫秒至5000毫秒的範圍內，且降至位於2至10安培的範圍內的充填電流位準。充填進行的時間期間為在45至180秒的範圍內。
第一充填步驟FILL 1之後可以是選擇性的第二充填步驟，第二充填步驟例如可以具有比第一充填步驟FILL 1的電流更大的電流，之後再進行一覆蓋步驟。第二充填步驟和覆蓋步驟並未包含在第5圖所示的波形中。
實施例5：
請參照第6圖，其提供了根據本揭露內容的一些實施例的例示波形。波形包括在開始時且在緩升之前的一選擇性的延遲。緩升的時間期間為在101毫秒，且升至位於14安培的電流位準。開始維持的期間係維持在14安培的電流位準且維持100毫秒。緩降的期間為100毫秒，且從14安培的開始維持電流位準降至2.7安培的充填電流位準。充填進行的時間期間為60秒。
第一充填步驟FILL 1之後可以是選擇性的第二充填步驟，第二充填步驟例如可以具有比第一充填步驟FILL 1的電流更大的電流，之後再進行一覆蓋步驟。第二充填步驟和覆蓋步驟並未包含在第6圖所示的波形中。
此外，第一充填步驟FILL 1可包含多個緩降，例如兩個或更多緩降步驟。例如，開始保持後，可能會緩降到4.2安培，維持在4.2安培10毫秒，然後緩降到2安培，並維持在2安培以完成第一充填步驟FILL 1。
實施例6：化學機械研磨後（post-CMP）的空隙分析
控制組（銅濃度為40 g/L的高銅濃度）和下一代（銅濃度為5 g/L的低銅濃度）的CMP後缺陷。如第7圖的結果所示，下一代的鍍銅具有最低的空隙數量。
實施例7：CMP後缺陷，產率作為線長（line length，EM）的函數
下一代的缺陷密度狀況獲得顯著改善，空隙的數量下降約60％。長線產率顯著提高，比控制組提高約20％。具有和控制組等效電遷移（EM）。請參見第8圖和第9圖中的結果。
實施例8：堆積測試（MOUNDING TEST）
在晶片中心、中間和邊緣測量超過65奈米、85奈米、100奈米和120奈米的溝槽的輪廓。根據本揭露內容的一些實施例生產的晶片的堆積情況遠低於2000埃（Å）規範。
實施例9：例示化學品電鍍配方
電鍍系統：Mustang
電鍍化學品：低銅VMS加上Enthone化學試劑
化學品細節：
低銅VMS：3.2~15 g/L的銅（50 mM～250 mM）、5～10 g/L的酸和30~100 ppm的氯
Enthone化學試劑：12 ml/L的促進劑、2 ml/L的抑制劑和2 ml/L的調平劑（可根據結構尺寸而大幅改變上述濃度）。
當晶片進入電鍍液時，進階開始（Advanced Entry）的傾角從3.3度變化到0度。
進入角度：2.2°～3.5°（可根據製程需求而改變）
電鍍電流（安培）：1.8～20
電鍍轉速：40～160 rpm
實施例10：堆積測試
請參照TEM影像和對應的波形的圖示。常規波形導致小特徵結構中產生空隙，而根據本揭露內容的一些實施例的改進的波形則達到無空隙的沈積。
實施例11
參考第11圖中所示的實施例，抑制劑1（根據本揭露內容的一些實施例，其既是強抑制劑又是快抑制劑）的極化的速度為0.83/3伏特/秒（V/s）= 0.28 V/s。抑制劑2（也是強抑制劑，但比抑制劑1慢）的極化的速度為0.84/6 V/s = 0.14 V/s。因此，抑制劑1的極化是抑制劑2的兩倍。
極化可取決於電解質中的銅濃度。舉例而言，對於具有250 mM的銅的電解質，其極化為約0.75 V。對於具有80 mM的銅的電解質，其極化大於0.80 V。
本揭露內容已揭露一些實施例如上，只要不脫離後附之申請專利範圍所界定之保護範圍，前述實施例可修改以提供其他更進一步之一些實施例，且保護範圍如後附之申請專利範圍所界定。
A‧‧‧點
B、D‧‧‧時間期間
C、F‧‧‧位準
E‧‧‧脈衝數量
Fill 1‧‧‧第一充填步驟
為了使此處所述之本揭露內容的上述特徵可詳細地瞭解，簡要摘錄於上之本揭露內容更特有之說明可參照實施例。所附之圖式係與本揭露內容之實施例相關且說明於下方： 第1圖係為根據本揭露內容的一些實施例之用於電化學沈積製程的一種例示波形方案的圖。 第2圖係為使用於如第1圖之波形方案的實施例數據之表格。 第3A圖至第3F圖係為一系列穿透式電子顯微鏡（TEM）影像，其呈現根據本揭露內容的一些實施例之間隙充填能力的進展。 第4～6圖係為根據本揭露內容的一些實施例之用於電化學沈積製程的一些其他例示波形方案的圖。 第7圖係為將根據本揭露內容的一些實施例的化學機械研磨後（post-CMP）的空隙分析的結果與控制結果進行比較的示意圖。 第8圖和第9圖係為根據本揭露內容的一些實施例的產率作為線長（line length，EM）的函數的化學機械研磨後的缺陷與控制結果進行比較的示意圖。 第10圖係為根據本揭露內容的一些實施例之常規波形和改進的波形之間的變化及導致的特徵結構中的電鍍之對應的掃描式電子顯微鏡（SEM）影像的示意圖。 第11圖係為包含具有抑制劑1和抑制劑2以及不同銅濃度的電解質在100 rpm下以2.5 毫安培/平方公分（mA/cm2 ）進行恆電流電鍍（galvanostatic plating）時的極化曲線圖。

Claims (24)

  1. 一種在具有至少一個次30奈米特徵結構的一工件上電鍍的方法，該方法包括： （a）施加一第一電解質化學品至該工件，該第一電解質化學品包括一金屬陽離子溶質物質及一抑制劑，該金屬陽離子溶質物質具有在約50 mM至約250 mM的範圍內的一濃度，該抑制劑造成大於0.75伏特（V）的極化且在大於0.25伏特/秒（V/s）的速度時達到0.75 V的極化；以及 （b）施加一電氣波形，其中該電氣波形包括一電流緩升的期間（period of ramping up of current）及一電流部分緩降的期間（period of partial ramping down of current），其中該電流部分緩降的期間在該電流緩升的期間之後。
  2. 如申請專利範圍第1項所述的方法，其中該金屬陽離子溶質物質係為銅離子。
  3. 如申請專利範圍第1項所述的方法，其中該電流緩升和該電流部分緩降的其中之一或兩者係選自由線性連續性緩升或緩降（ramping）、非線性連續性緩升或緩降、或脈衝式緩升或緩降所組成的群組。
  4. 如申請專利範圍第1項所述的方法，其中該電流緩升的期間係位於約50毫秒（ms）至約200毫秒的範圍內。
  5. 如申請專利範圍第1項所述的方法，其中該電流緩升的期間係立即開始或在一初始延遲（initial delay）後開始。
  6. 如申請專利範圍第1項所述的方法，其中該電流緩升係到達一電流位準，該電流位準係選自由約1安培（amp）至約15安培的一範圍和約7安培至約15安培的一範圍所組成的群組。
  7. 如申請專利範圍第1項所述的方法，其中該電流部分緩降的期間係位於約50毫秒至5000毫秒的範圍內。
  8. 如申請專利範圍第1項所述的方法，其中該電流部分緩降係從該電流緩升所達到的一電流位準至位於約2安培至約8安培的範圍內的一電流位準。
  9. 如申請專利範圍第1項所述的方法，其中該電氣波形可包括一電流部分緩降的期間係接續（immediately following）該電流緩升的期間。
  10. 如申請專利範圍第1項所述的方法，其中該電氣波形更包括一電流部分緩降的期間係接續一穩態電流的開始維持期間，該穩態電流的開始維持期間係接續該電流緩升的期間。
  11. 如申請專利範圍第10項所述的方法，其中該穩態電流的開始維持期間係為於約0至約200毫秒的範圍內。
  12. 如申請專利範圍第1項所述的方法，其中該方法更包括一穩態電流的緩降維持期間，該穩態電流的緩降維持期間係接續該電流部分緩降的期間，且該穩態電流的緩降維持期間位於該電流部分緩降完成的電流位準。
  13. 如申請專利範圍第12項所述的方法，其中該穩態電流的緩降維持期間的範圍係選自由約0秒至約1.0秒的一範圍和約大於0秒至約1.0秒的一範圍所組成的群組。
  14. 如申請專利範圍第12項所述的方法，其中該穩態電流的緩降維持期間係維持在位於約2安培至約8安培的範圍內的一電流位準。
  15. 如申請專利範圍第12項所述的方法，其中該方法更包括一穩態電流的第一期間，該穩態電流的第一期間在該穩態電流的緩降維持期間之後，用以充填該工件上的一個或多個特徵結構。
  16. 如申請專利範圍第15項所述的方法，其中該穩態電流的第一期間係位於約10秒至約240秒的範圍內。
  17. 如申請專利範圍第15項所述的方法，其中該穩態電流的第一期間係維持在位於約2安培至約8安培的範圍內的一電流位準。
  18. 如申請專利範圍第15項所述的方法，其中該方法更包括一穩態電流的第二期間，該穩態電流的第二期間在該穩態電流的第一期間之後，用以充填該工件上的一個或多個特徵結構。
  19. 如申請專利範圍第18項所述的方法，其中該穩態電流的第二期間係位於約0秒至約240秒的範圍內。
  20. 如申請專利範圍第18項所述的方法，其中該穩態電流的第二期間係維持在位於約4安培至約8安培的範圍內的一電流位準。
  21. 如申請專利範圍第18項所述的方法，其中該穩態電流的第二期間的一電流位準高於該穩態電流的第一期間的一電流位準。
  22. 如申請專利範圍第15項所述的方法，更包括對該工件進行一覆蓋步驟。
  23. 如申請專利範圍第22項所述的方法，其中該覆蓋步驟的電流具有位於約15安培至約25安培的範圍內的一電流位準。
  24. 如申請專利範圍第1項所述的方法，其中該工件在開始時係以約35轉數/分鐘（rpm）至約175 rpm的速度旋轉。
TW106143200A 2016-12-15 2017-12-08 無空隙間隙充填的電化學沈積方法 TWI756319B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/380,771 2016-12-15
US15/380,771 US10000860B1 (en) 2016-12-15 2016-12-15 Methods of electrochemical deposition for void-free gap fill

Publications (2)

Publication Number Publication Date
TW201837241A true TW201837241A (zh) 2018-10-16
TWI756319B TWI756319B (zh) 2022-03-01

Family

ID=62554638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143200A TWI756319B (zh) 2016-12-15 2017-12-08 無空隙間隙充填的電化學沈積方法

Country Status (6)

Country Link
US (1) US10000860B1 (zh)
EP (1) EP3555911A4 (zh)
KR (1) KR102590867B1 (zh)
CN (1) CN110073485B (zh)
TW (1) TWI756319B (zh)
WO (1) WO2018111883A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109385651A (zh) * 2018-12-05 2019-02-26 上海华力集成电路制造有限公司 铜填充的凹槽的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5605615A (en) * 1994-12-05 1997-02-25 Motorola, Inc. Method and apparatus for plating metals
EP1132500A3 (en) * 2000-03-08 2002-01-23 Applied Materials, Inc. Method for electrochemical deposition of metal using modulated waveforms
US6913680B1 (en) * 2000-05-02 2005-07-05 Applied Materials, Inc. Method of application of electrical biasing to enhance metal deposition
US6881318B2 (en) * 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US20050274622A1 (en) * 2004-06-10 2005-12-15 Zhi-Wen Sun Plating chemistry and method of single-step electroplating of copper on a barrier metal
US20050095854A1 (en) * 2003-10-31 2005-05-05 Uzoh Cyprian E. Methods for depositing high yield and low defect density conductive films in damascene structures
DE102004042169B4 (de) * 2004-08-31 2009-08-20 Advanced Micro Devices, Inc., Sunnyvale Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
TWI400365B (zh) * 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
US20080041727A1 (en) * 2006-08-18 2008-02-21 Semitool, Inc. Method and system for depositing alloy composition
US7799684B1 (en) * 2007-03-05 2010-09-21 Novellus Systems, Inc. Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US8372744B2 (en) * 2007-04-20 2013-02-12 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition
WO2010138465A2 (en) * 2009-05-27 2010-12-02 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US8268155B1 (en) * 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
WO2014030779A1 (ko) * 2012-08-22 2014-02-27 한양대학교 에리카산학협력단 나노쌍정 구조가 형성된 구리재료의 형성방법 및 이에 의해 제조된 구리재료
CN104838477A (zh) * 2012-12-13 2015-08-12 应用材料公司 用于实现小特征中金属填充的方法
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
US20150053565A1 (en) * 2013-08-26 2015-02-26 Lam Research Corporation Bottom-up fill in damascene features
JP2017503929A (ja) * 2013-11-25 2017-02-02 エンソン インコーポレイテッド 銅の電析
US9828687B2 (en) * 2014-05-30 2017-11-28 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film
US9840788B2 (en) * 2014-05-30 2017-12-12 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film

Also Published As

Publication number Publication date
KR20190087634A (ko) 2019-07-24
WO2018111883A1 (en) 2018-06-21
US20180171502A1 (en) 2018-06-21
US10000860B1 (en) 2018-06-19
EP3555911A4 (en) 2020-09-02
CN110073485A (zh) 2019-07-30
KR102590867B1 (ko) 2023-10-19
CN110073485B (zh) 2023-07-28
EP3555911A1 (en) 2019-10-23
TWI756319B (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
TWI523976B (zh) 利用具有雙態抑制劑的電解液之矽穿孔填充
US8197662B1 (en) Deposit morphology of electroplated copper
KR102448669B1 (ko) 마이크로일렉트로닉스 내의 상호연결들의 코발트 충진
JP7177132B2 (ja) 相互接続のコバルト充填
KR20150138087A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
TWI804593B (zh) 電鍍鈷之方法
TW201837241A (zh) 無空隙間隙充填的電化學沈積方法
KR20150138086A (ko) 반응성 금속 필름 상에 금속을 전기화학적으로 증착시키기 위한 방법
KR102562157B1 (ko) 코발트 전착 공정
JP2023534558A (ja) 電解液、及びダマシンプロセスにおける銅バリア層の堆積
TW201432097A (zh) 用於達成小特徵中金屬塡充的方法
Nagar et al. Tailoring copper island density for copper plating on a RuTa substrate
US20040170753A1 (en) Electrochemical mechanical processing using low temperature process environment
JP2004363422A (ja) めっき方法
KR20060008946A (ko) 후속 ｃｍｐ 공정의 공정 균일성 개선을 위한 패턴화된유전층에 대한 구리 전기도금 방법
EP2244287B1 (en) A pre-treatment method to increase copper island density and to improve adhesion for Cu on barrier layers
Jing et al. Electroplating (ECP) entry related defect improvement study